DE4202824A1 - Chip-bauelement und verfahren zu dessen herstellung - Google Patents

Chip-bauelement und verfahren zu dessen herstellung

Info

Publication number
DE4202824A1
DE4202824A1 DE19924202824 DE4202824A DE4202824A1 DE 4202824 A1 DE4202824 A1 DE 4202824A1 DE 19924202824 DE19924202824 DE 19924202824 DE 4202824 A DE4202824 A DE 4202824A DE 4202824 A1 DE4202824 A1 DE 4202824A1
Authority
DE
Germany
Prior art keywords
carrier
chip component
layers
chip
functional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19924202824
Other languages
English (en)
Other versions
DE4202824C2 (de
Inventor
Klaus Goedicke
Siegfried Dr Panzer
Ullrich Dr Heisig
Horst Schmidt
Horst Dr Schmidt
Wolfgang Dr Jarzak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microtech Electronic GmbH
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Microtech Electronic GmbH
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microtech Electronic GmbH, Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Microtech Electronic GmbH
Priority to DE19924202824 priority Critical patent/DE4202824C2/de
Publication of DE4202824A1 publication Critical patent/DE4202824A1/de
Application granted granted Critical
Publication of DE4202824C2 publication Critical patent/DE4202824C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/015Special provisions for self-healing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/08Cooling arrangements; Heating arrangements; Ventilating arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/12Protection against corrosion

Description

Die Erfindung betrifft ein elektrisches Bauelement in Chipausführung und das Verfahren zu dessen Herstellung. Auf einem Träger aus elektrisch isolierendem Material sind entsprechend der vorgesehenen Funktion Schichten aufgebracht. Die Chip-Bauelemente werden in Dünnschichttechnik hergestellt und sind unbedrahtet. Sie werden in Aufsetztechnik (SMT), d. h. oberflächenmontierbar, in einfacher Weise mit den Leiterbahnen der Leiterplatten durch Tauch- oder Schwall-Lötung verbunden. Diese Technik gewährleistet bei der Montage einen hohen Automatisierungsgrad.
Die Chip-Bauelemente sind von ihrer elektrischen Funktion her entweder Widerstände, Kondensatoren oder Nullwiderstände (Kurzschlußbrücken). Sie werden im allgemeinen auf keramischen Trägern mittels Vakuumbeschichtung hergestellt. Sie besitzen neben der bzw. den Funktionsschichten Kontaktschichten, die als wrap-around-Kontakt ausgebildet sind. Das sind Kontakte, die von der Vorderseite über die Stirnseite auf die Rückseite der Bauelemente reichen.
Es ist auch bekannt, als Träger plättchenförmige Kunststoffträger zu verwenden, auf welche die Funktionsschichten aufgedampft oder aufgesputtert sind (DE 30 27 159 A1). An den gegenüberliegenden Randseiten sind elektrisch leitende Kontaktschichten aufgebracht, die mit der mindestens auf einer Seite auf den Kunststoffträger aufgebrachten Widerstandsschicht, die auf den gewünschten Widerstandswert abgeglichen wird, elektrisch leitend verbunden ist. Anstelle von Kunststoff als Trägermaterial ist auch die Verwendung von Glas, Keramik, oberflächlich oxidierten Metallen oder glasfaserverstärktem Epoxidharz bekannt. Letztere zeichnen sich durch ihre relativ geringen und reproduzierbaren Ausdehnungskoeffizienten aus. Sie sind kurzzeitig bis 300°C erwärmbar und haben eine Dauerbeständigkeit von 230°C.
Die Kontaktschichten bestehen entweder vollständig aus einem Edelmetall oder einem sonstigen gut leitenden Metall, das ggf. dünn mit Edelmetall überzogen ist. Die Widerstandsschicht wird meist mit dem Elektronenstrahl, aber auch mit dem Laserstrahl abgeglichen.
Diese bekannten Lösungen haben den Nachteil, daß als Substratmaterialien grundsätzlich spröde Werkstoffe auf der Basis von Keramiken, Oxidkeramiken, Glaskeramiken und Einkristallen eingesetzt werden. Daraus resultiert der Nachteil, daß keine kontinuierliche Produktion bei hohen Stückzahlen möglich ist. Die Trägermaterialien liegen vielmehr als diskrete runde oder rechteckige, begrenzte Substrate vor, die anschließend vereinzelt und an den Bruchkanten nachträglich in aufwendiger Weise mit wrap-around-Kontakten versehen werden müssen. Es handelt sich um eine Chargentechnologie mit Kontaktierung am Einzel-Bauelement; das bedeutet geringe Produktivität und relativ hohe Kosten.
Es wird zur Herstellung der Chip-Bauelemente auch beschrieben, streifenförmige Kunststoffträ­ ger mit elektrisch aufgetrennten und deckungsgleichen Paaren von elektrischen Kontaktschicht­ streifen zu verwenden. D. h. die Kunststoffträgerfläche ist zwischen jedem Kontaktschichtstrei­ fenpaar mit einer elektrischen Widerstandsschicht bedeckt, die, wie beschrieben, mit dem Elektronenstrahl abgeglichen wird. Die so gebildeten Widerstände werden mit einer Epoxidharz­ schicht bedeckt. Anschließend werden die Kunststoffträger in die einzelnen Widerstandselemente aufgetrennt. Die Fertigung ist relativ aufwendig.
Selbst diese Lösung ist in ihrer Produktivität begrenzt, denn es kann im Durchlauf nur ein Streifen beschichtet und abgeglichen werden. Die Temperaturbeständigkeit und Wärmebeständig­ keit wird bei den verwendeten Trägermaterialien den heutigen Anforderungen nicht mehr gerecht.
Weiterhin ist es bekannt, elektrische Funktionselemente herzustellen, die aus einem Kunststoff­ träger bestehen, auf dem die entsprechend der Funktion erforderlichen Schichten und Schichtsysteme aufgebracht sind. Der Kunststoffträger kann in Form von Platten oder Folien vorliegen. Um die Temperaturbeständigkeit insbesondere des Kunststoffträgers zu erhöhen und dabei gleichzeitig die Haftfestigkeit der Funktionsschichten zu verbessern, werden die Funktionselemente während oder nach dem Beschichtungsprozeß einer Elektronenbestrahlung ausgesetzt. Dieser Bestrahlungsprozeß ist auch relativ leicht mit dem Prozeß des Abgleiches der Widerstandsschicht mit einem Elektronenstrahl kombinierbar. Es wird auch beschrieben, die Beschichtung und Elektronenbestrahlung mit einem Temperaturprozeß zu verbinden und die Oberfläche in bekannter Weise vorher aufzurauhen (DD-PS 79 081).
Auch diese Bauelemente und das Verfahren zur Herstellung derselben haben den Nachteil, daß es sich um eine Chargentechnologie handelt und die Produktivität relativ gering ist. Die beschrie­ bene Technologie erfordert auch einen hohen Aufwand. Die angegebenen Lösungen gewährlei­ sten keine hohe Belastbarkeit der Bauelemente.
Es erscheint auch denkbar und wurde in der Fachwelt diskutiert, als Träger ein organisches Polymermaterial in Streifenform zu verwenden. Das Material ist eine thermisch verformbare Polymerfolie und beiderseitig gefaltet. Die beiden Enden sollten auf der Rückseite fixiert sein, wobei im Bereich der Faltung die Kontaktschicht aufgebracht und dazwischen die Funktions­ schicht angeordnet ist.
Dieses Konzept löst jedoch auch nicht die der Erfindung zugrunde liegende Aufgabe vollständig und hat den wesentlichen Mangel, daß das fertige Element eine zu geringe Stabilität und Temperaturbeständigkeit hat. Die mechanischen Eigenschaften sind für eine Weiterverarbeitung der Bauelemente ungeeignet. Die geringe Wärmeleitfähigkeit der Trägermaterialien stellt eine wesentliche Einschränkung der elektrischen Verlustleistung der Bauelemente dar.
Der Erfindung liegt die Aufgabe zugrunde, ein Chip-Bauelement zu schaffen, welches durchgän­ gig bis zum Vereinzeln als Strang mittels bekannter Technologien herstellbar ist und alle Herstellungsprozesse in Folge durchläuft. Hilfsprozesse und Hilfsmittel sind zu vermeiden. Die Chip-Bauelemente sollen hoch belastbar sein, d. h. eine gute Kühlung aufweisen. Elektrolytisch wirkende Hilfsstoffe sind im Interesse einer hohen Langzeitstabilität der Chips zu vermeiden. Die Vereinzelung und die Endprüfung soll der letzte Schritt des kontinuierlich ablaufenden Verfahrens sein. Ein weiterer Gegenstand der Erfindung ist das Verfahren zur Herstellung der Chip-Bauelemente.
Erfindungsgemäß wird die Aufgabe unter Verwendung eines Trägers aus organischem Polymermaterial, auf welchem zwischen beidseitig angeordneten Kontakten bzw. Kontaktstrei­ fen die Funktionsschichten aufgebracht sind, dadurch gelöst, daß der Träger in Längsrichtung, d. h. in Ausdehnungsrichtung zwischen den Kontakten, gedoppelt ist und dazwischen ein Steg aus gut wärmeleitendem Material angeordnet ist. Die Kontakte sind so angeordnet, daß sie beim fertigen Chip-Bauelement auf einer Seite sind, um die Oberflächenmontierbarkeit zu gewährlei­ sten. Dazu bedecken sie je nach der Doppelung ggf. die Stirn-, Ober- und Unterseite. Die mit den Kontakten, die meist mehrschichtig ausgeführt sind, elektrisch leitend verbundene Funktions­ schicht wird von den Kontaktschichten überlappt. Die Funktionsschicht, die auch durch ein System aus mehreren Schichten gebildet sein kann, ist mit dem Elektronen- oder Laserstrahl abgeglichen und zum Schutz mit einer Hermetikschicht abgedeckt.
Die Doppelung des Trägers erfolgt zweckmäßigerweise durch Falten desselben und adhäsive Fixierung, z. B. Kleben, wobei vorzugsweise beide Enden gleicher oder unterschiedlicher Länge um 180° gefaltet sind. Die Chip-Bauelemente sollen mechanisch stabil sein, um die maschinelle Montierbarkeit (Positionierung, Plazierung auf der Leiterkarte, Handhabung in Manipulatoren und Magazinen) zu sichern.
Die Polymerfolie für den Träger ist zweckmäßigerweise ein Material aus der Gruppe der Polythermide, wie z. B. Polyimid, die hohe Temperaturbeständigkeit aufweisen.
Der in der Faltung angeordnete Steg ist eine gut wärmeleitende Keramikfolie (Al2O3) oder vorzugsweise ein Metall (Al, Cu). Die Dicke des Steges ist so groß, daß die durch die Faltung eintretende Dehnung bzw. Stauchung an den Stirnseiten des Bauelementes nicht zu Rissen oder Schichtablösungen führt. Die Funktionsschicht bzw. das Schichtsystem ist je nach der Funktion des Chip-Bauelements aus Widerstandsmaterial (NiCr), beim Nullwiderstand aus Kupfer und beim Kondensator aus einer Hermetikschicht und Elektroden aus Al.
Die Kontaktschicht besteht aus einer chromhaltigen Haftschicht und aus Kupfer oder einer Kupfer-Nickel-Legierung oder auch aus mehreren Teilschichten unterschiedlicher Zusammenset­ zung. Bei hohen Anforderungen an die Korrosionsbeständigkeit kann auf die Kontaktschicht auch eine weitere Schicht aus Edelmetall (Au, Ag) aufgebracht sein. Die Kontaktschichten sind in bekannter Weise belotet.
Eine Ausführungsform der Hermetikschicht besteht darin, daß auf die Funktionsschicht adhäsiv Resistfolie aufgebracht ist. Die Hermetikschicht kann auch aus SiO2 bestehen.
Das Verfahren zur Herstellung der Chip-Bauelemente beinhaltet als wesentliche Prozeßschritte das Aufbringen der streifenförmigen Funktions- und Kontaktschichten im Vakuum, den Abgleich der Funktionsschicht mit dem Elektronen- oder Laserstrahl, und ist dadurch gekennzeichnet, daß in einer Bandbeschichtungsanlage für Chargenbetrieb eine Folie in mehreren nebeneinanderliegenden Bahnen, die jeweils eine Breite in der doppelten Länge eines Chipbauele­ mentes haben, streifenförmig derart beschichtet werden, daß je nach dem Schichtaufbau und der Geometrie der Schichten in Abhängigkeit von der Funktion des Chip-Bauelementes in einem ersten Verfahrensschritt die Funktionsschicht bzw. deren Schichtsystem aufgedampft wird und im zweiten Verfahrensschritt auf die Funktionsschicht bzw. dieselbe überlappend die Kontakt­ schichten streifenförmig aufgedampft werden. Diese Kontaktschichten werden in einer Breite aufgedampft, daß beide stets auf der Unterseite eine ebene Anschlußfläche bilden. Die Funktionsschichten werden entsprechend unter Berücksichtigung der elektrischen Parameter strukturiert aufgebracht. Es ist auch möglich, die Schichten durchgehend aufzubringen und anschließend lithographisch zu strukturieren. Der Strukturierungsprozeß wird ebenfalls an bandförmigem Material durchgeführt.
Das Aufbringen der Schichten (Funktions- und Kontaktschichten) erfolgt durch Sputtern oder Hochvakuum-Bedampfen.
Nach dem Aufbringen aller Schichten wird das Band in einzelne Bahnen in einer Breite, die der doppelten Länge eines Chip-Bauelementes entspricht, längs getrennt. Diese Bahnen werden unter Zwischenlegen eines gut wärmeleitenden Steges gefaltet und adhäsiv verbunden, so daß eine Doppelung entsteht und diese einen Steg einschließt. Diese Bahnen mit den aufgebrachten Strukturen laufen durch eine Elektronenstrahlbearbeitungsanlage in einem weiteren Prozeß, in dem die aufgebrachten Funktionsschichten mit dem Elektronenstrahl bei gleichzeitiger Messung der Werte in bekannter Weise abgeglichen werden. Sind es Widerstandsschichten, werden Einschnitte eingebracht, bzw. es wird die Schicht mäandriert. Sind es Kondensatoren, wird ein Teil von der Elektrodenfläche abgetragen. Daran schließt sich in bekannter Weise das Beloten der Kontakte i. a. mit Blei-Zinn-Legierungen an.
Schließlich werden die Streifen in einzelne Chip-Bauelemente durch Trennen des Trägers vereinzelt.
Gegebenenfalls werden vor dem Trennen, d. h. nach dem Abgleich, die Funktionsschichten mit einer Hermetikschicht überzogen, die aufgedampft wird, oder es wird eine Resistfolie aufgebracht.
Das Chip-Bauelement hat den Vorteil, daß es aus sehr dünnem Trägermaterial hergestellt werden kann und trotzdem durch die Faltung und den zwischengelegten Steg eine hohe Stabilität bei guter Kühlung aufweist. Die Ausführung ermöglicht eine hochproduktive Fertigung mit umweltfreundlichen Verfahrensschritten.
An einigen Ausführungsbeispielen wird die Erfindung näher erläutert. Es zeigt
Fig. 1a einen Schnitt durch einen einfach getakteten Chip-Widerstand,
Fig. 1b eine Beschichtung des ungefalteten Trägers,
Fig. 2a einen Schnitt durch einen doppelt gefalteten Chip-Widerstand,
Fig. 2b eine Beschichtung des ungefalteten Trägers,
Fig. 3a einen Schnitt durch einen einfach gefalteten Chip-Kondensator,
Fig. 3b eine Beschichtung eines ungefalteten Trägers,
Fig. 4 einen Schnitt durch einen doppelt gefalteten Chip-Kondensator.
Die Fig. 1a und 1b zeigen einen Chip-Widerstand in einfacher Faltung, der eine Größe von 3×1,5 mm hat. Der Träger 1 von 0,3 mm Dicke ist vor dem Falten in einer Vakuumbeschich­ tungsanlage erst mit der Widerstandsschicht 2 aus NiCr strukturiert beschichtet worden, und danach werden die Kontaktschichten 3 aus einer Haftschicht aus Cr und aus CuNi, z. T. die Widerstandsschicht 2 überlappend, in Vakuumfolge mittels geeigneter mechanischer Masken streifenförmig strukturiert aufgebracht. Während des Faltens des Trägers 1 ist ein Steg 4 aus Al2O3 in einer Dicke von 0,4 mm zwischengelegt und beide Enden werden adhäsiv verbunden. Nach dem Abgleich der bereits entweder durch strukturiertes Beschichten oder durch lithographische Verfahren erzeugten Strukturen wird auf die Kontaktschichten 3 das Lot 5 durch Tauchen aufgebracht.
Fig. 2a und 2b zeigen den gleichen Chip-Widerstand, nur daß der beschichtete Träger 1 beidseitig mit gleichen Schenkeln gefaltet ist. Die Widerstandsschicht 2 hat zum Schluß eine Hermetikschicht 6, die nach dem Abgleich mit dem Elektronenstrahl in bekannter Weise aufgebracht ist. Die geometrische Verteilung der Widerstandsschicht 2 und Kontaktschichten 3 ist entsprechend der Faltung angepaßt.
Fig. 3a und 3b zeigen einen Chip-Kondensator, der, wie in Fig. 1a dargestellt, durch einfache Faltung hergestellt ist. Die beiden Elektroden 7 erfüllen gleichzeitig mit die Funktion der Kontaktschichten 3, und sind ebenfalls belotet. Die nach dem Aufbringen der Elektroden 7 aufgebrachte Hermetikschicht 6 wirkt mit dem Träger 1 als Dielektrikum und bestimmt die Kapazität des Kondensators.
Fig. 4 ist ebenfalls ein Chip-Kondensator, der, wie in Fig. 2a dargestellt, zweifach gefaltet ist. Jedoch ist zur Erzeugung größerer Elektrodenflächen der Stoß der beiden Schenkel so gelegt, daß auf beiden Seiten des gefalteten Trägers 1 eine große Fläche für das Aufbringen der Elektroden 7 zur Verfügung steht.

Claims (16)

1. Chip-Bauelement in der Funktion als Widerstand, Kondensator oder Nullwiderstand, bestehend aus einem Träger aus organischem Polymermaterial und auf diesem aufgebrach­ ten Funktions- und Kontaktschichten, dadurch gekennzeichnet, daß der Träger (1) des Chip-Bauelements unter Zwischenlegen eines Steges (4) aus gut wärmeleitendem Material gedoppelt ist, daß übereinanderzuliegen kommendende Seiten des Trägers (1) adhäsiv miteinander verbunden sind, daß die Funktionsschichten (2; 7) bzw. Funktionsschichten (2; 6) strukturiert und mit Elektronen- oder Laserstrahl abgeglichen ein- oder zweiseitig auf dem gedoppelten Träger (1) durch Vakuumbeschichtung aufgebracht sind und daß Kontaktschichten (3) auf den Funktionsschichten (2; 7) oder neben den Funktionsschich­ ten (2; 7), jedoch diese überlappend, aufgebracht und belotet sind.
2. Chip-Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Funktionsschichten (2; 6) mit einer Hermetikschicht (6) überzogen sind.
3. Chip-Bauelement nach Anspruch 2, dadurch gekennzeichnet, daß die Hermetikschicht (6) aus SiO2 durch Vakuumbeschichtung aufgebracht ist.
4. Chip-Bauelement nach Anspruch 2, dadurch gekennzeichnet, daß die Hermetikschicht (6) eine Resistfolie ist, die adhäsiv aufgebracht ist.
5. Chip-Bauelement nach Anspruch 1 und 2, dadurch gekennzeichnet, daß der Steg (4) aus Metall, vorzugsweise Al oder Cu, besteht.
6. Chip-Bauelement nach Anspruch 1 und 2, dadurch gekennzeichnet, daß der Steg (4) aus gut wärmeleitender Keramik, vorzugsweise Al2O3, besteht und eine Dicke von vorzugs­ weise 0,4 mm hat.
7. Chip-Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Funktionsschichten (2; 7) für einen Chip-Widerstand aus NiCr, Ta, CrSi bestehen.
8. Chip-Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Funktionsschicht für einen Chip-Kondensator aus der Hermetikschicht (6) besteht und die Kapazitätswerte durch die Auswahl deren Art und Dicke bestimmt ist.
9. Chip-Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Funktionsschichten (2; 7) für einen Chip-Nullwiderstand aus Cu bestehen.
10. Chip-Bauelement nach Anspruch 1 bis 9, dadurch gekennzeichnet, daß die Kontaktschich­ ten (3) aus Cu und Ni, meist mit einer zusätzlichen chromhaltigen Haftschicht hergestellt sind.
11. Chip-Bauelement nach Anspruch 10, dadurch gekennzeichnet, daß die Kontaktschichten (3) mit Edelmetall, vorzugsweise Ag, überzogen sind.
12. Chip-Bauelement nach Anspruch 1 und mindestens einem der Ansprüche 2 bis 11, dadurch gekennzeichnet, daß der Träger (1) durch Falten gedoppelt ist und die Faltung in der Mitte des ungefalteten Trägers oder beidseitig derart ausgeführt ist, daß die Enden bündig übereinanderliegen oder aneinanderstoßen.
13. Verfahren zur Herstellung von Chip-Bauelementen durch Vakuumbeschichten eines Trägers aus elektrisch isolierendem Material mit Funktions- und Kontaktschichten und Abgleich der Funktionsschichten mittels Elektronen- oder Laserstrahl nach Anspruch 1, gekennzeichnet durch folgende Prozeßschritte:
  • - Vakuumbeschichten des als bandförmige Folie vorliegenden Trägers in mehreren Bahnen, die nebeneinanderliegen und jeweils eine Breite, die der doppelten Länge eines Chip-Bauelements entspricht, mit strukturierten Streifen, die dem Schichtaufbau und der Schichtgeometrie entsprechen und von der Funktion des Chip-Bauelements abhängig sind,
  • - Vakuumbeschichten von Kontaktschichten auf den Funktionsschichten oder neben diesen, jedoch diese überlappend,
  • - Trennen der Bahnen der beschichteten Folie und Falten unter Zwischenlegen eines Steges aus gut wärmeleitendem Material und Verbinden der Enden des Trägers auf adhäsivem Wege,
  • - Abgleich der bereits bei der Vakuumbeschichtung strukturierten Funktionsschichten mit einem Elektronen- oder Laserstrahl,
  • - Beloten der Kontaktschichten mit einem Lot, vorzugsweise aus einer Blei-Zinn-Le­ gierung,
  • - mechanisches Trennen der Bahnen in die einzelnen Chip-Bauelemente.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Funktions- und/oder Kontaktschichten als durchgehende Streifen oder Flächen auf die Folie aufgebracht werden und anschließend lithographisch strukturiert werden.
15. Verfahren nach Anspruch 13 und 14, dadurch gekennzeichnet, daß die Funktionsschichten und Kontaktschichten in Vakuumfolge in einer Bandbeschichtungsanlage in Form von Bandrollen oder als endloses Band aufgesputtert oder aufgedampft werden.
16. Verfahren nach Anspruch 13 bis 15, dadurch gekennzeichnet, daß die Hermetikschicht in einem weiteren Vakuumbeschichtungsprozeß aufgebracht wird.
DE19924202824 1992-01-31 1992-01-31 Chip-Bauelement und Verfahren zu dessen Herstellung Expired - Fee Related DE4202824C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19924202824 DE4202824C2 (de) 1992-01-31 1992-01-31 Chip-Bauelement und Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19924202824 DE4202824C2 (de) 1992-01-31 1992-01-31 Chip-Bauelement und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE4202824A1 true DE4202824A1 (de) 1993-08-05
DE4202824C2 DE4202824C2 (de) 1995-01-05

Family

ID=6450722

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19924202824 Expired - Fee Related DE4202824C2 (de) 1992-01-31 1992-01-31 Chip-Bauelement und Verfahren zu dessen Herstellung

Country Status (1)

Country Link
DE (1) DE4202824C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002041340A2 (de) * 2000-11-15 2002-05-23 Epcos Ag Gehäuse, gehäuseanordnung, elektrolyt-kondensator mit dem gehäuse und anordnung des elektrolyt-kondensators

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6573957B2 (ja) * 2017-12-12 2019-09-11 Koa株式会社 抵抗器の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT237111B (de) * 1961-12-27 1964-11-25 Elettronica Metal Lux S P A Verfahren zur Herstellung flacher, elektrischer Schaltelemente
DE3023133A1 (de) * 1980-06-20 1982-01-07 Siemens AG, 1000 Berlin und 8000 München Chip-widerstand
DE3027122A1 (de) * 1980-07-17 1982-02-11 Siemens AG, 1000 Berlin und 8000 München Chip-widerstand
DE3027159A1 (de) * 1980-07-17 1982-02-11 Siemens AG, 1000 Berlin und 8000 München Elektrischer schichtwiderstand sowie verfahren zur herstellung dieses widerstandes
DE3303081A1 (de) * 1983-01-31 1984-08-02 North American Philips Corp., New York, N.Y. Verfahren zum herstellen von chip-widerstaenden mit um den rand gehenden anschluessen
EP0386709A2 (de) * 1989-03-07 1990-09-12 VEB Elektronische Bauelemente "Carl von Ossietzky" Teltow Edelmetallfreie Chipleiterbrücke und Verfahren zu ihrer Herstellung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT237111B (de) * 1961-12-27 1964-11-25 Elettronica Metal Lux S P A Verfahren zur Herstellung flacher, elektrischer Schaltelemente
DE3023133A1 (de) * 1980-06-20 1982-01-07 Siemens AG, 1000 Berlin und 8000 München Chip-widerstand
DE3027122A1 (de) * 1980-07-17 1982-02-11 Siemens AG, 1000 Berlin und 8000 München Chip-widerstand
DE3027159A1 (de) * 1980-07-17 1982-02-11 Siemens AG, 1000 Berlin und 8000 München Elektrischer schichtwiderstand sowie verfahren zur herstellung dieses widerstandes
DE3303081A1 (de) * 1983-01-31 1984-08-02 North American Philips Corp., New York, N.Y. Verfahren zum herstellen von chip-widerstaenden mit um den rand gehenden anschluessen
EP0386709A2 (de) * 1989-03-07 1990-09-12 VEB Elektronische Bauelemente "Carl von Ossietzky" Teltow Edelmetallfreie Chipleiterbrücke und Verfahren zu ihrer Herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DE-Z.: "Kunststoffe" 78 (1988)9, S. 763-765 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002041340A2 (de) * 2000-11-15 2002-05-23 Epcos Ag Gehäuse, gehäuseanordnung, elektrolyt-kondensator mit dem gehäuse und anordnung des elektrolyt-kondensators
WO2002041340A3 (de) * 2000-11-15 2002-11-28 Epcos Ag Gehäuse, gehäuseanordnung, elektrolyt-kondensator mit dem gehäuse und anordnung des elektrolyt-kondensators
US6768056B2 (en) 2000-11-15 2004-07-27 Epcos Ag Capacitor housing

Also Published As

Publication number Publication date
DE4202824C2 (de) 1995-01-05

Similar Documents

Publication Publication Date Title
DE3705279C2 (de) Verfahren zur Herstellung von Widerständen in Chip-Form
DE112006002516B4 (de) Chip-Widertand und Befestigungsstruktur für einen Chip-Widerstand
EP0301533B1 (de) Elektrische Sicherung und Verfahren zu ihrer Herstellung
DE4000089C2 (de)
DE3138718C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
EP0046975A2 (de) Elektrisches Netzwerk und Verfahren zu seiner Herstellung
DE1521256B2 (de) Elektrische verbindung zwischen der metallbelegung eines elektrischen kondensators und ihrer drahtfoermigen stromzufuehrung
EP1068501B1 (de) Dehnungsempfindlicher widerstand
DE2916329C3 (de) Elektrisches Netzwerk
DE3722576C2 (de)
EP0017982B1 (de) Dehnungsmessstreifen und Herstellungsverfahren
EP0841668A1 (de) Elektrischer Widerstand und Verfahren zu seiner Herstellung
DE3148778C2 (de)
EP0234487B1 (de) Dünnschichtschaltung und ein Verfahren zu ihrer Herstellung
DE3235772A1 (de) Mehrschichtkondensator
EP0484756B1 (de) Widerstandsanordnung in SMD-Bauweise
EP0829897B1 (de) Elektrische Sicherung
DE4202824A1 (de) Chip-bauelement und verfahren zu dessen herstellung
DE2146328A1 (de) Leiterplatte
DE4206365C1 (de)
DE112020001355T5 (de) Chip-widerstand
DE102004037588A1 (de) Elektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Bauelements
DE2623640A1 (de) Elektrischer schichtwiderstand und verfahren zu seiner herstellung
DE112020005016T5 (de) Chip-Bauteil
DE3035668C2 (de) Elektrisches Netzwerk mit zumindest einer Widerstandsschicht und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee