DE3027122A1 - Chip-widerstand - Google Patents

Chip-widerstand

Info

Publication number
DE3027122A1
DE3027122A1 DE19803027122 DE3027122A DE3027122A1 DE 3027122 A1 DE3027122 A1 DE 3027122A1 DE 19803027122 DE19803027122 DE 19803027122 DE 3027122 A DE3027122 A DE 3027122A DE 3027122 A1 DE3027122 A1 DE 3027122A1
Authority
DE
Germany
Prior art keywords
insulating film
layer
folded
resistor
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19803027122
Other languages
English (en)
Inventor
Helmold Dipl.-Phys. Kausche
Gerhard Dipl.-Phys. 8000 München Mayer
Winfried Dipl.-Phys. 8014 Neubiberg Peters
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19803027122 priority Critical patent/DE3027122A1/de
Publication of DE3027122A1 publication Critical patent/DE3027122A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base

Description

  • Chip-Wi derstand
  • Die Erfindung betrifft einen Chip-Widerstand mit einer Isolierstoffolie und einer auf diese Isolierstoffolie aufgebrachten metallischen Widerstandsschicht, der insbesondere für den Einsatz in Bestückungsautomaten für elektrische Leiterplattenschaltungen geeignet ist.
  • Die in zunehmendem Maße im Handel befindlichen Bestükkungsautomaten für Leiterplattenschaltungen benötigen möglichst automatengerecht angepaßte drahtlose Chip-Widerstände, die ohne großen Aufwand auf die Leiterplattenschaltungen aufgesetzt werden können. Neuere BestUkkungsautomaten sehen hierfür in Magazinen gestapelte gleichartige drahtlose Chip-Widerstände vor, die wahlweise und zwar entsprechend der gewunschten Leiterplattenbestückung zur Leiterplatte geführt und auf diese aufgeklebt werden. Die Kontaktflächen und der als Klebestelle bestimmte Bereich der üblicherweise flach gestalteten Widerstände sind dabei auf der zur Leiterplatte gerichteten Chip-Widerstandsfläche angeordnet.
  • Neben Bestückungsautomaten mit in Magazinen gestapelten Chip-Widerständen sind auch Bestückungsautomaten bekannt, die mit gegurteten, das heißt mit auf Bändern aufgereihten Bauelementen, zum Beispiel chip-Widerständen, gespeist werden. Die bislang hierfür verwendeten unbedrahteten Chip-Widerstände sind in sogenannter Dick-Rchicht-Technik gefertigt, wobei die Anschlußkontakte mittels Paste um die Stirnseiten der chip-Widerstände herumgeführt sind, um bei Kontaktierung der Chip-Widerstünde auf der Leiterplatte, die durch tibliches Schwall-oder Tauchlöten erfolgt, eine einwandfreie Kontaktierung von Chip-Widerstand und Leiterplatte zu gewährleisten.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, den in Dickrchicht-Technik gefertigten Chip-ltiderstand durch einen Chip-Viderstand zu ersetzen, der sehr einfach gestaltet ist und auf Grund dieser einfachen Gestaltung wenig aufwendig in Massenfertigung herstellbar ist.
  • Zur Ldung dieser Aufgabe sieht die Erfindung bei einem Chip-Widerstand der eingangs genannten Art vor, daß die Isolierstoffolie, insbesondere Polyimid-Folie, einseitig mit einer Widerstandsschicht bedeckt ist, die durch eine elektrische Kontaktschicht verstärkt ist, daß die lsolierstoffolie in gegenüberliegenden Endbereichen jeweils um 1800 geklappt ist, derart, daß die KontaktflSchen nach außen gekehrt und die geklappten Enden der Isolierstoffolie im Abstand zueinander angeordnet sind, daß die Widerstandsschicht im nicht geklappten Bereich der Isolierstoffolie mindestens teilweise freigelegt und auf den gewtlrischten Viderstandswert abgeglichen ist und daß die Widerstandsschicht mit Schutzlack bedeckt ist.
  • Die Isolierstoffolie ist hierbei durch Einschlagen bziehungsweise Umklappen ihrer Ränder mit sich selbst verklebt, das heißt nicht auf eine zusätzliche Versteifung aufgebracht. Vorausgesetzt, daß dieser Chlp-tiderstand nicht den Forderungen hinsichtlich ausreichender mechanischer Stabilität genügt, kann die Itolierstoffolie um einen rechteck- und plättchenfrmigen fräser, zum Beispiel Hartpapier oder Metallstreifen* wie durch Eloxieren isoliertes liuminium* geklappt und auf diesen aufgeklebt sein.
  • Zur Herstellung dieser Chip-Widerstände ist in weiterer Ausbildung des Gegenstandes nach der Erfindung vorgesehen, daß auf die eine Seitenfläche eines Isolierstoffolienbandes eine Widerstandsschicht und anschließend eine Kontaktachicht aufgebracht wird, die galvanisch verstärkt wird, daß das Isolierstoffolienband in Isolier-Jtotiollen bestimmter Länge aufgeteilt wird, daß die Isolierstoffolien fortlaufend um einen streifenförmigen Träger geklappt und auf diesen aufgeklebt werden, derart, daß die Kontaktflächen nach außen gekehrt und die geklappten Enden im Abstand zueinander angeordnet sind, daß die Widerstands schichten in den nicht geklappten Bereichen, das heißt in den Mittelzonen der Isolierstoffolaien freigelegt, strukturiert, abgeglichen und mit einer Schutzschicht bedeckt werden und daß Je nach Art der getUnschten Bestückung der Bestückungsautomaten die Chip-Widerstände zum Beispiel mittels Laserstrahl vereinzelt und abgeglichen und später schließlich auf dem streifenförmigen Träger belassen oder von diesem abgetrennt werden.
  • Mit Vereinzelung der Chip-Widerstände können diese in Magazinen gestapelt oder gegurtet geliefert, zum Beispiel auf einem Klebestreifen fixiert werden, von dem sie beim Bestücken in einfacher Weise abnehmbar sind.
  • Werden die Chip-Widerstände nicht vereinzelt, sondern al streifenförmigen Träger belassen, so werden die Trennstellen der Chip-Widerstände zunächst perforiert und die Chip-Widerstände erst beim Bestücken der Leiterplatte durch den Bestückungsautomaten getrennt.
  • Neben der NiCr/Cu-Galvsnik-Beschichtung eignet sich auch eine NiCr-Gold- oder sonstige leitfähige Edelmetall-oder Netallegierungsbeschichtung, die im Durchlauf durch AutduJpton oder Sputtern auf die NiCr-Schicht aufgebracht wird. Hierdurch erübrigt sich die Verzinnung. Als Widerstandsschichten können auch andere Materialien, zum Beispiel Ta2N, TaOxNy, AlTa oder CrSi, aufgedampft oder in anderen Vakuumbeschichtungsverfahren, zum Beispiel mittels Kathodenzerstäubung oder CVD, aufgebracht werden.
  • Die Freilegung der Widerstandsschichten im Bereich der Mittelzone der Isolierstoffolie kann durch übliche Fotoätztechnik erfolgen. Zum Trennen der Chip-Widerstände, zur Strukturierung und zum Abgleich der Widerstandsschichten kann dabei der streifeniörmige Träger im Schrittvorschub selbsttätig gesteuert durch eine Laservorrichtung geführt werden. Gegebenenfalls empfiehlt es sich, bereits bei der Bedampfung der Widerstandsschicht mit der Kontaktschicht die Mittelzone der Widerstandsschicht durch Streifenabdeckung frei vom Kontaktschichtmaterial zu halten.
  • Da die Strukturierung der Widerstandaschicht und der Kontaktschichten mittels Laserstrabl ziemlich aufwendig ist, kann diese, falls eine verhältnismäßig grobe Näandrierung und damit ein größerer Toleranzbereich zulässig ist, ausschließlich durch die einfach durchführbare Fotoätztechnik vor oder nach dem Latigieren wie bei der Sicufoltechnologie erfolgen.
  • In Verbindung mit der bereits erwihaten Abdeckung der Mittelzone bei der Bedampfung der Widerstandsschioht mit der Kontaktschicht kann die Struktur von Widerstandsmäandern und Kontaktschichten auch durch Fotolackabhebetechnik oder durch Siebdruck-Lackabhebetechnik hergestellt werden. Das ist die Ausfükrungsmoglichksit mit dem geringsten Aufwand, die jedoch nur verhältnismäßig grob. Mäandrierungen ermaglicht.
  • Die Erfindung wird nachstehend an Hand eines Ausführungsbeispiels erläutert: Die Figur zeigt dabei in perspektivischer Ansicht einen Chip-Widerstand mit einem plättchenförmigen Kunststoffträger 1, auf den mittels Kleber 2 eine Polyimid-Folie 3 aufgeklebt iat. Die Polyimid-Folie 3 ist mit einer im Bereich ihrer Mittelzone strukturierten NiCr-Schicht 5 beschichtet, die ihrerseits zum Beispiel mit einer Kupfer-Kontaktschicht 4 bedeckt ist. Die Enden 7, 8 der Polyimid-Folie 3 sind im Abstand zueinander angeordnet. Zu ihrem Schutz ist die Widerstandsschicht mit einer Lackschicht 6 bedeckt.
  • Der plättchenf8rmlge Träger 1 ist Teil eines stranggepreßten oder aus einer Platte geschnittenen Kunststoff-, Hartpapier- oder Metallstreifens, der nicht nur als Träger, sondern in der Fertigung quasi als Montageband dient, das nach Fertigung der auf diesem Band autgerethten Chip-Widerstände in die einzelnen Chip-Widerstände zerteilt wird.
  • 1 Figur 5 Patentansprüche Leerseite

Claims (5)

  1. Patentansprüche ½ Chip-Widerstand mit einer Isolierstoffolie und einer auf diese Isolierstoffolie aufgebrachten metallischen Widerstands-schicht, d a d u r c h g e k e n n -z e i c h n e t , daß die Isolierstoffolie (3) einseitig mit einer Widerstandsschicht (5) bedeckt ist, die durch eine elektrische Kontaktschicht (4) verstärkt ist, daß die Isolierstoffolie in gegenüberliegenden Endbereichen jeweils um 180° geklappt ist, derart, daß die Kontaktflächen nach außen gekehrt und die geklappten Enden (7, 8) der Isolierstoffolie im Abstand zueinander angeordnet sind, daß die Widerstandsschicht im nicht geklappten Bereich der Isolierstoffolie mindestens teilweise freigelegt und auf den gewünschten Widerstandswert abgeglichen ist und daß die Widerstandsschicht mit Schutzlack (6) bedeckt ist.
  2. 2, Chip-Widerstand nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß die Isolierstoffolie (3) um einen rechteck- und plättchenförmigen Träger (1) geklappt und auf diesen aufgeklebt ist.
  3. 3. Chip-Widerstand nach Anspruch 1 und 2, d a -d u r c h g e k e n n z e i c h n e t , daß die Isolierstoffolie (3) eine Polyimid-Folie ist.
  4. 4. Verfahren zur Herstellung eines Chip-Widerstandes nach Anspruch 1 und 2, d a d u r c h g e k e n n -z e i c h n e t , daß auf die eine Seitenfläche eines Isolierstoffolienbandes eine Widerstandsschicht (5) und anschließend eine Kontaktschicht (4) aufgebracht wird, die galvanisch verstärkt wird, daß das Isolierstoffolienband in Isolierstoffolien (3) bestimmter Länge aufgeteilt wird, daß die Isolierstoffolien um einen streiienförmigen Träger (1) geklappt und auf diesen aufgeklebt werden, derart, daß die Kontaktschichten nach au- Ben gekehrt und die geklappten Enden (7, 8) jeder Isolierstoffolie im Abstand zueinander angeordnet sind und daß die Widerstandsschichten in den nicht geklappten Bereichen der Isolierstoffolien freigelegt, strukturiert, abgeglichen und mit einer Schutzschicht (6) bedeckt werden.
  5. 5. Verfahren nach Anspruch 4, d a d u r c h g e -k e n n z e i c h n e t , daß beim Auftrag der Kontaktschicht (4) auf das Isolierstoffolienband die Mittelzone der Widerstands schicht durch Streifenabdeckung frei von Kontaktschichtmaterial gehalten wird.
DE19803027122 1980-07-17 1980-07-17 Chip-widerstand Withdrawn DE3027122A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19803027122 DE3027122A1 (de) 1980-07-17 1980-07-17 Chip-widerstand

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19803027122 DE3027122A1 (de) 1980-07-17 1980-07-17 Chip-widerstand

Publications (1)

Publication Number Publication Date
DE3027122A1 true DE3027122A1 (de) 1982-02-11

Family

ID=6107444

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803027122 Withdrawn DE3027122A1 (de) 1980-07-17 1980-07-17 Chip-widerstand

Country Status (1)

Country Link
DE (1) DE3027122A1 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4143217A1 (de) * 1991-01-18 1992-07-23 Tech Wissenschaftliche Ges Thi Chipwiderstand und chip-leiterbahnbruecke in duennschichttechnik und verfahren zu deren herstellung
DE4202824A1 (de) * 1992-01-31 1993-08-05 Fraunhofer Ges Forschung Chip-bauelement und verfahren zu dessen herstellung
DE4324038A1 (de) * 1993-07-17 1995-01-19 Microtech Gmbh Electronic Chipwiderstand
DE102006060387A1 (de) * 2006-12-20 2008-06-26 Isabellenhütte Heusler Gmbh & Co. Kg Widerstand, insbesondere SMD-Widerstand, und zugehöriges Herstellungsverfahren
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
US10438729B2 (en) 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation
EP3726542A4 (de) * 2017-12-12 2021-09-01 Koa Corporation Verfahren zur herstellung eines widerstands
DE102022113553A1 (de) 2022-05-30 2023-11-30 Isabellenhütte Heusler Gmbh & Co. Kg Herstellungsverfahren für einen elektrischen Widerstand

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4143217A1 (de) * 1991-01-18 1992-07-23 Tech Wissenschaftliche Ges Thi Chipwiderstand und chip-leiterbahnbruecke in duennschichttechnik und verfahren zu deren herstellung
WO1992013352A1 (de) * 1991-01-18 1992-08-06 Technisch Wissenschaftliche Gesellschaft Mbh Thiede Und Partner Chipwiderstand und chip-leiterbahnbrücke
DE4202824A1 (de) * 1992-01-31 1993-08-05 Fraunhofer Ges Forschung Chip-bauelement und verfahren zu dessen herstellung
DE4324038A1 (de) * 1993-07-17 1995-01-19 Microtech Gmbh Electronic Chipwiderstand
DE102006060387A1 (de) * 2006-12-20 2008-06-26 Isabellenhütte Heusler Gmbh & Co. Kg Widerstand, insbesondere SMD-Widerstand, und zugehöriges Herstellungsverfahren
US8013713B2 (en) 2006-12-20 2011-09-06 Isabellenhutte Heusler Gmbh & Co. Kg Resistor, particularly SMD resistor, and associated production method
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
US10418157B2 (en) 2015-10-30 2019-09-17 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
US10438729B2 (en) 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation
EP3726542A4 (de) * 2017-12-12 2021-09-01 Koa Corporation Verfahren zur herstellung eines widerstands
DE102022113553A1 (de) 2022-05-30 2023-11-30 Isabellenhütte Heusler Gmbh & Co. Kg Herstellungsverfahren für einen elektrischen Widerstand
WO2023232407A1 (de) 2022-05-30 2023-12-07 Isabellenhütte Heusler Gmbh & Co. Kg Herstellungsverfahren für einen elektrischen widerstand

Similar Documents

Publication Publication Date Title
DE3705279C2 (de) Verfahren zur Herstellung von Widerständen in Chip-Form
US2629166A (en) Method of forming resistor assemblies
DE2553643C3 (de) Dickschicht-Hybridschaltung
DE4339551C1 (de) Widerstand in SMD-Bauweise und Verfahren zu seiner Herstellung sowie Leiterplatte mit solchem Widerstand
DE4310288B4 (de) Oberflächenmontierbarer Widerstand
DE2732529C2 (de) Gedruckte Schaltungsplatine
DE3125518C2 (de) Verfahren zur Herstellung einer dünnen Verdrahtungsanordnung
DE112006002517T5 (de) Chip-Widerstand
DE3247941A1 (de) Lautsprecher
DE112009001287T5 (de) Widerstand
WO1992000594A1 (de) Schalteranordnung mit regelbarem widerstand
DE3027122A1 (de) Chip-widerstand
DE2916329C3 (de) Elektrisches Netzwerk
DE3023133A1 (de) Chip-widerstand
DE19646441A1 (de) Elektrischer Widerstand und Verfahren zu seiner Herstellung
EP0234487B1 (de) Dünnschichtschaltung und ein Verfahren zu ihrer Herstellung
EP0484756B1 (de) Widerstandsanordnung in SMD-Bauweise
DE1909480C2 (de) Trägeranordnung und Verfahren zur elektrischen Kontaktierung von Halbleiterchips
DE3134617A1 (de) Folien-kondensator in chip-bauweise und verfahren zu seiner herstellung
DE1201887B (de) Verfahren und Vorrichtung zum Einloeten von Transistoren od. dgl.
DE4202824C2 (de) Chip-Bauelement und Verfahren zu dessen Herstellung
DE2641310A1 (de) Elektronische baugruppe
DE3201434A1 (de) Elektrisches bauelement in chip-bauweise
EP1224674B1 (de) Verfahren zur herstellung eines kondensatorbauelements
DE3027159A1 (de) Elektrischer schichtwiderstand sowie verfahren zur herstellung dieses widerstandes

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee