DE1909480C2 - Trägeranordnung und Verfahren zur elektrischen Kontaktierung von Halbleiterchips - Google Patents

Trägeranordnung und Verfahren zur elektrischen Kontaktierung von Halbleiterchips

Info

Publication number
DE1909480C2
DE1909480C2 DE1909480A DE1909480A DE1909480C2 DE 1909480 C2 DE1909480 C2 DE 1909480C2 DE 1909480 A DE1909480 A DE 1909480A DE 1909480 A DE1909480 A DE 1909480A DE 1909480 C2 DE1909480 C2 DE 1909480C2
Authority
DE
Germany
Prior art keywords
carrier
semiconductor
carrier arrangement
tape
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1909480A
Other languages
English (en)
Other versions
DE1909480A1 (de
Inventor
Alanson Douglas North Syracuse N.Y. Aird
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE1909480A1 publication Critical patent/DE1909480A1/de
Application granted granted Critical
Publication of DE1909480C2 publication Critical patent/DE1909480C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/077Connecting of TAB connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/04Manufacture or treatment of leadframes
    • H10W70/047Attaching leadframes to insulating supports, e.g. for tape automated bonding [TAB]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/453Leadframes comprising flexible metallic tapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/461Leadframes specially adapted for cooling
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/464Additional interconnections in combination with leadframes
    • H10W70/466Tape carriers or flat leads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors

Landscapes

  • Wire Bonding (AREA)

Description

a) die Trägerfolie (10; 130) eine öffnung (12; 132) aufweist, deren Rand den Halbleiterchip (100, 136) in einem Abstand umgibt, so daß die an die inneren Enden anschließenden Teile dei Verbindungsleiter (80; 104; 134) zwischen dem Halbleiterchip und dem Rand der Öffnung (12; s 132) frei tragend angeordnet sind und daß wei-
,■■■ ter
'- b) peripher und im Absterd zu dieser Öffnung (12;
132) eine Anzahl von Schlitzen (36) so angeordnet ist, daß die äußeren Enden der Verbindungsleiter (80; 104; 134) frei tragend in die Schlitzöffnungen hineinragen und die Schlitze auf Schnittlinien (38) liegen.
2. Trägeranordnung nach Anspruch 1, dadurch ge-. kennzeichnet, daß die Verbindungsleiter (80; 104;
134) etwa 0,025 mm dick sind.
3. Trägeranordnung nach Anspruch 1 oder 2, da- ;; durch gekennzeichnet, daß die Folie (10; 130) die
Form eines Bandes hat, auf welchem die Öffnungen (12,36; 132,136) in Längsrichtung des Bandes beabstandet angeordnet sind.
4. Verfahren zur elektrischen Kontaktierung von Halbleiterchips unter Verwendung einer Trägeranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Halbleiterchips und die daran befestigten Verbindungsleitungen durch Abtrennen längs der Schnittlinien, auf welchen die Schlitze liegen, von dem Rest des Folienträgers getrennt werden.
Die Erfindung betrifft eine Trägeranordnung zur elektrischen Kontaktierung von Halbleiterchips gemäß dem Oberbegriff des Anspruchs 1 sowie ein Verfahren zur elektrischen Kontaktierung von Halbleiterchips gemäß dem Oberbegriff des Anspruchs 4.
Eine Trägeranordnung zur elektrischen Kontaktierung von Halbleiterchips gemäß dem Oberbegriff des Anspruchs 1 ist aus der Literaturstelie, »iBM Technical Disclosure Bulletin«, Band 8,1966, Seiten 1541 und 1542 bekannt. Aus dieser Literaturstelie ist weiterhin ein Verfahren zur gleichzeitigen Kontaktierung einer Vielzahl von Verbindungsleitern mit den Kontaktflecken von Halbleiterchips bekannt, bei dem die auf einer flexiblen Folie, einer Art Abz'iehfolie, aufgebrachten Verbindungsleiter mit Hilfe von pneumatisch betriebenen Druckspitzen auf die Kontakttlecken und danach mit ihrem anderen Ende auf Leiterbahnen auf einem Substrat aufgeschweißt werden. Bei der bekannten Trägeranordnung liegen nun aber die Verbindungsleiter in ihrer gesamten Länge auf der Folie auf, so daß beim Druckverschweißen die Druckspitzen durch die Trägerfolie hindurchgedrückt werden müssen; dadurch entsteht an dieser Stelle eine innige Verbindung zwischen Folie und Verbindungsleitern, welche jedoch unerwünscht ist, da diese die nachfolgend vorgesehene Trennung von Folie und Verbindungsleitern behindert oder die Gefahr besteht, daß bei der Trennung die Verbindungsleiter beschädigt werden.
Der Erfindung liegt daher die Aufgabe zugrunde, die bekannte Trägeranordnung sowie das bekannte Verfahren zur elektrischen Kontaktierung von Halbleiterchips so zu verbessern, daß die Folie beim Verschweißen beider Enden der Verbindungsieiter mit den Anschlußflekken bzw. weiteren Leitern nicht hinderlich ist und diese Folie — soweit sie nach dem Kontaktieren entfernt werden soll — sich abtrennen läßt, ohne daß dabei die Gefahr besteht, daß die Verbindungsleiter beschädigt werden.
; Diese Aufgabe wird durch die in Anspruch 1 gekennzeichnete Trägeranordnung sowie das in Anspruch 4 gekennzeichnete Verfahren gelöst
Aus der NL-OS 67 10453 ist zwar eine Anordnung zum Kontaktieren eines Halbleiterchips bekannt, bei welcher in einem plättchenförmigen Substrat aus einem isolierenden Material eine öffnung ausgebildet ist, deren Rand den zu kontaktierenden Halbleiterchip in einem Abstand umgibt und in die die Enden von auf dem Substrat ausgebildeten Leiterbahnen freitragend hineinragen; dabei sind diese Enden der Leiterbahnen mit den Anschlußflecken der Halbleiterchips elektrisch verbunden. Bei der bekannten Anordnung entsprechen jedoch nicht die gesamten Leiterbahnen den Verbindungsleitern der Trägeranordnung nach dem Anspruch 1, sondern lediglich die in die Öffnung ragenden, freitragenden Enden dieser Verbindungsleiter. Diese freitragenden Enden der Leiterbahnen müssen aus Stabilitätsgründen, zumal sie nicht wie bei der vorliegenden Trägeranordnung durch eine flexible Folie getragen werden, relativ dick und kurz ausgebildet sein; dies bedeutet aber, daß sich diese Enden der Leiterbahnen nicht so leicht und frei von mechanischen Spannungen mit den Anschlußflecken des Halbleiterchips verbinden lassen. Bei der bekannten Anordnung ist das plättchenförmige Substrat weiterhin nicht flexibel ausgebildet.
Zweckmäßige Ausgestaltungen der erfindungsgemäßen Trägeranordnung nach Anspruch 1 sind in den Unteransprüchen 2 und 3 angegeben.
Die erfindungsgc-mäße Trägeranordnung hat den Vorteil, daß sich die Halbleiterchips, welche mit Hilfe dieser Anordnung kontaktiert sind, über die Verbindungsleiter an eine Testanordnung zur Prüfung der elektrischen Funktionen anschließen lassen, um dann nur die einwandfreien Halbleiterchips weiterzuverarbeiten.
Die Erfindung wird im folgenden an Hand von Zeichnungen näher beschrieben, wobei
F i g. 1 im gestrichelten Abschnitt eine Ausführungsform der erfindungsgemäßen Trägeranordnung,
F i g. 2 ein an einer Trägeranordnung nach Fig. 1 befestigtes Halbleiterbauelement,
F i g. 3 die Befestigung eines Halbleiterkörpers nach F i g. 2 im vergrößerten Abschnitt und
F i g. 4 und 5 fertige, unter Verwendung einer Trägeranordnung nach F i g. 1 hergestellte Halbleiterbauelemente
zeigen.
Gemäß Fig.! ist ein Band 10 aus Isoliermaterial, beispielsweise einem Polyester oder Polyimid, das gegebenenfalls mit einer zusätzlichen, aus einem isolierenden, leitenden oder halbleitenden Material bestehenden Vers'teifungsschicht (nicht gezeigt) hinterlegt oder überzogen isl, mit einer Vielzahl von mittleren Löchern oder Öffnungen 12 versehen, die längs d<:s Bamies nahezu gleichmäßig beabstandet und im allgemeinen etwa in der Mitte zwischen den beiden Längsrändern des Bandes angeordnet sind. Die Löcher 12 sind vorzugsweise so groß, daß sie die Kontaktfläche eines Halbleiterkörpers vollständig umgeben können. Sie sind also beispielsweise c'.was größer als die Kontaktfläche des Halbleiterkörpers, auf der sich die metallischen Kontakte befinden. Um die Löcher 12 sind Randschlitze 36 gruppiert, die im allgemeinen etwa senkrecht auf einem durch sie vom Mittelloch 12 aus gezogenen Radius stehen und mit dem jeweiligen Mittelloch einen Löcherbereich 32 bilden. Das Mittelloch 12 in jedem Löcherbereich 32 dient zum Festlegen der Lage der inneren En-, i,.den der Anschlüsse eines Satzes, während die Rand-■jfschlkze 36 zum Festlegen der Lage der äußeren Enden ftfder Anschlüsse dieses Satzes dienen. Hierdurch kann J8er Teil des Trägerbandes, der ein Mittelloch und die Anschlüsse des zugehörigen Satzes enthält, leicht dadurch vom Rest des Trägerbandes entfernt werden, daß ?man das Band längs der Verbindungslinien der Randschlitze 36 abtrennt. Das sich dabei ergebende Gebilde ist in F i g. 2 dargestellt
Zur Herstellung des Trägerbandes wird ein dünnes, zusammenhängendes, elektrisch isolierendes Band 10, in Welches vorher in regelmäßigen Abständen die Löcbergruppen 32 eingestanzt sind, von einer (nicht gezeigten) Vorratsrolle abgewickelt und zumindest in den Löcherbereichen 32 und in den benachbarten Bereichen mit einer dünnen Folie 16 aus einem metallischen, elektrisch leitenden Material belegt und verbunden. Zur Verbindung können irgendwelche geeigneten Materialien, z. B. Klebeschichten, verwendet werden. Das Band 10 kann eine Dicke von beispielsweise 0,07 bis 0,1 mm aufweisen, wohingegen die Metallschicht 16 etwa 0,012 bis 0,025 mm dick sein kann. Gemäß einem Ausführungsbeispiel besteht die Metallschicht 16 aus einer 0,018 mm starken Kupferfolie.
Der sich ergebende, aus Band 10 und Schicht 16 bestehende Schichtkörper besteht somit aus einem länglichen, zusammenhängenden Träger- oder Stützband 24. Gemäß F i g. 1 sind zur genauen Ausrichtung an seinem Rand eine Anzahl von Einstellöffnungen 11 und 13 vorgesehen, die durch das gesamte Trägerband hindurchgehen. Jedes Loch 12 ist so groß, daß es Kontaktzonen eines Halbleiterkörpers aufnehmen kann. Die Metallschicht 16 haftet zumindest in denjenigen Bereichen fest an der Oberfläche des Bandes 10, die den Löchergruppen 32 benachbart sind und erstreckt sich auch über die Löcher hinweg und bedeckt sie.
Durch fotolithografische Maskierungs- und Ätztechnik oder auch auf andere bekannte Weise werden Abschnitte der Metallschicht 16 vom Band 10 entfernt, so daß auf dem Band eine Vielzahl von Sätzen oder Gruppen aus metallischen Anschlüssen 80 entsteht, wobei sich bei jedem Satz die inneren Enden der metallischen Anschlüsse im Bereich eines Mittelloches 12 befinden und die Anschlüsse jedes Satzes in einem vorgewählten Muster angeordnet sind. Dieses Muster besteht im allgemeinen aus sich radial erstreckenden Fingern oder Streifen, die nach innen über den Rand eines Loches 12 ragen, so daß die inneren Enden der Anschlüsse 80 eines jeden Satzes auf die Metallkontakte eines Halbleiterkörpers ausgerichtet werden kö.men. der gegenüber dem entsprechenden Loch angeordnet wird, während sich die äußeren Enden der Anschlüsse im Bereich der Schlitze befinden. Wenn ein fotolilografisches Ätzverfahren zur Herstellung der Anschlüsse 80 angewendet wird, dann sollten diejenigen Teile der Rückfläche der Metallschicht 16, die durch die Löchergruppen 32 freigelegt sind, ebenso wie die oberen Oberflächen mit dem üblichen fotoresistiven Material überzogen werden, damit verhindert wird, daß das Ätzmittel die Unterseite der Anschlüsse oder Finger 80 angreifen kann. Die Größe und die Form der Löcher 12 können dem Muster der Metallkontakte auf dem mit elektrischen Anschlüssen zu versehenden Halbleiterkörper angepaßt werden. Form und Größe der Löcher 12 sollten aber so gewählt werden, daß ihre Ränder die Kontakte umfassen.
Am Trägerband 24 werden mehrere Halbleiterkörper ausgerichtet auf die Löcher 12 befestigt. Hierzu wird ein zusammenhängender Streifen des Trägerbandes 24 von einer Vorratsrolle abgewickelt und das mit mehreren Sätzen von Anschlüssen 80 versehene Trägerband 24 zunächst in eine geeignete Plattierungslösung eingetaucht, um alle freiliegenden Teile der Anschlüsse 80 einschließlich ihrer freiliegenden Rückflächen mit einem geeigneten lötbaren Material wie Zinn zu überziehen. In dem nächsten Verfahrensschritt wird dann das Trägerband 24 relativ zu den hintereinander liegenden Halbleiterkörpern bewegt, so daß die inneren Enden der An-Schlüsse jedes Satzes auf die Metallkontakte des zugeordneten Halbleiterkörpers ausgerichtet werden. Anschließend werden die Kontaktzonen jedes Halbleiterkörpers mit den inneren Enden der Anschlüsse des entsprechenden Satzes verbunden. Danach kann jeder Satz von Anschlüssen mit dem zugehörigen Halbleiterkörper von dem Res.t des Trägerbandes 24 abgeschnitten werden.
In F i g. 3 ist der Halbleiterkörper 100 eines integrierten monolithischen Halbleiterbauelementes dargestellt.
Der Halbleiterkörper weist eine Anzahl von Anschlußflecken auf, die mit den inneren Enden der Verbindungsleiter 104 verbunden werden sollen. Die Anschlußflekken des Halbleiterkörpers sind durch schraffierte Flächen 105 dargestellt. Bei der Ausführungsform nach F i g. 3 kann mit der Boden- oder Rückseite des Halbleiterkörpers ein wärmeleitender Bauteil bzw. eine Wärmesenke verbunden sein. Die inneren Enden der Verbindungsleiter 104 und ein Teil der Wärmesenke können außerdem mit einer geeigneten Kapsel aus Kunststoff, Glas oder dgl. eingehüllt werden. Es ist auch möglich, das Kapselmaterial nur auf die obere Oberfläche des Halbleiterkörpers aufzubringen, damit der Halbleiterkörper später an eine äußere Wärmesenke angelötet werden kann.
In F i g. 5 ist ein unter Verwendung der erfindungsgemäßen Trägeranordnung hergestelltes Halbleiterbauelement gezeigt. Ein flexibles Band 130 aus einem elektrisch isolierenden Material weist ein Mittelloch 132 auf und stützt einen Satz von metallischen Anschlüssen 134 ab, die auf dem Band aufliegen und mit einer Oberfläche des Bandes verklebt sind. Die Anschlüsse 134 sind, wie oben beschrieben, in einem aus Fingern bestehenden Muster auf der Bandoberfläche angeordnet, wobei sich die Finger vom Mittelloch 132 radial nach außen erstrecken, während ihre inneren Enden über den Rand des Mittelloches nach innen ragen und auf die Kontaktzonen des Halbleiterkörpers 136 ausgerichtet sind. Der Halbleiterkörper 136 ist auf das Mittelloch 132 ausge-
richtet, und die inneren Enden der Metallfinger sind an den ihnen zugeordneten Kontaktzonen des Halbleiterkörpers befestigt. Jeder Anschluß 134 ist an seinem äußeren Ende mit einem relativ steifen Metallstift 138 verbunden, dessen inneres Ende in F i g. 5 durch die gestrichelten Linien angedeutet ist Das Band 130, der Halbleiterkörper 136, die Anschlüsse 134 und ein Teil der Metallstifte 138 sind in eine Kunststoffkapsel eingeschlossen, so daß das fertige Halbleiterbauelement etwa wie das in Fig.4 dargestellte Halbleiterbauelement aussieht und nur seine Kunststoffkapsel und die Metallstifte sichtbar sind.
Hierzü2 BlattZeichnüngen
10
15
20
25
30
45
50
55

Claims (1)

Patentansprüche:
1. Trägeranordnung zur elektrischen Kontaktierung von Kalbleiterchips, wobei der Träger aus einer flexiblen Folie aus organischem Kunststoff besteht und auf dieser Folie eine den Anschlußflecken des Halbleiterchips entsprechende Anzahl von fingerförmigen, metallischen Verbindungsleitern ausgebildet ist, deren innere Enden mit den Anschlußflecken des Halbleiterchips elektrisch verbunden sind und deren äußere Enden sich vom Halbleiterchip nach außen erstrecken, dadurch gekennzeichnet, daß
DE1909480A 1968-03-01 1969-02-26 Trägeranordnung und Verfahren zur elektrischen Kontaktierung von Halbleiterchips Expired DE1909480C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US70956168A 1968-03-01 1968-03-01

Publications (2)

Publication Number Publication Date
DE1909480A1 DE1909480A1 (de) 1970-01-15
DE1909480C2 true DE1909480C2 (de) 1984-10-11

Family

ID=24850358

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1909480A Expired DE1909480C2 (de) 1968-03-01 1969-02-26 Trägeranordnung und Verfahren zur elektrischen Kontaktierung von Halbleiterchips

Country Status (4)

Country Link
DE (1) DE1909480C2 (de)
FR (1) FR2003026B1 (de)
GB (1) GB1262511A (de)
NL (1) NL163672C (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2365209A1 (fr) * 1976-09-20 1978-04-14 Cii Honeywell Bull Procede pour le montage de micro-plaquettes de circuits integres sur un substrat et installation pour sa mise en oeuvre
DE2840973A1 (de) * 1978-09-20 1980-03-27 Siemens Ag Verfahren zur herstellung pruefbarer halbleiter-miniaturgehaeuse in bandform
FR2438339A1 (fr) * 1978-10-05 1980-04-30 Suisse Horlogerie Liaison electrique d'un circuit integre
DE3019207A1 (de) * 1980-05-20 1981-11-26 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-chip
DE3029667A1 (de) * 1980-08-05 1982-03-11 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-baustein
DE3123198C2 (de) * 1980-12-08 1993-10-07 Gao Ges Automation Org Trägerelemente für einen IC-Baustein
DE3138743A1 (de) * 1981-09-29 1983-04-07 Siemens AG, 1000 Berlin und 8000 München In einem dichten gehaeuse montiertes oberflaechenwellenfilter und dergleichen
DE3147729A1 (de) * 1981-12-02 1983-06-09 Siemens AG, 1000 Berlin und 8000 München Zwischentraegerband mit verdrahtungselementen zur bestueckung mit chipbausteinen
US4677526A (en) * 1984-03-01 1987-06-30 Augat Inc. Plastic pin grid array chip carrier
DE3686990T2 (de) * 1985-08-23 1993-04-22 Nippon Electric Co Verfahren zum herstellen einer halbleiteranordnung wobei ein filmtraegerband angewendet wird.

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271625A (en) * 1962-08-01 1966-09-06 Signetics Corp Electronic package assembly
GB1015909A (en) * 1963-12-30 1966-01-05 Gen Micro Electronics Inc Method of and product for packaging electronic devices
US3262022A (en) * 1964-02-13 1966-07-19 Gen Micro Electronics Inc Packaged electronic device
US3192307A (en) * 1964-05-29 1965-06-29 Burndy Corp Connector for component and printed circuit board
GB1054670A (de) * 1964-07-31
DE1439708C3 (de) * 1964-08-01 1975-04-17 Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm Verfahren zum Kontaktieren von Halbleiteranordnungen
GB1113217A (en) * 1964-10-26 1968-05-08 Matsushita Electronics Corp Method of manufacturing semiconductor devices
GB1102292A (en) * 1965-02-12 1968-02-07 Associated Semiconductor Mft Improvements in and relating to methods of manufacturing semi-conductor devices
FR1471662A (fr) * 1965-03-17 1967-03-03 Int Standard Electric Corp Bloc de circuit intégré plat
US3484534A (en) * 1966-07-29 1969-12-16 Texas Instruments Inc Multilead package for a multilead electrical device
FR1544302A (fr) * 1966-11-09 1968-10-31 Advalloy Inc Bande de grilles de conducteurs pour dispositifs semiconducteurs et procédé pour la former

Also Published As

Publication number Publication date
DE1909480A1 (de) 1970-01-15
FR2003026A1 (de) 1969-11-07
GB1262511A (en) 1972-02-02
NL163672B (nl) 1980-04-15
NL6903124A (de) 1969-09-03
NL163672C (nl) 1980-09-15
FR2003026B1 (de) 1973-10-19

Similar Documents

Publication Publication Date Title
DE2752438C2 (de) Träger für eine integrierte Schaltung
DE2554965C2 (de)
DE68908690T2 (de) Biegsames koaxialkabel und herstellungsverfahren desselben.
DE2810054C2 (de) Elektronische Schaltungsanordnung und Verfahren zu deren Herstellung
DE3635800C2 (de)
DE68908808T2 (de) Verfahren zum Montieren elektronischer Mikrokomponenten auf einer Unterlage und Zwischenprodukt.
DE1586136B1 (de) Verfahren zur kontinuierlichen vorbereitung einer vielzahl von elektronischen schaltelementen fuer die pruefung und montage auf gedruckte schaltungen
DE2941613A1 (de) Traegerplaettchen mit leiterbahnen und ggf. elektronischen schaltungsbauteilen sowie verfahren zu seiner herstellung
DE3812021A1 (de) Flexible schaltung mit anschlussorganen und verfahren zu ihrer herstellung
DE1909480C2 (de) Trägeranordnung und Verfahren zur elektrischen Kontaktierung von Halbleiterchips
DE112018006654T5 (de) Elektronische leiterplatte und elektronische schaltungsvorrichtung
DE2103064A1 (de) Vorrichtung zur Herstellung von Modulelementen
DE4203114C2 (de) Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen
EP0017979B1 (de) Elektrisches Netzwerk und Herstellungsverfahren
DE2855838A1 (de) Traegerstreifen fuer runde anschlussstifte und verfahren zur herstellung von traegerstreifen
DE2604111A1 (de) Streifenband-uebertragungsleitung
DE2630237A1 (de) Verfahren zur herstellung von besser abstimmbaren dickschichtwiderstaenden
DE3545527A1 (de) Flexible elektrische verbindungsvorrichtung und verfahren zu ihrer herstellung
DE2423144A1 (de) Flexibler schaltungstraeger
DE69127186T2 (de) Eine TAB-Packung und eine Flüssigkeitskristallplatte die diese Packung anwendet
DE1564066B2 (de) Verfahren zur Herstellung von elektrischen Verbindungen zu Kontaktschichten an der Oberfläche des Halbleiterkörpers von Halbleiteranordnungen
DE68919008T2 (de) Verzögerungsleitung mit verteilten Impedanzelementen und Verfahren zu dessen Herstellung.
DE3235493C2 (de)
DE2039027C3 (de) Halbleiteranordnung mit einem Träger aus Isoliermaterial, einem Halbleiterbauelement und einem Anschlußfleck
DE2107591A1 (de) Verfahren zur Durchkontaktierung von beidseitig mit Leiterbahnen beschichteten Folien

Legal Events

Date Code Title Description
8120 Willingness to grant licences paragraph 23
D2 Grant after examination
8363 Opposition against the patent
8365 Fully valid after opposition proceedings