DE4202824C2 - Chip-Bauelement und Verfahren zu dessen Herstellung - Google Patents

Description

Die Erfindung betrifft ein elektrisches Chip-Bauelement und das Verfahren zu dessen Herstellung. Auf einem Träger aus elektrisch isolierendem Material sind entsprechend der vorgesehenen Funktion Schichten aufgebracht. Die Chip-Bauelemente werden in Dick- und Dünnschichttechnik hergestellt und sind unbedrahtet. Sie werden in Aufsetztechnik (SMT), d. h. oberflä­ chenmontierbar, in einfacher Weise mit den Leiterbahnen der Leiterplatten durch Tauch- oder Schwall-Lötung verbunden. Diese Technik gewährleistet bei der Montage einen hohen Automatisie­ rungsgrad.

Die Chip-Bauelemente sind von ihrer elektrischen Funktion her entweder Widerstände oder Kurzschlußbrücken (Nullwiderstände). Sie werden im allgemeinen auf keramischen Trägern mittels Vakuum­ beschichtung hergestellt. Sie besitzen neben der bzw. den Funk­ tionsschichten Kontaktschichten, die vorzugsweise als wrap­ around-Kontakt ausgebildet sind. Das sind Kontakte, die von der Vorderseite über die Stirnseite auf die Rückseite der Bauelemente reichen.

Es ist auch bekannt, als Träger plättchenförmige Kunststoffträger zu verwenden, auf welche die Funktionsschichten aufgedampft oder aufgesputtert sind (DE 30 27 159 A1). An den gegenüberliegenden Randseiten sind elektrisch leitende Kontaktschichten aufgebracht, die mit der mindestens auf einer Seite auf den Kunststoffträger aufgebrachten Widerstandsschicht, die auf den gewünschten Wider­ standswert abgeglichen wird, elektrisch leitend verbunden ist. Anstelle von Kunststoff als Trägermaterial ist auch die Verwen­ dung von Glas, Keramik, oberflächlich oxidierten Metallen oder glasfaserverstärktem Epoxidharz bekannt. Letztere zeichnen sich durch ihre relativ geringen und reproduzierbaren Ausdehnungskoef­ fizienten aus. Sie sind kurzzeitig bis 300°C erwärmbar und haben eine Dauerbeständigkeit von 230°C.

Die Kontaktschichten bestehen entweder vollständig aus einem Edelmetall oder einem sonstigen gut leitenden Metall, das ggf. dünn mit Edelmetall überzogen ist. Die Widerstandsschicht wird meist mit dem Elektronenstrahl, aber auch mit dem Laserstrahl abgeglichen.

Diese bekannten Lösungen haben den Nachteil, daß oft als Substratma­ terialien spröde Werkstoffe auf der Basis von Keramiken, Oxidkeramiken, Glaskeramiken und Einkristallen einge­ setzt werden. Daraus resultiert der Nachteil, daß keine kontinu­ ierliche Produktion bei hohen Stückzahlen möglich ist. Die Trägermaterialien liegen vielmehr als diskrete runde oder recht­ eckige, begrenzte Substrate vor, die anschließend vereinzelt und an den Bruchkanten nachträglich in aufwendiger Weise mit wrap­ around-Kontakten versehen werden müssen. Es handelt sich um eine Chargentechnologie mit Kontaktierung am Einzel-Bauelement; das bedeutet geringe Produktivität und relativ hohe Kosten.

Es ist auch bekannt, Chip-Widerstände aus einer Isolierstoffolie, auf der eine metallische Widerstandsschicht aufgebracht ist, herzustellen. Die Isolierstoffolie ist durch eine elektrische Kontaktschicht verstärkt und die beiden gegenüberliegenden Enden sind jeweils um 180° um einen Träger geklappt. Die geklappten Enden sind im Abstand zueinander angeordnet und der dazwischen liegende freie Raum ist mit dem Kleber, der auch die umgeklappten Enden verklebt, ausgefüllt (DE 30 27 122 A1). Dieser Abstand zwischen den Enden ist auch erforderlich, damit sich die beidsei­ tigen Kontaktschichten, die sich um die Faltung herum erstrecken, nicht berühren. Die Widerstandsschicht als Funktionsschicht befindet sich auf der Oberseite zwischen den Kontaktschichten, von denen sie überlappt wird. Diese Ausführung hat den Nachteil, daß die Gefahr besteht, daß der Kleber zum Verbinden der umgeklappten Enden im Bereich des Spaltes zwischen den Enden heraustritt und damit weitere Prozeßschritte und bei der Montage des fertigen Chips stört und aufwendig entfernt werden muß.

Der Aufwand des doppelseitigen Faltens der Folie kann in bekann­ ter Weise in Wegfall kommen, indem auf einer Trägerfolie eine abgeglichene Widerstandsschicht aufgebracht ist, die mit Kontakt­ schichten verstärkt ist. Auf der Widerstands- und Kontaktschicht ist eine Deckfolie aufgeklebt, die an den Kontaktierungsstellen durchbrochen ist und in den Durchbrüchen eine lötfähige Kontakt­ schicht trägt. In bestimmten Anwendungsfällen, z. B. bei beider­ seitiger Kontaktierbarkeit der Chipwiderstände, können auch in dieser Ausführung die beiden Enden um 180° zueinander umgeklappt und mit ihren so aneinanderstoßenden Stirnflächen miteinander verklebt sein. Die Herstellung der Chipwiderstände erfolgt derart, daß bandförmige Polyimidfolie im Bereich der Leiterbahn- und Kontaktschichten mit einer Widerstandsschicht galvanisch verstärkt wird und danach die Kontakt- und Widerstandsschicht durch Fotoätztechnik strukturiert wird. Auf die Schichten wird noch eine Polyimiddeckfolie aufgeklebt, die im Kontaktschichtbe­ reich durchbrochen ist. In diesem durchbrochenen Bereich werden dann löt- und leitfähige Schichten zur Verstärkung aufgebracht (DE 30 23 133 A1). Diese Chips haben den Nachteil, daß der Aufwand zur Herstellung sehr hoch ist. Die Stabilität der Chips ist allein von der Dicke der Folien und Schichten bestimmt und nicht optimal. Desweiteren besteht die Gefahr, daß bei der gefalteten Ausführung durch den engen Biegeradius bedingt die Schichten im Bereich der Biegung reißen oder sogar abplatzen.

Andererseits erfordert das Einbringen der Durchbrüche im Bereich der Kontakte eine sehr hohe Präzision, was die Fertigungskosten wesentlich erhöht.

Es sind weiterhin Kurzschlußbrücken bekannt, auch Chipleiter­ brücken genannt, die aus einem Träger aus Isoliermaterial beste­ hen, auf welchem eine Funktionsschicht aus Ni oder Cu als Kanten­ metallkontaktschicht und Leitschicht chemisch-reduktiv abgeschie­ den ist. Auf der Oberseite ist zentrisch eine Lackschicht als Insel aufgebracht (EP 0 386 709). Das Herstellungsverfahren ist sehr aufwendig, insbesondere das Aufbringen der Lackschicht.

Der Erfindung liegt die Aufgabe zugrunde, ein Chip-Bauelement zu schaffen, welches durchgängig bis zum Vereinzeln als Strang mittels bekannter Technologien herstellbar ist und alle Herstel­ lungsprozesse in Folge durchläuft. Die Chip-Bauelemente sollen hoch belastbar sein, d. h. eine gute Kühlung aufweisen. Elektrolytisch wirkende Hilfsstoffe sind bei der Herstellung im Interesse einer hohen Langzeitstabilität der Chips zu vermeiden.

Erfindungsgemäß wird die Aufgabe hinsichtlich des Bauelements nach Anspruch 1 und hinsichtlich des Verfahrens nach Anspruch 10 gelöst. Weitere Ausgestaltungen des Chip-Bauelements sind in den Ansprüchen 2 bis 9 beschrieben.

Der übrige Aufbau des Chip-Bauelementes, das sowohl ein Wider­ stand als auch ein Nullwiderstand sein kann, ist bekannt. Der Abgleich des strukturierten Widerstandes erfolgt mit dem Elektro­ nen- oder Laserstrahl.

Die Polymerfolie für den Träger ist zweckmäßigerweise ein Mate­ rial aus der Gruppe der Polythermide, wie z. B. Polyimid, die hohe Temperaturbeständigkeit aufweisen.

Der in der Faltung angeordnete Steg ist ein gut wärmeleitendes Material wie Al₂O₃, vorzugsweise ein Metall (Al, Cu). Die Dicke des Steges ist so groß, daß die durch die Faltung eintretende Dehnung bzw. Stauchung an den Stirnseiten des Bauelementes nicht zu Rissen oder Schichtablösungen führt.

Das Chip-Bauelement hat den Vorteil, daß es aus sehr dünnem Trägermaterial hergestellt werden kann und trotzdem durch die Faltung und den zwischengelegten Steg eine hohe Stabilität bei guter Kühlung aufweist. Die Ausführung ermöglicht eine hochpro­ duktive Fertigung mit umweltfreundlichen Verfahrensschritten.

An einem Ausführungsbeispiel wird die Erfindung näher erläutert. Es zeigen

Fig. 1a einen Schnitt durch einen einfach gefalteten Chip-Wider­ stand,

Fig. 1b eine Beschichtung des ungefalteten Trägers,
Die Fig. 1a und 1b zeigen einen Chip-Widerstand in einfacher Faltung, der eine Größe von 3×1,5 mm hat. Der Träger 1 von 0,3 mm Dicke ist vor dem Falten in einer Vakuumbeschichtungsanlage mit der Widerstandsschicht 2 aus NiCr strukturiert beschichtet. Danach sind die Kontaktschichten 3 aus einer Haftschicht aus Cr und aus CuNi, z. T. die Widerstandsschicht 2 überlappend, strei­ fenförmig strukturiert aufgebracht.

Das erfindungsgemäße Verfahren zur Herstellung eines Chip-Wider­ standes wird wie folgt ausgeführt:

Auf einer Folienbahn von 0,3 mm Dicke und einer Breite der vielfachen Länge eines ungefalteten Trägers 1 werden in einer Vakuum-Bandbedampfungsanlage gleichzeitig durch vorgeschaltete Blenden streifenförmig und strukturiert die Widerstandsschichten 2 nebeneinander, entsprechend der Anzahl der auf der Folienbahn herzustellenden Bauelemente, aufgedampft. In einem weiteren Durchlauf werden in Vakuumfolge auf gleiche Weise die Kontakt­ schichten 3, die Widerstandsschicht 2 überlappend aufgedampft. Danach wird die Folienbahn in Streifen getrennt und unter Zwi­ schenlegen des streifenförmigen Steges 4 von 0,4 mm Dicke in der Mitte gefaltet, und gleichzeitig werden die dabei übereinander liegenden Seiten adhäsiv verbunden.

In einem anschließenden Prozeßschritt erfolgt in bekannter Weise das Abgleichen des Widerstandes mit dem Elektronenstrahl auf einen vorgegebenen Sollwert. Die strukturiert aufgedampften Kontaktschichten werden durch Tauchen belotet, und danach werden die in einer Bahn hergestellten Bauelemente mechanisch getrennt.

Claims (11)

1. Chip-Bauelement mit der Funktion als Widerstand oder Kurzschlußbrücke, bestehend aus einem gefalteten Träger aus Isolierstoffolie aus einem organischen Polymermaterial mit darauf aufgebrachten Funktionsschichten, und mit den Funktionsschichten verbundenen Kontaktschichten, dadurch gekennzeichnet, daß der Träger (1) durch Falten gedoppelt ist und die Faltung in der Mitte des ungefalteten Trägers (1) ausgeführt ist, so daß die Seiten bündig übereinanderliegen und daß in der Doppelung des Trägers (1) ein Steg (4) aus Material mit mindestens der Wärmeleitfähigkeit von Keramik angeordnet ist, und daß die übereinander zu liegen kommenden Seiten des Trägers adhäsiv miteinander verbunden sind.

2. Chip-Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß der Steg (4) aus Metall, vorzugsweise Al oder Cu, besteht.

3. Chip-Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß der Steg (4) aus Keramik, vorzugsweise Al₂O₃ besteht.

4. Chip-Bauelement nach Anspruch 1 bis 3, dadurch gekennzeich­ net, daß die Funktionsschicht zur Ausbildung des Chips als Widerstand aus NiCr, Ta, CrSi besteht.

5. Chip-Bauelement nach Anspruch 1 bis 3, dadurch gekennzeich­ net, daß die Funktionsschicht zur Ausbildung des Chips als Nullwiderstand aus Cu besteht.

6. Chip-Bauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Kontaktschich­ ten (3) aus Cu und Ni auf einer chromhaltigen Haftschicht beste­ hen.

7. Chip-Bauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Funktionsschichten (2; 6) mit einer Schutzschicht überzogen sind.

8. Chip-Bauelement nach Anspruch 7, dadurch gekennzeichnet, daß die Schutzschicht aus SiO₂ besteht.

9. Chip-Bauelement nach Anspruch 7, dadurch gekennzeichnet, daß die Schutzschicht eine Resistfolie ist, die adhäsiv aufge­ bracht ist.

10. Verfahren zur Herstellung von Chip-Bauelementen nach einem der Ansprüche 1 bis 9 durch Vakuum­ beschichten eines Trägers aus elektrisch isolierendem Material mit Funktions- und Kontaktschichten und Abgleich der Funktions­ schichten mittels Elektronen- oder Laserstrahl gekennzeichnet durch folgende Prozeßschritte:

• - Vakuumbeschichten des als bandförmige Folie vorliegenden Trägers in mehreren Bahnen, die nebeneinanderliegen mit jeweils einer Breite, die der doppelten Länge eines Chip-Bauelements entspricht, mit Funktionsschichten als durchgehende strukturierte Streifen, die dem Schichtaufbau, der Schichtgeometrie und der jeweiligen Funktion des Chip-Bauelements entsprechen,
• - Aufbringen der Kontaktschichten in Vakuumfolge auf die Funk­ tionsschichten oder neben diese, jedoch diese überlappend,
• - Trennen der Bahnen voneinander und Falten derselben in der Mitte unter Zwischenlegen eines Steges aus Material mit mindestens der Wärmeleitfähigkeit von Keramik in die Doppelung und Verbinden des übereinander zu liegen kommenden Seiten des Trägers auf adhäsiven Wege,
• - Abgleich der strukturierten Funktionsschichten mit einem Elektronen- oder Laserstrahl,
• - Beloten der Kontaktschichten mit einem Lot, vorzugsweise aus einer Blei-Zinn-Legierung,
• - mechanisches Trennen der Bahnen in die einzelnen Chip-Bauele­ mente.

11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Schutzschicht einem weiteren Vakuumbeschichtungsprozeß aufgebracht wird.