DE3705279A1 - Widerstand in chip-form sowie verfahren zu dessen herstellung - Google Patents

Widerstand in chip-form sowie verfahren zu dessen herstellung

Info

Publication number
DE3705279A1
DE3705279A1 DE19873705279 DE3705279A DE3705279A1 DE 3705279 A1 DE3705279 A1 DE 3705279A1 DE 19873705279 DE19873705279 DE 19873705279 DE 3705279 A DE3705279 A DE 3705279A DE 3705279 A1 DE3705279 A1 DE 3705279A1
Authority
DE
Germany
Prior art keywords
shaped
resistor
chip
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19873705279
Other languages
English (en)
Other versions
DE3705279C2 (de
Inventor
Tetsuo Takahashi
Eisaku Miyauchi
Masayuki Yoshida
Shunichi Kumagai
Akio Sasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP61036627A external-priority patent/JPS62195101A/ja
Priority claimed from JP61044090A external-priority patent/JPS62202504A/ja
Priority claimed from JP62004473A external-priority patent/JPS63172401A/ja
Application filed by TDK Corp filed Critical TDK Corp
Publication of DE3705279A1 publication Critical patent/DE3705279A1/de
Application granted granted Critical
Publication of DE3705279C2 publication Critical patent/DE3705279C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/12—Arrangements of current collectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L33/00—Compositions of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides or nitriles thereof; Compositions of derivatives of such polymers
    • C08L33/04—Homopolymers or copolymers of esters
    • C08L33/14—Homopolymers or copolymers of esters of esters containing halogen, nitrogen, sulfur, or oxygen atoms in addition to the carboxy oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/288—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thin film techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49101—Applying terminal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49224—Contact or terminal manufacturing with coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

Die Erfindung betrifft einen Widerstand in Chip-Form, insbesondere einen solchen, der wie ein Chip-förmiges elektronisches Bauelement auf einer gedruckten Schaltungsplatine montiert werden kann. Weiterhin betrifft die Erfindung ein Verfahren zur Herstellung eines solchen Widerstandes in Chip-Form sowie eine Widerstandsanordnung mit mehreren solchen Widerständen in Chip-Form.
Bisher bekannte Chip-Widerstände wurden in der Weise hergestellt, daß ein Widerstandselement oder ein Film auf einem Chip-förmigen, isolierenden Substrat durch Siebdruck aufgebracht wurde und dann auf beiden seitlichen Endflächen des Substrats Anschlußelektroden gebildet wurden. Die Anschlußelektroden wurden dabei normalerweise in Dickfilmtechnik hergestellt. Insbesondere erfolgte die Herstellung z. B. dadurch, daß Ag-Pd auf das Substrat aufgebracht und dieses dann gebrannt wurde, daß dann Ni, Pb-Sn (Sn) oder dergleichen durch Plattieren aufgebracht wurde. Dementsprechend wurde ein solcher konventioneller Chip-Widerstand auch Dickfilm-Chip- Widerstand genannt. Eine Anlieferung solcher Chip-Widerstände an Verbraucher erfolgte normalerweise in Form eines Chip- Magazins oder in Bandform.
Die Herstellung eines solchen konventionellen Chip-Widerstandes in Dickfilmtechnik, wie oben angegeben, erfolgte dadurch, daß der Widerstandsfilm auf einem einzigen, isolierendem Substratmaterial durch Aufdrucken und Brennen erfolgte, daß anschließend das Substrat in stabförmige Sektionen aufgeteilt wurde, daß auf jeder der stabförmigen Sektionen Ag-Pd aufgebracht und gebrannt wurde, um darauf die Anschlußelektroden zu bilden, und daß dann anschließend jede der stabförmigen Sektionen in Chip-Einheiten aufgeteilt wurde und sich ein Aufplattieren von Ni- Pb-Sn (Sn) oder dergleichen auf jedem der Chips anschloß, um den Chip-Widerstand herzustellen.
Die Herstellung von Chip-Widerständen auf diese vorstehend beschriebene Weise hat den Nachteil, daß bei der Aufbringung von Ag-Pd auf dem Substrat eine hohe Genauigkeit der Form und Dimensionen am Endprodukt schwer erreichbar ist. Das Brennen von Ag-Pd führt außerdem zu Variationen im Widerstand des Widerstandsfilms, außerdem werden Temperatur- und Hochfrequenz- Charakteristik des Widerstandsfilms verschlechtert. Das Plattieren erfolgt durch Eintauchen des Chips in eine Säure oder in eine alkalische Plattierlösung, so daß Fehler bei der Steuerung des Plattiervorganges die Arbeitszuverlässigkeit des Endproduktes stark beeinflußt. Schließlich ist die Herstellung solcher konventioneller Chip-Widerstände sehr kompliziert und schwierig, da der Teilungsvorgang des Substratmaterials in stabförmige Abschnitte außerordentlich schwierig ist.
Bei einem solchen konventionellen Dickfilm-Widerstand, wie er vorstehend beschrieben wurde, tritt häufig eine Variation des Widerstands des Widerstandsfilms auf und die Temperatur- und Hochfrequenz-Charakteristik des Widerstandsfilms verschlechtern sich. Um solche Nachteile zu vermeiden, haben die Erfinder versucht, den Widerstandsfilm in Dünnfilmtechnik herzustellen, z. B. durch Sputtern, Vakuumtechnik, Ionen- Plattierung oder dergleichen. Das Ergebnis war jedoch, daß es nicht möglich war, die Anschlußelektroden mit ausreichender Ablösefestigkeit und Hitzebeständigkeit herzustellen, damit eine ausreichende Widerstandsfähigkeit beim Lötvorgang gegeben war.
Der Erfindung liegt daher die Aufgabe zugrunde, einen Widerstand in Chip-Form vorzuschlagen, dessen Anschlußelektroden in Dünnfilmtechnik hergestellt werden können und die eine hohe Zuverlässigkeit aufweisen.
Erfindungsgemäß ist ein Widerstand in Chip-Form vorgesehen, der aus einem Widerstandselement oder einem Film besteht, das bzw. der auf mindestens einer Oberfläche eines Chip- förmigen, isolierenden Substrates angeordnet ist, und wobei auf jeder der seitlichen Endflächen des Substrates eine Elektrode angeordnet und mit dem Widerstandselement verbunden ist. Die Endelektroden bestehen aus einem Metallfilm, der eine im wesentlichen C-förmige Gestalt aufweist und die seitlichen Endflächen des Substrates bedeckt. Die Endelektroden werden in Dünnfilmtechnik hergestellt.
Erfindungsgemäß wird auch ein Verfahren zur Herstellung eines solchen Widerstandes in Chip-Form vorgeschlagen. Bei einem solchen Verfahren wird gelochtes, isolierendes Substratmaterial verwendet, das eine Mehrzahl von schlitzförmigen Aussparungen aufweist, die in bestimmten Abständen parallel zueinander verlaufen und zwischen sich eine Mehrzahl von stabförmigen Abschnitten bilden, wobei jeder Abschnitt zwischen zwei nebeneinanderliegenden schlitzförmigen Aussparungen gebildet wird. Die stabförmigen Abschnitte sind integral aneinander angeformt. Auf einer oberen Oberfläche der stabförmigen Abschnitte werden an vorbestimmten Positionen Widerstandselemente in Dickfilmtechnik aufgebracht. Ein weiterer Verfahrensschritt besteht darin, Anschlußelektroden an jeder der seitlichen Endflächen der stabförmigen Abschnitte in positionsgerechter Zuordnung zu den einzelnen Widerstandsfilmen in Dünnfilmtechnik anzubringen. Die Anschlußelektroden werden dabei in im wesentlichen C-förmiger Form gebildet, bedecken die seitlichen Endflächen und sind mit dem Widerstandselement verbunden. Ein weiterer Verfahrensschritt besteht darin, die stabförmigen Abschnitte voneinander abzutrennen und jeden der stabförmigen Abschnitte in Chip-förmige Substrat-Einheiten zur Herstellung der Widerstände in Chip-Form aufzuteilen.
Alternativ kann das Verfahren derart ausgebildet sein, daß ein Widerstandselement oder ein Film auf einem isolierenden Substratmaterial in Dünnfilmtechnik so aufgebracht wird, daß ein Teil der unteren Oberfläche des Substratmaterials, beide seitlichen Endflächen und die obere Oberfläche des isolierenden Substratmaterials durchgehend bedeckt wird, und daß ein Elektrodenfilm in Dünnfilmtechnik auf dem Widerstandselement aufgebracht wird. Der Elektrodenfilm wird dann zur Bildung einer Mehrzahl von Anschlußelektroden einem Ätzvorgang ausgesetzt, wobei diese Anschlußelektroden eine im wesentlichen C-förmige und die seitlichen Endflächen des Substratmaterials bedecken. Dann wird das Widerstandselement zur Bildung eines vorbestimmten Musters von Widerstandselementen einem Ätzvorgang ausgesetzt. Schließlich wird das Substratmaterial in eine Mehrzahl von Chip-förmigen Substrat- Einheiten aufgeteilt, um die Widerstände in Chip-Form zu bilden.
Die Erfindung bezieht sich auf eine Widerstandsanordnung mit einer Mehrzahl der erfindungsgemäßen Widerstände in Chip-Form, die auf einer Grundplatte in vorbestimmter Position zueinander angeordnet sind.
Die vorliegende Erfindung hat folgende Vorteile:
Es wird ein Widerstand in Chip-Form vorgeschlagen, dessen Anschlußelektroden in Dünnfilmtechnik hergestellt werden können. Der erfindungsgemäße Widerstand weist eine endgültige Form und endgültige Dimension mit hoher Präzision auf. Der erfindungsgemäße Widerstand in Chip-Form enthält einen Widerstandsfilm mit geringer Variation des Widerstandes, dessen Temperatur- und Hochfrequenz-Charakteristik deutlich verbessert sind. Der erfindungsgemäße Widerstand weist Anschlußelektroden auf, die einen hohen Widerstand gegen Ablösen und Hitzeeinwirkungen aufweisen, so daß eine gute Widerstandsfähigkeit beim Einlöten gegeben ist. Eine Widerstandsanordnung mit einer Mehrzahl der erfindungsgemäßen Widerstände in Chip-Form kann vorgesehen werden, deren Betriebsdaten eine hohe Zuverlässigkeit aufweisen.
Der erfindungsgemäße Widerstand in Chip-Form kann nach einem Verfahren hergestellt werden, nach dem die Bildung eines Chip-Widerstandes mit Anschlußelektroden in Dünnfilmtechnik hergestellt werden kann. Bei einem solchen Herstellprozeß kann der Widerstand in Chip-Form mit Anschlußelektroden ausgerüstet werden, ohne das Substratmaterial aufzuteilen.
Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezug auf die beigefügten Zeichnungen näher erläutert. Hierbei zeigen gleiche Bezugszeichen ähnliche oder gleiche Teile in den verschiedenen Ausführungsbeispielen an.
Es zeigen:
Fig. 1 eine Vorderansicht einer Ausführungsform des erfindungsgemäßen Widerstandes in Chip-Form;
Fig. 2 bis 6 die einzelnen Schritte eines Verfahrens zur Herstellung des Widerstandes in Chip-Form nach Fig. 1, wobei Fig. 2 eine perspektivische Ansicht eines gelochten, isolierenden Substratmaterials, Fig. 3 eine perspektivische Ansicht der Bildung von Widerstandsfilmen, Fig. 4 eine perspektivische Ansicht der Bildung von Anschlußelektroden, Fig. 5 das Aufbringen einer ersten Schutzschicht in Vorderansicht und Fig. 6 in perspektivischer Ansicht eine Widerstandsanordnung zeigt;
Fig. 7 eine Vorderansicht einer anderen Ausführungsform des erfindungsgemäßen Widerstandes in Chip-Form; und
Fig. 8 bis 15 Verfahrensschritte zur Herstellung eines Widerstandes in Chip-Form nach Fig. 7, wobei Fig. 8 eine schematische Ansicht des Schrittes zur Herstellung eines stabförmigen, isolierenden Substratmaterials, Fig. 9 eine perspektivische Ansicht eines stabförmigen, isolierenden Substratmaterials aus dem Schritt nach Fig. 8, Fig. 10 eine schematische Ansicht eines Schrittes zur Bildung eines Widerstandselementes auf dem stabförmigen, isolierenden Substratmaterial nach Fig. 9, Fig. 11 eine schematische Vorderansicht des stabförmigen, isolierenden Substratmaterials nach Fig. 10 mit einem darauf gebildeten Widerstandselement, Fig. 12 eine schematische Ansicht des stabförmigen, isolierenden Substratmaterials nach Fig. 11 mit einem darauf gebildeten Elektrodenfilm,Fig. 13 eine schematische Ansicht des stabförmigen, isolierenden Substratmaterials nach Fig. 12 mit einer aufgebrachten Schutzschicht, Fig. 14 eine schematische Ansicht des stabförmigen, isolierenden Substrates nach Fig. 13 nach erfolgtem Ätzvorgang, und Fig. 15 eine perspektivische Ansicht zeigt, wie das stabförmige, isolierende Substratmaterial nach Fig. 14 zerteilt wird.
Fig. 1 zeigt eine Ausführungsform eines Widerstandes in Chip-Form, der durch das allgemeine Bezugszeichen 10 bezeichnet ist. Er enthält ein Chip-förmiges, isolierendes Substrat 12 aus geeignetem isolierendem Material wie z. B. Aluminiumoxyd oder dergleichen, auf dessen oberer Oberfläche ein Widerstandsfilm oder Widerstandselement 14 aus RuO2 oder dergleichen gebildet ist. In dem dargestellten Ausführungsbeispiel ist der Widerstandsfilm 14 auf dem Substrat in Dickfilmtechnik aufgebracht, und zwar durch ein Siebdruckverfahren oder dergleichen. Der Widerstand in Chip-Form 10 weist außerdem eine Anschlußelektrode 16 an jeder der beiden seitlichen Endflächen des isolierenden Substrats 12 auf, wobei diese Anschlußelektrode in Dünnfilmtechnik aufgebracht ist, z. B. durch Sputtern, Ionen-Plattierung, P-CVD oder dergleichen. In dem dargestellten Ausführungsbeispiel bestehen die Anschlußelektroden 16 jeweils aus drei Metallschichten, und zwar einer unteren Schicht 18 a, einer mittleren Schicht 18 b und einer oberen Schicht 18 c, die in dieser Reihenfolge jeweils übereinanderliegen. Die Anschlußelektrode 16 hat eine im wesentlichen C-förmige Gestalt, umfaßt die seitliche Endfläche und ist mit Widerstandselement 14 verbunden. Die untere Schicht 18 a kann aus einem Metall bestehen, das gute Adhäsionseigenschaften auf dem Widerstandsfilm 14 aus RuO2 hat, z. B. einem Metall wie Cr, Ti, Ni-Cr-Legierung mit 30 Gewichtsprozenten Cr oder mehr. Die mittlere Schicht 18 b kann aus einem Metall gebildet sein, das gute Widerstandseigenschaften gegen den Lötvorgang hat, z. B. ein Metall wie Ni, Ni-Cr- Legierung, Ag-Ni-Legierung, Sn-Ni-Legierung. Die obere Schicht 18 c kann aus einem Metall bestehen, das gute Löteigenschaften hat, wie z. B. ein Metall Ag, Pb-Sn-Legierung, Sn oder dergleichen. Im vorliegenden Ausführungsbeispiel bestehen die Schichten 18 a, 18 b und 18 c aus Cr, Ni bzw. Ag. Zusätzlich enthält der Widerstand in Chip-Form der vorliegenden Ausführung eine erste Schutzschicht 20, die auf die Oberfläche des Widerstandsfilms 14 aufgebracht ist und aus einem Kunstharz besteht. Darüber hinaus ist eine zweite Schutzschicht 22 über der Schutzschicht 20 gebildet und besteht aus Kunstharz oder Glas. Diese Schichtschichten schützen den Widerstandsfilm 14.
Nachfolgend soll die Herstellung des vorstehend beschriebenen Widerstandes in Chip-Form anhand der Fig. 2 bis 6 beschrieben werden.
Zuerst wird ein plattenförmiges, isolierendes Substratmaterial 24 bereitgestellt, in dem eine Mehrzahl von schlitzförmigen Aussparungen 26 angeordnet ist, die parallel zueinander in bestimmten Abständen angeordnet sind. Das Substratmaterial 24 wird durch die Aussparungen 26 in eine Mehrzahl von stabförmigen Abschnitten 28 eingeteilt. Dann wird das Substratmaterial 24 einer Oberflächenbehandlung unterzogen, um die Oberflächen zu reinigen. Dieses plattenförmige Substratmaterial ist in Fig. 2 gezeigt.
Wie dann in Fig. 3 zu sehen ist, werden auf jeden der stabförmigen Abschnitte 28 Widerstandselemente 14 aus RuO2 in bestimmten Abständen durch Dickfilmtechnik gebildet. Insbesondere wird RuO2 enthaltende Widerstandspaste auf jede der stabförmigen Abschnitte 28 in bestimmten Abständen durch Siebdruck aufgebracht und dann einem Trocken- und Brennvorgang unterworfen, um die Widerstandsfilme 14 zu bilden. Die Brenntemperatur liegt z. B. bei 850°C.
Anschließend werden, wie in Fig. 4 und 5 gezeigt, die Anschlußelektroden 16 an den seitlichen Endflächen jeder der stabförmigen Abschnitte 28 in vorbestimmten Abständen durch Aufbringen der Metallschichten 18 a, 18 b und 18 c aus CR, Ni bzw. Ag in der entsprechenden Reihenfolge an den seitlichen Endflächen in Dünnfilmtechnik gebildet, wie z. B. durch Sputtern, Ionen-Plattierung, P-CVD oder dergleichen. Jeder der Metallschichten 18 a, 18 b und 18 c (siehe Fig. 5) hat eine im wesentlichen C-förmige Gestalt, so daß die seitlichen Endflächen des stabförmigen Abschnittes 28 umschlossen werden. Ein oberes Ende davon deckt ein Ende des Widerstandfilms 14 ab und ein unteres Ende davon erreicht einen Teil einer unteren Oberfläche des stabförmigen Abschnittes 28. Hieraus geht also hervor, daß die Anschlußelektrode 16 in einem trockenen Verfahren bei niedriger Temperatur gebildet wird. Anschließend wird die erste Schutzschicht 20 auf der offenen Oberfläche des Widerstandsfilms 14 aufgebracht.
Danach wird das mit dem Widerstandsfilm 14 und den Anschlußelektroden 16 versehene gelochte Substratmaterial 24 auf eine Grundplatte 30 aufgeklebt (siehe Fig. 6), und jeder der stabförmigen Abschnitte 28 wird in Chip-förmige Substrat- Einheiten eingeteilt, um die Widerstände 10 in Chip-Form zu bilden. Es entsteht somit eine Widerstandsanordnung 32 in Chip-Form, die eine Mehrzahl von Widerständen 10 in vorbestimmten Abständen in Querrichtung zur Fig. 6 enthält. Die Chip-förmigen Widerstände 10 werden in der Widerstandsanordnung 32 in ihren Widerstandswerten justiert, und anschließend wird die zweite Schutzschicht 22 auf jeden der Widerstände 10 in Chip-Form aufgebracht. Die so präparierten Widerstände können in dieser Anordnung an die Kunden ausgeliefert werden. Zum Montieren der Chip-förmigen Widerstände auf eine gedruckte Schaltungsplatine werden die Widerstände von der Grundplatte 30 entfernt und voneinander getrennt und anschließend in ein Magazin oder ein Trägerband gegeben.
Wie aus der vorstehenden Erläuterung in Verbindung mit dem dargestellten Ausführungsbeispiel hervorgeht, sind die Anschlußelektroden in den seitlichen Endflächen des Substrats in Dünnfilmtechnik angebracht, umschließen die seitlichen Endflächen und sind elektrisch mit dem Widerstandselement oder dem in Dickfilmtechnik aufgebrachten Film verbunden. Ein solcher Aufbau wie in dem dargestellten Ausführungsbeispiel erlaubt es nicht nur, daß das Endprodukt eine Struktur und Dimensionen mit hoher Genauigkeit aufweist, wodurch die Widerstandsgenauigkeit aufgrund des trockenen Verfahrens bei niedriger Temperatur erhöht ist, sondern darüber hinaus zeigt das Produkt eine hohe Zuverlässigkeit, weil es nicht nötig ist, das Chip in eine alkalische Plattierlösung oder -säure einzutauchen. Der Widerstand in Chip-Form gemäß diesem Ausführungsbeispiel kann auf einfache Weise hergestellt werden, weil ein Aufteilen des Substratmaterials in einzelne Substrate durchgeführt werden kann.
Fig. 7 zeigt eine andere Ausführungsform eines Widerstandes in Chip-Form gemäß der vorliegenden Erfindung. Ein Widerstand 10 in Chip-Form enthält ein isolierendes Substrat 12 und einen auf diesem angeordneten Widerstandsfilm 14. Der Widerstandsfilm 14 erstreckt sich über einen Teil einer unteren Oberfläche, beide seitlichen Endflächen und die obere Oberfläche des Substrats 12. Das Substrat 12 kann aus Aluminiumoxid oder dergleichen bestehen wie in der Ausführungsform nach Fig. 1. In dem dargestellten Ausführungsbeispiel wird der Widerstandsfilm 14 in Dünnfilmtechnik aufgebracht, wie z. B. durch Aufbringung im Vakuum, Sputtern, Ionen-Plattierung oder dergleichen. Der Widerstand 10 enthält ebenfalls eine Anschlußelektrode 16, die aus einem an jeder der seitlichen Endflächen des Substrats 12 aufgebrachten Film besteht. Die Anschlußelektrode 16 wird hierbei ebenfalls, wie oben beschrieben, in Dünnfilmtechnik aufgebracht. Im dargestellten Ausführungsbeispiel enthält die Anschlußelektrode 16 nur einen einschichtigen Film. Auf der außenliegenden Oberfläche des Widerstandsfilms 14 ist eine Schutzschicht 34 aufgebracht, die aus Kunstharz oder Glas besteht und dem Schutz des Widerstandsfilms 14 dient.
Nachfolgend soll nun die Herstellung des Widerstandes 10 in Chip-Form nach Fig. 7 anhand der Fig. 8 bis 15 beschrieben werden.
Wie Fig. 8 zeigt, wird zuerst eine breite Platte aus Isoliermaterial, z. B. aus Aluminiumoxyd oder dergleichen, in eine Mehrzahl von stabförmigen Substratmaterialen 36 geteilt, und zwar mittels eines Trennblattes 38. Das Trennblatt hat an seiner Spitze vorzugsweise eine abgerundete Form, um auf diese Weise abgerundete obere Kanten des stabförmigen Substratmaterials 36 zu erhalten (siehe Fig. 8 und 9). Wären die Kanten spitz, so könnte eine für ein nachfolgendes Ätzverfahren aufgebrachte Resistschicht brechen. Die Bildung von abgerundeten Kanten 40 verhindert eine solche Beschädigung der Resistschicht. Es ist jedoch auch möglich, solche abgerundeten Kanten in einem Extrusionsverfahren herzustellen. Es können Kanten des Substratmaterials 36 abgerundet sein.
Wie dann Fig. 10 zeigt, wird das stabförmige Substratmaterial 36 umgedreht und auf der unteren Oberfläche 44 des Substratmaterials 36 wird eine Maske 42 angeordnet. Ein Metall mit hohem Widerstand, wie z. B. eine Ni-Cr-Legierung, wird dann von einem Tiegel 46 aus auf einer Oberfläche des Substratmaterials 36 ausgedampft, ausgenommen jedoch die Fläche, die durch die Maske 42 abgedeckt ist. Das Aufdampfen erfolgt z. B. durch ein Vakuumverfahren, durch Sputtern, Ionen-Plattierung oder dergleichen. Auf diese Weise wird ein Widerstandsfilm 47 gebildet, der nicht nur die obere Oberfläche 48 und beide seitlichen Endflächen 50 des Substratmaterials 36 abdeckt, sondern sich darüber hinaus auf einen Teil der unteren Oberfläche 44 erstreckt, die an die seitlichen Endflächen 50 des Substratmaterials 36 angrenzt (siehe Fig. 11). Die Adhäsion des Widerstandsfilms 14 hängt teilweise von der Zusammensetzung des Metalls des Filmes ab. Wird für den Film 14 eine Ni-Cr- Legierung verwendet, so enthält diese vorzugsweise 30 oder mehr Gewichtsprozente Cr.
Danach wird, wie in Fig. 12 gezeigt, auf den Widerstandsfilm 47 in Dünnfilmtechnik ein Elektrodenfilm 52 aufgebracht. Der Elektrodenfilm 52 kann aus Kupfer, einer Kupferlegierung oder dergleichen bestehen. Die Bildung des Films 52 kann im wesentlichen in der gleichen Weise ausgeführt werden wie die Bildung des Widerstandsfilms 47.
Anschließend wird, wie in Fig. 13 gezeigt, das stabförmige Substratmaterial 36 auf eine flache Grundplatte 54 gelegt und auf jede der seitlichen Endflächen 50 eine Resistschicht aufgebracht, um diese zu umschließen. Dann wird ein nicht benötigter Teil des Elektrodenfilms 52, der nicht durch die Restistschicht 56 abgedeckt ist, durch einen Ätzvorgang entfernt, so daß die Anschlußelektrode 16 mit im wesentlichen C-förmiger Form an jeder der seitlichen Endflächen 50 und den danebenliegenden Teilen gebildet wird, siehe Fig. 14. Danach werden nicht erforderliche Teile des Widerstandsfilms 47 auf ähnliche Weise durch Ätzen entfernt, so daß eine Mehrzahl von Widerstandsfilmen 14 entsteht, von denen jeder einen vorbestimmten Widerstand und ein vorbestimmtes Muster aufweist, wie Fig. 15 zeigt.
Schließlich wird das stabförmige Substratmaterial 36 in eine Mehrzahl von Substrat-Einheiten 12 zerteilt, und zwar entsprechend den gestrichelten Linien in Fig. 15. Danach wird die Schutzschicht 34 auf jedes der Substrate 12 aufgebracht, so daß eine Mehrzahl von Widerständen 10 in Chip-Form entsprechend der Fig. 7 entsteht. Ein solcher Chip-Widerstand enthält das isolierende Substrat 12, den Widerstandsfilm 14, der sich über das Substrat 12 in Dünnfilmtechnik zusammenhängend erstreckt, um einen Teil der unteren Oberfläche des Substrats, die obere Oberfläche und die seitlichen Endflächen bedeckt, und auf dem Widerstandfilm 14 sind in Dünnfilmtechnik die Anschlußkelektroden 16 aufgebracht und bedecken beide seitlichen Endflächen des Substrates 12.
In der Ausführungsform nach Fig. 7 wird stabförmiges Substratmaterial benutzt. Es ist jedoch auch schon möglich, gelochtes Substratmaterial, wie in Fig. 2 gezeigt, für diese Ausführungsform zu verwenden. In einem solchen Fall wird ein stabförmiger Abschnitt 28 zwischen zwei nebeneinanderliegenden Aussparungen 26 den Behandlungsschritten nach den Fig. 10 bis 15 unterworfen und dann zerteilt, um die Chip-Widerstände zu erhalten.
Wie aus der vorstehenden Beschreibung hervorgeht, kann der Chip-Widerstand der Ausführungsform nach Fig. 7 mit hoher Widerstandsgenauigkeit und ausgezeichneten Temperatur- und Hochfrequenz-Charakteristik hergestellt werden, da der Widerstandsfilm in Dünnfilmtechnik gebildet wird. Ein solcher Chip-Widerstand kann deshalb mit großem Erfolg als Bauelement für Mikrowellensender, Video-Geräte, Büromaschinen oder dergleichen verwendet werden. Außerdem ist der Chip-Widerstand derart aufgebaut, daß der Widerstandsfilm sich bis auf die untere Oberfläche des Substrats erstreckt. Dies hat zur Folge, daß der Widerstandsfilm fester mit dem Substrat verbunden ist, so daß die Anschlußelektroden eine bessere Widerstandsfähigkeit gegen Ablösen und beim Lötvorgang aufweisen. Außerdem werden die Anschlußelektroden in Dünnfilmtechnik aufgebracht, so daß der Chip-Widerstand eine Struktur und Dimensionen mit hoher Genauigkeit aufweist. Dies ist besonders wichtig bei der automatischen Bestückung von gedruckten Schaltungsplatinen mit solchen Chip-Widerständen. Der Chip-Widerstand der dargestellten Ausführungsform ist für Massenfertigung bei niedrigen Herstellkosten geeignet.

Claims (13)

1. Widerstand in Chip-Form, mit einem Chip-ähnlichen Substrat (12) aus Isoliermaterial, mit mindestens einem Widerstandselement (14) auf mindestens einer der Oberflächen des Substrats (12) und mit in Dünnfilmtechnik aufgebrachten Anschlußelektroden (16) aus Metallfilm an den seitlichen Endflächen (50) des Substrats (12), welche Anschlußelektroden (16) im wesentlichen C-förmig ausgebildet sind, die zugeordnete Endfläche (50) umfassen und an das Widerstandselement (14) angeschlossen sind.
2. Widerstand nach Anspruch 1, dadurch gekennzeichnet, daß das Widerstandselement (14) aus einem in Dickfilmtechnik aufgebrachten Dickfilm-Widerstand besteht.
3. Widerstand nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Widerstandselement (14) auf der oberen Oberfläche (48) des Substrats (12) angeordnet ist.
4. Widerstand nach Anspruch 1, dadurch gekennzeichnet, daß das Widerstandselement (14) aus einem in Dünnfilmtechnik aufgebrachten Dünnfilm- Widerstand besteht.
5. Widerstand nach Anspruch 4, dadurch gekennzeichnet, daß der Dünnfilm-Widerstand (14) sich von der oberen Oberfläche (48) über die zwei seitlichen Endflächen (50) und einen Teil der unteren Oberfläche (44) des Substrats (12) erstreckt.
6. Widerstand nach Anspruch 2, dadurch gekennzeichnet, daß die Anschlußelektroden (16) aus einem Dreischichten-Film (18 a, 18 b, 18 c) bestehen.
7. Widerstand nach Anspruch 6, dadurch gekennzeichnet, daß die Anschlußelektroden (16) aus einer unteren Metallschicht (18 a) mit guten Adhäsionseigenschaften auf dem Widerstandselement (14), aus einer mittleren Metallschicht (18 b)mit gegen Lötvorgängen widerstandsfähigen Eigenschaften und aus einer oberen Metallschicht (18 c) mit guten Löteigenschaften bestehen.
8. Widerstand nach Anspruch 4, dadurch gekennzeichnet, daß die Anschlußelektroden (16) aus einer einzigen Filmschicht bestehen.
9. Verfahren zum Herstellen eines Widerstandes in Chip-Form, insbesondere nach einem oder mehreren der Ansprüche 1 bis 8, gekennzeichnet durch folgende Verfahrensschritte:
Bereitstellen von gelochtem, isolierendem Substratmaterial (24), in dem eine Mehrzahl von schlitzförmigen Aussparungen (26) angeordnet ist, die in bestimmten Abständen parallel zueinander verlaufen und zwischen sich eine Mehrzahl von stabförmig und integral ineinander übergehenden Abschnitten (28) bilden;
Aufbringen eines Widerstandselementes (14) an bestimmten Positionen der oberen Oberfläche jeder der stabförmigen Abschnitte (28) des Substratmaterials (24) in Dickfilmtechnik;
Aufbringen von Anschlußelektroden (16) in Dünnfilmtechnik an den seitlichen Endflächen jeder der stabförmigen Abschnitte (28) des Substratmaterials (24) in positionsgerechter Zuordnung zu den einzelnen Widerstandselementen (14), wobei die Anschlußelektroden (16) im wesentlichen C-förmig ausgebildet sind, die zugeordnete seitliche Endfläche umfassen und an das Widerstandselement (14) angeschlossen werden;
Abtrennen der stabförmigen Abschnitte (28) voneinander;
und Aufteilen jedes der abgetrennten stabförmigen Abschnitte (28) in Chip-förmige Substrat-Einheiten zur Herstellung von Widerständen (10) in Chip-Form.
10. Verfahren zum Herstellen eines Widerstandes in Chip-Form, insbesondere nach einem oder mehreren der Ansprüche 1 bis 8, gekennzeichnet durch folgende Verfahrensschritte:
Aufbringen eines Widerstandselementes (14) in Dünnfilmtechnik auf ein isolierendes Substratmaterial (24), welches Widerstandselemente (14) die obere Oberfläche (48), beide seitlichen Endflächen (50) und einen Teil der unteren Oberfläche (44) des Substratmaterials (24) durchgehend bedeckt;
Aufbringen eines Elektrodenfilms (52) in Dünnfilmtechnik auf das Widerstandselement (14);
Ätzen des Elektrodenfilms (52) zur Bildung von Anschlußelektroden (16), die eine im wesentlichen C-förmige Form aufweisen und die seitlichen Endflächen (50) bedecken;
Ätzen des Widerstandselementes (14) zur Bildung eines vorbestimmten Musters von Widerstandselementen;
und Aufteilen des Substratmaterials (24) in eine Mehrzahl von Chip-förmigen Substrat-Einheiten zur Herstellung von Widerständen (10) in Chip-Form.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß das isolierende Substratmaterial (24) in eine stabförmige Form gebracht wird.
12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß das isolierende Substratmaterial (24) gelochtes Substratmaterial ist.
13. Anordnung von mehreren Widerständen (10) in Chip-Form nach einem oder mehreren der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß auf einer Grundplatte (54) eine Mehrzahl von Widerständen (10) in Chip-Form in vorbestimmter Position zueinander angeordnet ist; und das jeder der Widerstände (10) aus einem Chip-förmigen isolierendem Substrat (12), einem auf der oberen Oberfläche (48) des Substrats in Dickfilmtechnik aufgebrachten Widerstandselement (14) und Anschlußelektroden (16) aus Metallfilm besteht, die an jeder der seitlichen Endflächen (50) des Substrats (12) in Dünnfilmtechnik aufgebracht sind, eine im wesentlichen C-förmige Form aufweisen, die zugehörige seitliche Endfläche (50) bedecken und mit dem Widerstandselement (14) verbunden sind.
DE3705279A 1986-02-21 1987-02-19 Verfahren zur Herstellung von Widerständen in Chip-Form Expired - Fee Related DE3705279C2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP61036627A JPS62195101A (ja) 1986-02-21 1986-02-21 チップ抵抗器の製造方法
JP61044090A JPS62202504A (ja) 1986-03-03 1986-03-03 チツプ抵抗器の製造方法
JP62004473A JPS63172401A (ja) 1987-01-12 1987-01-12 チツプ抵抗器、その集合体及びチツプ抵抗器の製造方法

Publications (2)

Publication Number Publication Date
DE3705279A1 true DE3705279A1 (de) 1987-08-27
DE3705279C2 DE3705279C2 (de) 1994-11-10

Family

ID=27276296

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3705279A Expired - Fee Related DE3705279C2 (de) 1986-02-21 1987-02-19 Verfahren zur Herstellung von Widerständen in Chip-Form

Country Status (8)

Country Link
US (1) US4792781A (de)
KR (1) KR910000969B1 (de)
CA (1) CA1272769A (de)
DE (1) DE3705279C2 (de)
FR (1) FR2595000B1 (de)
GB (1) GB2187598B (de)
HK (1) HK106491A (de)
SG (1) SG92691G (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4339551C1 (de) * 1993-11-19 1994-10-13 Heusler Isabellenhuette Widerstand in SMD-Bauweise und Verfahren zu seiner Herstellung sowie Leiterplatte mit solchem Widerstand
US5916395A (en) * 1994-07-05 1999-06-29 Murata Manufacturing Co., Ltd. Method for fabricating ceramic electronic parts
DE4310288B4 (de) * 1992-03-30 2005-11-10 Vishay Dale Electronics, Inc. (n.d.Ges.d. Staates Delaware), Columbus Oberflächenmontierbarer Widerstand
WO2008055582A1 (de) * 2006-12-20 2008-05-15 Isabellenhütte Heusler Gmbh & Co. Kg Widerstand, insbesondere smd-widerstand, und zugehöriges herstellungsverfahren

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03129701A (ja) * 1989-09-19 1991-06-03 Mitsubishi Electric Corp 抵抗体装置
FR2653588B1 (fr) * 1989-10-20 1992-02-07 Electro Resistance Resistance electrique sous forme de puce a montage de surface et son procede de fabrication.
DE4143217A1 (de) * 1991-01-18 1992-07-23 Tech Wissenschaftliche Ges Thi Chipwiderstand und chip-leiterbahnbruecke in duennschichttechnik und verfahren zu deren herstellung
US5179366A (en) * 1991-06-24 1993-01-12 Motorola, Inc. End terminated high power chip resistor assembly
JPH05275162A (ja) * 1992-03-26 1993-10-22 Rohm Co Ltd ライン型加熱体
JP3294331B2 (ja) * 1992-08-28 2002-06-24 ローム株式会社 チップ抵抗器及びその製造方法
JPH0722222A (ja) * 1993-06-30 1995-01-24 Rohm Co Ltd チップ型電子部品
US5379017A (en) * 1993-10-25 1995-01-03 Rohm Co., Ltd. Square chip resistor
US5680092A (en) * 1993-11-11 1997-10-21 Matsushita Electric Industrial Co., Ltd. Chip resistor and method for producing the same
US5790008A (en) * 1994-05-27 1998-08-04 Littlefuse, Inc. Surface-mounted fuse device with conductive terminal pad layers and groove on side surfaces
US5552757A (en) * 1994-05-27 1996-09-03 Littelfuse, Inc. Surface-mounted fuse device
US5974661A (en) * 1994-05-27 1999-11-02 Littelfuse, Inc. Method of manufacturing a surface-mountable device for protection against electrostatic damage to electronic components
GB2316541B (en) * 1994-06-09 1998-11-18 Chipscale Inc Resistor fabrication
JPH10508430A (ja) * 1994-06-09 1998-08-18 チップスケール・インコーポレーテッド 抵抗器の製造
JP3082575B2 (ja) * 1994-07-05 2000-08-28 株式会社村田製作所 セラミック電子部品の製造方法
DE4429794C1 (de) * 1994-08-23 1996-02-29 Fraunhofer Ges Forschung Verfahren zum Herstellen von Chip-Widerständen
US5929746A (en) * 1995-10-13 1999-07-27 International Resistive Company, Inc. Surface mounted thin film voltage divider
US5649350A (en) * 1995-10-18 1997-07-22 Ericsson Inc. Method of mass producing printed circuit antennas
US5884391A (en) * 1996-01-22 1999-03-23 Littelfuse, Inc. Process for manufacturing an electrical device comprising a PTC element
US5699607A (en) * 1996-01-22 1997-12-23 Littelfuse, Inc. Process for manufacturing an electrical device comprising a PTC element
US5907272A (en) * 1996-01-22 1999-05-25 Littelfuse, Inc. Surface mountable electrical device comprising a PTC element and a fusible link
KR100302677B1 (ko) * 1996-06-26 2001-11-22 사토 게니치로 칩저항기및그제조방법
TW373197B (en) * 1997-05-14 1999-11-01 Murata Manufacturing Co Electronic device having electric wires and the manufacturing method thereof
US5896081A (en) * 1997-06-10 1999-04-20 Cyntec Company Resistance temperature detector (RTD) formed with a surface-mount-device (SMD) structure
JP3532926B2 (ja) * 1997-06-16 2004-05-31 松下電器産業株式会社 抵抗配線基板およびその製造方法
EP1018750A4 (de) * 1997-07-03 2008-02-27 Matsushita Electric Ind Co Ltd Widerstand und sein herstellungsverfahren
JPH11176642A (ja) * 1997-12-08 1999-07-02 Taiyo Yuden Co Ltd 電子部品とその製造方法
TW424245B (en) * 1998-01-08 2001-03-01 Matsushita Electric Ind Co Ltd Resistor and its manufacturing method
US6171921B1 (en) * 1998-06-05 2001-01-09 Motorola, Inc. Method for forming a thick-film resistor and thick-film resistor formed thereby
JP2000164402A (ja) * 1998-11-27 2000-06-16 Rohm Co Ltd チップ抵抗器の構造
JP4722318B2 (ja) * 2000-06-05 2011-07-13 ローム株式会社 チップ抵抗器
JP2002025802A (ja) * 2000-07-10 2002-01-25 Rohm Co Ltd チップ抵抗器
US6609292B2 (en) * 2000-08-10 2003-08-26 Rohm Co., Ltd. Method of making chip resistor
KR100501559B1 (ko) * 2000-08-30 2005-07-18 마쯔시다덴기산교 가부시키가이샤 저항기 및 그 제조 방법
JP2002260901A (ja) * 2001-03-01 2002-09-13 Matsushita Electric Ind Co Ltd 抵抗器
DE10297040T5 (de) * 2001-07-10 2004-08-05 Littelfuse, Inc., Des Plaines Elektrostatische Entladungsgerät für Netzwerksysteme
US7034652B2 (en) * 2001-07-10 2006-04-25 Littlefuse, Inc. Electrostatic discharge multifunction resistor
GB0122752D0 (en) * 2001-09-21 2001-11-14 Koninkl Philips Electronics Nv A micromechanical switch and method of manufacturing the same
JP3846312B2 (ja) 2002-01-15 2006-11-15 松下電器産業株式会社 多連チップ抵抗器の製造方法
US6878004B2 (en) * 2002-03-04 2005-04-12 Littelfuse, Inc. Multi-element fuse array
US7132922B2 (en) 2002-04-08 2006-11-07 Littelfuse, Inc. Direct application voltage variable material, components thereof and devices employing same
US7183891B2 (en) 2002-04-08 2007-02-27 Littelfuse, Inc. Direct application voltage variable material, devices employing same and methods of manufacturing such devices
US7202770B2 (en) 2002-04-08 2007-04-10 Littelfuse, Inc. Voltage variable material for direct application and devices employing same
CN100408382C (zh) * 2003-11-26 2008-08-06 力特保险丝有限公司 交通工具电气保护装置及利用该装置的系统
JP4358664B2 (ja) * 2004-03-24 2009-11-04 ローム株式会社 チップ抵抗器およびその製造方法
JP5225598B2 (ja) * 2007-03-19 2013-07-03 コーア株式会社 電子部品およびその製造法
US7983024B2 (en) 2007-04-24 2011-07-19 Littelfuse, Inc. Fuse card system for automotive circuit protection
JP4498433B2 (ja) * 2008-06-05 2010-07-07 北陸電気工業株式会社 チップ状電気部品及びその製造方法
TWI473121B (zh) * 2010-07-02 2015-02-11 Viking Tech Corp The method of alloy resistor
JP2013153129A (ja) 2011-09-29 2013-08-08 Rohm Co Ltd チップ抵抗器および抵抗回路網を有する電子機器
JP6227877B2 (ja) * 2013-02-26 2017-11-08 ローム株式会社 チップ抵抗器、およびチップ抵抗器の製造方法
KR20150119746A (ko) * 2014-04-16 2015-10-26 에스케이하이닉스 주식회사 반도체 장치, 레지스터 및 그 제조 방법
JP6258116B2 (ja) * 2014-04-25 2018-01-10 Koa株式会社 抵抗器の製造方法
EP3499552A1 (de) * 2017-12-14 2019-06-19 Nexperia B.V. Halbleiterbauelement und verfahren zur herstellung
TWI718971B (zh) * 2020-07-07 2021-02-11 旺詮股份有限公司 大批量產生微型電阻元件的製作方法
CN113113199B (zh) * 2021-04-14 2022-09-06 南京萨特科技发展有限公司 一种大功率合金箔电阻器及制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2927561A1 (de) * 1979-07-07 1981-04-16 Philips Patentverwaltung Gmbh, 2000 Hamburg Passives elektrisches bauelement
DE3104419A1 (de) * 1981-02-09 1982-08-19 Draloric Electronic GmbH, 8672 Selb Verfahren zur herstellung von chipwiderstaenden
DE3148778A1 (de) * 1981-05-21 1982-12-09 Resista Fabrik elektrischer Widerstände GmbH, 8300 Landshut Bauelemente in chip-bauweise und verfahren zu dessen herstellung
DE3234895A1 (de) * 1982-09-21 1984-03-22 Siemens AG, 1000 Berlin und 8000 München Elektrisches bauelement, insbesondere chip-bauelement und verfahren zur herstellung des bauelements
DE3301666A1 (de) * 1983-01-20 1984-07-26 Brown, Boveri & Cie Ag, 6800 Mannheim Verfahren zur herstellung einer mehrschichtigen kontaktmetallisierung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3742120A (en) * 1970-10-28 1973-06-26 Us Navy Single layer self-destruct circuit produced by co-deposition of tungstic oxide and aluminum
JPS5469768A (en) * 1977-11-14 1979-06-05 Nitto Electric Ind Co Printing circuit substrate with resistance
US4278706A (en) * 1977-12-15 1981-07-14 Trx, Inc. Method for making discrete electrical components
NL8500433A (nl) * 1985-02-15 1986-09-01 Philips Nv Chipweerstand en werkwijze voor de vervaardiging ervan.
JPS61210601A (ja) * 1985-03-14 1986-09-18 進工業株式会社 チツプ抵抗器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2927561A1 (de) * 1979-07-07 1981-04-16 Philips Patentverwaltung Gmbh, 2000 Hamburg Passives elektrisches bauelement
DE3104419A1 (de) * 1981-02-09 1982-08-19 Draloric Electronic GmbH, 8672 Selb Verfahren zur herstellung von chipwiderstaenden
DE3148778A1 (de) * 1981-05-21 1982-12-09 Resista Fabrik elektrischer Widerstände GmbH, 8300 Landshut Bauelemente in chip-bauweise und verfahren zu dessen herstellung
DE3234895A1 (de) * 1982-09-21 1984-03-22 Siemens AG, 1000 Berlin und 8000 München Elektrisches bauelement, insbesondere chip-bauelement und verfahren zur herstellung des bauelements
DE3301666A1 (de) * 1983-01-20 1984-07-26 Brown, Boveri & Cie Ag, 6800 Mannheim Verfahren zur herstellung einer mehrschichtigen kontaktmetallisierung

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4310288B4 (de) * 1992-03-30 2005-11-10 Vishay Dale Electronics, Inc. (n.d.Ges.d. Staates Delaware), Columbus Oberflächenmontierbarer Widerstand
DE4339551C1 (de) * 1993-11-19 1994-10-13 Heusler Isabellenhuette Widerstand in SMD-Bauweise und Verfahren zu seiner Herstellung sowie Leiterplatte mit solchem Widerstand
EP0654799A1 (de) * 1993-11-19 1995-05-24 Isabellenhütte Heusler GmbH KG Widerstand in SMD-Bauweise und Verfahren zu seiner Herstellung
US5563572A (en) * 1993-11-19 1996-10-08 Isabellenhutte Heusler Gmbh Kg SMD resistor
US5683566A (en) * 1993-11-19 1997-11-04 Isabellenhutte Heusler Gmbh Kg Method of manufacting an SMD resistor
US5916395A (en) * 1994-07-05 1999-06-29 Murata Manufacturing Co., Ltd. Method for fabricating ceramic electronic parts
WO2008055582A1 (de) * 2006-12-20 2008-05-15 Isabellenhütte Heusler Gmbh & Co. Kg Widerstand, insbesondere smd-widerstand, und zugehöriges herstellungsverfahren
CN101484952B (zh) * 2006-12-20 2011-03-30 伊莎贝尔努特·霍伊斯勒两合公司 电阻器、尤其是smd电阻器以及相关制造方法
US8013713B2 (en) 2006-12-20 2011-09-06 Isabellenhutte Heusler Gmbh & Co. Kg Resistor, particularly SMD resistor, and associated production method

Also Published As

Publication number Publication date
SG92691G (en) 1991-12-13
GB8704141D0 (en) 1987-04-01
DE3705279C2 (de) 1994-11-10
CA1272769A (en) 1990-08-14
KR910000969B1 (ko) 1991-02-19
GB2187598B (en) 1989-02-01
KR870008339A (ko) 1987-09-25
US4792781A (en) 1988-12-20
FR2595000A1 (fr) 1987-08-28
GB2187598A (en) 1987-09-09
HK106491A (en) 1992-01-03
FR2595000B1 (fr) 1992-08-14

Similar Documents

Publication Publication Date Title
DE3705279C2 (de) Verfahren zur Herstellung von Widerständen in Chip-Form
DE112006002516B4 (de) Chip-Widertand und Befestigungsstruktur für einen Chip-Widerstand
DE69005785T2 (de) Elektrischer Widerstand in Chip-Bauweise für Oberflächenbestückung und Verfahren zu seiner Herstellung.
DE69416550T2 (de) Elektronisches Vielschichtbauteil, Verfahren zu seiner Herstellung und Verfahren zur Messung seiner Charakteristiken
DE2810054C2 (de) Elektronische Schaltungsanordnung und Verfahren zu deren Herstellung
DE69808499T2 (de) Widerstand und herstellungsverfahren
DE69902599T2 (de) Widerstand und sein Herstellungsverfahren
DE4118466A1 (de) Temperatursensor
DE4021364A1 (de) Monolithischer keramischer kondensator
EP0046975A2 (de) Elektrisches Netzwerk und Verfahren zu seiner Herstellung
DE3906018A1 (de) Verfahren zum einkapseln von leitern
DE3621667A1 (de) Mit einer mehrzahl von dickfilmen beschichtetes substrat, verfahren zu seiner herstellung und dieses enthaltende vorrichtung
DE112016002156T5 (de) Chip-Widerstand
DE69731592T2 (de) Widerstandschips und Verfahren zu deren Herstellung
DE3722576C2 (de)
DE3148778C2 (de)
EP0017979A1 (de) Elektrisches Netzwerk und Herstellungsverfahren
DE19835443A1 (de) Chip-Thermistor und Verfahren zum Einstellen eines Chip-Thermistors
EP0234487B1 (de) Dünnschichtschaltung und ein Verfahren zu ihrer Herstellung
DE3118342C2 (de) Wärmeaufzeichnungskopf und Verfahren zu seiner Herstellung
DE2553763C3 (de) Verfahren zur Herstellung einer elektronischen Schaltung
DE2146328A1 (de) Leiterplatte
DE1915148B2 (de) Verfahren zur Herstellung metallischer Hocker bei Halbleiteranordnungen
DE2513859C2 (de) Verfahren zum Herstellen eines Kondensator-Widerstands-Netzwerks
DE1965493B2 (de) Schichtmaterial

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: EISENFUEHR, G., DIPL.-ING. SPEISER, D., DIPL.-ING.

8125 Change of the main classification

Ipc: H01C 17/06

8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 3745032

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 3745032

D2 Grant after examination
8363 Opposition against the patent
8365 Fully valid after opposition proceedings
8339 Ceased/non-payment of the annual fee