JP3294331B2 - チップ抵抗器及びその製造方法 - Google Patents
チップ抵抗器及びその製造方法Info
- Publication number
- JP3294331B2 JP3294331B2 JP23037692A JP23037692A JP3294331B2 JP 3294331 B2 JP3294331 B2 JP 3294331B2 JP 23037692 A JP23037692 A JP 23037692A JP 23037692 A JP23037692 A JP 23037692A JP 3294331 B2 JP3294331 B2 JP 3294331B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode film
- insulating substrate
- surface electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims description 125
- 239000000463 material Substances 0.000 claims description 25
- 239000011521 glass Substances 0.000 claims description 6
- 238000005259 measurement Methods 0.000 claims description 4
- 238000007639 printing Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 239000012528 membrane Substances 0.000 claims 1
- 238000007747 plating Methods 0.000 description 10
- 238000005476 soldering Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 238000007650 screen-printing Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 239000007779 soft material Substances 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、チップ抵抗器及びその
製造方法に関するものである。
製造方法に関するものである。
【０００２】
【従来の技術】本願出願人は、特開平４−１０２３０２
号公報において、図１２に示すようになチップ抵抗器３
０を提案した。
号公報において、図１２に示すようになチップ抵抗器３
０を提案した。
【０００３】すなわちこの先願発明におけるチップ抵抗
器３０は、アルミナ製等の絶縁基板３１における上面の
うち当該絶縁基板３１の一端面と他端面との間の部位
に、ガラス等のカバーコート３２で覆われた抵抗膜３３
を形成し、前記絶縁基板３１の上面のうち一端面寄り部
位と他端面寄り部位との各々に、前記抵抗膜３３に導通
する主上面電極膜３４を形成すると共に、主上面電極膜
３４に重なるようにした補助上面電極膜３５を、前記カ
バーコート３２と略同じ高さで且つ絶縁基板３１の横幅
一杯に広がるように形成し、更に、前記絶縁基板３１の
一端面と他端面とに、前記主上面電極膜３４及び補助上
面電極膜３５に導通する端面電極膜３６を形成し、端面
電極膜３６と補助上面電極膜３５の露出部にメッキ処理
を施したものであった。
器３０は、アルミナ製等の絶縁基板３１における上面の
うち当該絶縁基板３１の一端面と他端面との間の部位
に、ガラス等のカバーコート３２で覆われた抵抗膜３３
を形成し、前記絶縁基板３１の上面のうち一端面寄り部
位と他端面寄り部位との各々に、前記抵抗膜３３に導通
する主上面電極膜３４を形成すると共に、主上面電極膜
３４に重なるようにした補助上面電極膜３５を、前記カ
バーコート３２と略同じ高さで且つ絶縁基板３１の横幅
一杯に広がるように形成し、更に、前記絶縁基板３１の
一端面と他端面とに、前記主上面電極膜３４及び補助上
面電極膜３５に導通する端面電極膜３６を形成し、端面
電極膜３６と補助上面電極膜３５の露出部にメッキ処理
を施したものであった。
【０００４】そして、このように、主上面電極膜３４の
箇所に、カバーコート３２と略同じ高さの補助上面電極
膜３５を形成すると、図１２（Ａ）に示すように、自動
装着装置における真空吸着コレットＡにてピックアップ
してチップ抵抗器３０をプリント基板に装着するにおい
て、真空吸着コレットＡとチップ抵抗器３０とが芯ずれ
した状態であっても、真空吸着コレットＡにてチップ抵
抗器３０を確実にピックアップしてプリント基板等に搭
載することができる利点を有する。
箇所に、カバーコート３２と略同じ高さの補助上面電極
膜３５を形成すると、図１２（Ａ）に示すように、自動
装着装置における真空吸着コレットＡにてピックアップ
してチップ抵抗器３０をプリント基板に装着するにおい
て、真空吸着コレットＡとチップ抵抗器３０とが芯ずれ
した状態であっても、真空吸着コレットＡにてチップ抵
抗器３０を確実にピックアップしてプリント基板等に搭
載することができる利点を有する。
【０００５】また、チップ抵抗器３０を裏返した状態で
プリント基板に装着するにおいて、補助上面電極膜３５
を設けていないと、図１２（Ｃ）に示すように、プリン
ト基板Ｂの回路Ｂ１に塗着した半田Ｃにてチップ抵抗器
３０をプリント基板Ｂに装着するにおいて、チップ抵抗
器３０が傾いた状態になって、そのまま一方の端面電極
３６のみが回路Ｂ１に半田付けされてしまうと言う半田
付け不良が発生する場合があるが、先願発明のように、
カバーコート３２と略同じ高さの補助上面電極膜３５を
設けると、図１２（Ｂ）に示すように、チップ抵抗器３
０の一端部と他端部とが共に半田Ｃに重なった状態にな
るため、半田付け不良の発生を確実に防止することがで
きると言う利点も有する。
プリント基板に装着するにおいて、補助上面電極膜３５
を設けていないと、図１２（Ｃ）に示すように、プリン
ト基板Ｂの回路Ｂ１に塗着した半田Ｃにてチップ抵抗器
３０をプリント基板Ｂに装着するにおいて、チップ抵抗
器３０が傾いた状態になって、そのまま一方の端面電極
３６のみが回路Ｂ１に半田付けされてしまうと言う半田
付け不良が発生する場合があるが、先願発明のように、
カバーコート３２と略同じ高さの補助上面電極膜３５を
設けると、図１２（Ｂ）に示すように、チップ抵抗器３
０の一端部と他端部とが共に半田Ｃに重なった状態にな
るため、半田付け不良の発生を確実に防止することがで
きると言う利点も有する。
【０００６】
【発明が解決しようとする課題】ところで、マルチマウ
ント方式の自動装着装置では、運搬及び取扱いの容易性
のため、図１２（Ａ）に二点鎖線で示すように、合成樹
脂等にて形成した断面略矩形のチューブＤを使用してお
り、チューブＤをその開口部が下向きになるようにセッ
トして、チップ抵抗器３０をチューブＤに挿入した後１
個ずつ取り出し、これを真空吸着コレットＡにてピック
アップして、プリント基板Ｂに移動するようにしてい
る。
ント方式の自動装着装置では、運搬及び取扱いの容易性
のため、図１２（Ａ）に二点鎖線で示すように、合成樹
脂等にて形成した断面略矩形のチューブＤを使用してお
り、チューブＤをその開口部が下向きになるようにセッ
トして、チップ抵抗器３０をチューブＤに挿入した後１
個ずつ取り出し、これを真空吸着コレットＡにてピック
アップして、プリント基板Ｂに移動するようにしてい
る。
【０００７】その場合、先願発明では、補助上面電極膜
３５を、絶縁基板３１の横幅一杯に広がるように形成し
ているため、チップ抵抗器３０をチューブＤ内に挿入し
たり、チューブＤからチップ抵抗器３０を取り出したり
するに際して、補助上面電極膜３５の側縁がチューブＤ
の内面に引っ掛かり易く、このため、チューブＤへのチ
ップ抵抗器３０の挿入や、チューブＤからチップ抵抗器
３０を取り出しての自動装着に支障を来すと言う問題が
あった。
３５を、絶縁基板３１の横幅一杯に広がるように形成し
ているため、チップ抵抗器３０をチューブＤ内に挿入し
たり、チューブＤからチップ抵抗器３０を取り出したり
するに際して、補助上面電極膜３５の側縁がチューブＤ
の内面に引っ掛かり易く、このため、チューブＤへのチ
ップ抵抗器３０の挿入や、チューブＤからチップ抵抗器
３０を取り出しての自動装着に支障を来すと言う問題が
あった。
【０００８】特に、補助上面電極膜３５にメッキ層を形
成すると、メッキ処理に際して、補助上面電極膜３５の
側縁の箇所でメッキがバリ状に成長するため、チューブ
Ｄへの出し入れに際しての引っ掛かりが顕著に現われて
いた。
成すると、メッキ処理に際して、補助上面電極膜３５の
側縁の箇所でメッキがバリ状に成長するため、チューブ
Ｄへの出し入れに際しての引っ掛かりが顕著に現われて
いた。
【０００９】本発明は、この問題を解消したチップ抵抗
器、及び、このチップ抵抗器に抵抗値の表示を容易に印
刷できるにようにした製法を提供することを目的とする
ものである。
器、及び、このチップ抵抗器に抵抗値の表示を容易に印
刷できるにようにした製法を提供することを目的とする
ものである。
【００１０】
【課題を解決するための手段】この目的を達成するため
本発明は、「チップ型の絶縁基板における上面のうち当
該絶縁基板の一端面と当該一端面に対向する他端面との
間の部位に、ガラス等のカバーコートで覆われた抵抗膜
を形成し、前記絶縁基板の上面のうち一端面寄り部位と
他端面寄り部位との各々に、前記抵抗膜に導通する主上
面電極膜とこれに重なった補助上面電極膜を、当該補助
上面電極膜が前記カバーコートと略同じ高さとなるよう
に形成し、更に、前記絶縁基板の一端面と他端面とに、
前記主上面電極膜及び補助上面電極膜に導通する端面電
極膜を、前記絶縁基板における横幅一杯に広がるように
形成して成るチップ抵抗器において、前記主上面電極膜
と補助上面電極膜とを、その前記絶縁基板の幅方向に沿
った幅寸法を前記絶縁基板における幅寸法より狭くし、
且つ、その前記絶縁基板の幅方向に沿った両端部を前記
絶縁基板における一端面及び他端面で挟まれる２つの側
面よりも内側に位置させるように構成した。」ものであ
る。
本発明は、「チップ型の絶縁基板における上面のうち当
該絶縁基板の一端面と当該一端面に対向する他端面との
間の部位に、ガラス等のカバーコートで覆われた抵抗膜
を形成し、前記絶縁基板の上面のうち一端面寄り部位と
他端面寄り部位との各々に、前記抵抗膜に導通する主上
面電極膜とこれに重なった補助上面電極膜を、当該補助
上面電極膜が前記カバーコートと略同じ高さとなるよう
に形成し、更に、前記絶縁基板の一端面と他端面とに、
前記主上面電極膜及び補助上面電極膜に導通する端面電
極膜を、前記絶縁基板における横幅一杯に広がるように
形成して成るチップ抵抗器において、前記主上面電極膜
と補助上面電極膜とを、その前記絶縁基板の幅方向に沿
った幅寸法を前記絶縁基板における幅寸法より狭くし、
且つ、その前記絶縁基板の幅方向に沿った両端部を前記
絶縁基板における一端面及び他端面で挟まれる２つの側
面よりも内側に位置させるように構成した。」ものであ
る。
【００１１】
【発明の作用・効果】このように構成すると、チップ抵
抗器を合成樹脂製等のチューブに出し入れするに際し
て、補助上面電極膜の側縁がチューブの内面に引っ掛か
ることはないから、チューブにチップ抵抗器を挿入する
こと、及び、チューブから取り出したチップ抵抗器をプ
リント基板等に自動的に装着することを、至極円滑に行
うことができる。
抗器を合成樹脂製等のチューブに出し入れするに際し
て、補助上面電極膜の側縁がチューブの内面に引っ掛か
ることはないから、チューブにチップ抵抗器を挿入する
こと、及び、チューブから取り出したチップ抵抗器をプ
リント基板等に自動的に装着することを、至極円滑に行
うことができる。
【００１２】ところで、チューブへの挿入及びチューブ
からの取り出しの円滑性の完璧を図るには、絶縁基板の
一端面と他端面とに形成する端面電極膜も、絶縁基板の
幅寸法より狭くすべきであるが、チップ抵抗器をプリン
ト基板等に半田付けする場合、半田は端面電極膜に沿っ
て盛り上がるという形態を呈するので、前記端面電極膜
を絶縁基板の幅寸法より狭くすることは、これだけ半田
の盛り上がりが少なくなり、半田付けの強度が低下する
ことになる。
からの取り出しの円滑性の完璧を図るには、絶縁基板の
一端面と他端面とに形成する端面電極膜も、絶縁基板の
幅寸法より狭くすべきであるが、チップ抵抗器をプリン
ト基板等に半田付けする場合、半田は端面電極膜に沿っ
て盛り上がるという形態を呈するので、前記端面電極膜
を絶縁基板の幅寸法より狭くすることは、これだけ半田
の盛り上がりが少なくなり、半田付けの強度が低下する
ことになる。
【００１３】そこで、本発明においては、前記端面電極
膜は、前記絶縁基板における横幅一杯に広がるように形
成した状態のままにする一方、前記主上面電極膜と補助
上面電極膜とを、その前記絶縁基板の幅方向に沿った幅
寸法を前記絶縁基板における幅寸法より狭くし、且つ、
その前記絶縁基板の幅方向に沿った両端部を前記絶縁基
板における一端面及び他端面で挟まれる２つの側面より
も内側に位置させるように構成したもので、これによ
り、半田付け強度の確保と、チューブへの挿入及びチュ
ーブからの取り出しの円滑性との両方を確実に達成でき
るのである。
膜は、前記絶縁基板における横幅一杯に広がるように形
成した状態のままにする一方、前記主上面電極膜と補助
上面電極膜とを、その前記絶縁基板の幅方向に沿った幅
寸法を前記絶縁基板における幅寸法より狭くし、且つ、
その前記絶縁基板の幅方向に沿った両端部を前記絶縁基
板における一端面及び他端面で挟まれる２つの側面より
も内側に位置させるように構成したもので、これによ
り、半田付け強度の確保と、チューブへの挿入及びチュ
ーブからの取り出しの円滑性との両方を確実に達成でき
るのである。
【００１４】従って本発明によると、主上面電極膜に、
抵抗膜を覆うカバーコートと略同じ高さの補助上面電極
膜を設けたことによる利点、すなわち、自動装着装置に
おける真空吸着コレットによるピックアップの確実性
や、チップ抵抗器をプリント基板等に裏返した状態で装
着するに際しての半田付け不良の防止と言った利点を損
なうことなく、プリント基板へのチップ抵抗器の自動的
な装着を能率良く行うことができる効果を有する。
抵抗膜を覆うカバーコートと略同じ高さの補助上面電極
膜を設けたことによる利点、すなわち、自動装着装置に
おける真空吸着コレットによるピックアップの確実性
や、チップ抵抗器をプリント基板等に裏返した状態で装
着するに際しての半田付け不良の防止と言った利点を損
なうことなく、プリント基板へのチップ抵抗器の自動的
な装着を能率良く行うことができる効果を有する。
【００１５】また、請求項２に記載した本発明の製法に
よると、素材基板をブレークする前において抵抗値の表
示を印刷するものであるから、素材基板を絶縁基板ごと
にブレークした後に抵抗値の表示を印刷する場合に比べ
て、抵抗値の表示を至極容易に且つ表示ミスを生じるこ
となく印刷することができるのであり、また、ダミー基
板を利用してチップ抵抗器１個当たりの抵抗膜の抵抗値
を測定するものであるから、抵抗値測定装置における測
定針の接触による不良品の発生も確実に防止できるので
ある。
よると、素材基板をブレークする前において抵抗値の表
示を印刷するものであるから、素材基板を絶縁基板ごと
にブレークした後に抵抗値の表示を印刷する場合に比べ
て、抵抗値の表示を至極容易に且つ表示ミスを生じるこ
となく印刷することができるのであり、また、ダミー基
板を利用してチップ抵抗器１個当たりの抵抗膜の抵抗値
を測定するものであるから、抵抗値測定装置における測
定針の接触による不良品の発生も確実に防止できるので
ある。
【００１６】ところで、工程途中で抵抗値が極く僅かな
がら変動する場合があることを考慮すると、抵抗値の測
定は、カバーコートや主上面電極膜及び補助上面電極膜
を形成した後に行うのが望ましい。
がら変動する場合があることを考慮すると、抵抗値の測
定は、カバーコートや主上面電極膜及び補助上面電極膜
を形成した後に行うのが望ましい。
【００１７】しかし、前記先願発明のように、補助上面
電極膜を絶縁基板の横幅一杯に広がった構成にすると、
素材基板に補助上面電極膜を形成した状態で、隣接した
絶縁基板における補助上面電極膜が互いに導通するた
め、補助上面電極膜を形成した後には抵抗膜１個当たり
の抵抗値の測定をすることができない。
電極膜を絶縁基板の横幅一杯に広がった構成にすると、
素材基板に補助上面電極膜を形成した状態で、隣接した
絶縁基板における補助上面電極膜が互いに導通するた
め、補助上面電極膜を形成した後には抵抗膜１個当たり
の抵抗値の測定をすることができない。
【００１８】これに対して、チップ抵抗器を本発明の構
造にすると、補助上面電極膜が絶縁基板の横幅よりも幅
狭であることにより、素材基板における各絶縁基板の補
助上面電極膜が互いに分離しているから、補助上面電極
膜を形成した後において抵抗膜１個当たりの抵抗値を測
定することができるのであり、従って、自動装着装置に
よる装着を円滑に行うことができるチップ抵抗器に、抵
抗値の表示を正確に且つ至極容易に印刷することができ
るのである。
造にすると、補助上面電極膜が絶縁基板の横幅よりも幅
狭であることにより、素材基板における各絶縁基板の補
助上面電極膜が互いに分離しているから、補助上面電極
膜を形成した後において抵抗膜１個当たりの抵抗値を測
定することができるのであり、従って、自動装着装置に
よる装着を円滑に行うことができるチップ抵抗器に、抵
抗値の表示を正確に且つ至極容易に印刷することができ
るのである。
【００１９】
【実施例】次に、本発明の実施例を図面（図１〜図３）
に基づいて説明する。
に基づいて説明する。
【００２０】図において符号１は、アルミナ等にて平面
視長方形に形成した絶縁基板２を備えたチップ抵抗器で
あり、前記絶縁基板２の上面のうち当該絶縁基板２の一
端面寄り部位と他端面寄り部位とに、一対の主上面電極
膜３，３を、その前記絶縁基板２の幅方向に沿った幅寸
法を前記絶縁基板２における幅寸法より狭くし、且つ、
その前記絶縁基板２の幅方向に沿った両端部を前記絶縁
基板２の両側面２ａ，２ｂよりも内側に位置させるよう
に形成し、絶縁基板２の上面のうち中央部に、絶縁基板
２の幅寸法よりも幅狭の抵抗膜４を塗着形成している。
視長方形に形成した絶縁基板２を備えたチップ抵抗器で
あり、前記絶縁基板２の上面のうち当該絶縁基板２の一
端面寄り部位と他端面寄り部位とに、一対の主上面電極
膜３，３を、その前記絶縁基板２の幅方向に沿った幅寸
法を前記絶縁基板２における幅寸法より狭くし、且つ、
その前記絶縁基板２の幅方向に沿った両端部を前記絶縁
基板２の両側面２ａ，２ｂよりも内側に位置させるよう
に形成し、絶縁基板２の上面のうち中央部に、絶縁基板
２の幅寸法よりも幅狭の抵抗膜４を塗着形成している。
【００２１】また、前記抵抗膜４の上面には、当該抵抗
膜４と略同じ幅のガラス製等の一次カバーコート５を塗
着して、この一次カバーコート５を覆うようにしたガラ
ス製等の二次カバーコート６を、絶縁基板２の横幅一杯
に広がるようにして塗着形成する一方、前記主上面電極
膜３の上面には、当該主上面電極膜３とほぼ同じ幅寸法
の補助上面電極膜７を、前記二次カバーコート６と略同
じ高さになるように形成する。
膜４と略同じ幅のガラス製等の一次カバーコート５を塗
着して、この一次カバーコート５を覆うようにしたガラ
ス製等の二次カバーコート６を、絶縁基板２の横幅一杯
に広がるようにして塗着形成する一方、前記主上面電極
膜３の上面には、当該主上面電極膜３とほぼ同じ幅寸法
の補助上面電極膜７を、前記二次カバーコート６と略同
じ高さになるように形成する。
【００２２】すなわち、この補助上面電極膜７を、その
前記絶縁基板２の幅方向に沿った幅寸法を前記絶縁基板
２における幅寸法よりも狭くし、且つ、その幅方向の両
端部を絶縁基板２の両側面２ａ，２ａよりも内側に位置
するように構成する。
前記絶縁基板２の幅方向に沿った幅寸法を前記絶縁基板
２における幅寸法よりも狭くし、且つ、その幅方向の両
端部を絶縁基板２の両側面２ａ，２ａよりも内側に位置
するように構成する。
【００２３】絶縁基板２の両端面には、主上面電極膜３
及び補助上面電極膜７に導通する端面電極膜８を、絶縁
基板２の横幅一杯に広がるように形成し、この端面電極
膜８の表面と補助上面電極膜７の露出部に、ニッケルメ
ッキ層９とこれに重なった半田メッキ層１０とを形成す
る。
及び補助上面電極膜７に導通する端面電極膜８を、絶縁
基板２の横幅一杯に広がるように形成し、この端面電極
膜８の表面と補助上面電極膜７の露出部に、ニッケルメ
ッキ層９とこれに重なった半田メッキ層１０とを形成す
る。
【００２４】二次カバーコート６の上面には抵抗値の表
示１１が印刷されている。
示１１が印刷されている。
【００２５】以上のように、補助上面電極膜７における
幅方向の両端部が絶縁基板２の両側面２ａ，２ａよりも
内側に位置しているから、メッキ層９，１０が補助上面
電極膜７の側縁の箇所にバリ状に形成していても、チッ
プ抵抗器１をチューブＤ内に挿入したりチューブＤから
取り出したりするに際して、チップ抵抗器１がチューブ
Ｄの内面に引っ掛かることはなく、従って、チューブＤ
内にチップ抵抗器１を挿入したり、チューブＤからチッ
プ抵抗器１を取り出してプリント基板等に装着したりす
ることを、能率良く行うことができるのである。
幅方向の両端部が絶縁基板２の両側面２ａ，２ａよりも
内側に位置しているから、メッキ層９，１０が補助上面
電極膜７の側縁の箇所にバリ状に形成していても、チッ
プ抵抗器１をチューブＤ内に挿入したりチューブＤから
取り出したりするに際して、チップ抵抗器１がチューブ
Ｄの内面に引っ掛かることはなく、従って、チューブＤ
内にチップ抵抗器１を挿入したり、チューブＤからチッ
プ抵抗器１を取り出してプリント基板等に装着したりす
ることを、能率良く行うことができるのである。
【００２６】一方、プリント基板等に半田付けした場合
に半田が盛り上がる端面電極膜８は 、その幅寸法が絶縁
基板２の幅寸法と同じであることにより、半田付けの強
度が低下することを確実に回避できる。
に半田が盛り上がる端面電極膜８は 、その幅寸法が絶縁
基板２の幅寸法と同じであることにより、半田付けの強
度が低下することを確実に回避できる。
【００２７】上記のチップ抵抗器１は、図４〜図１１に
示す本願製法の実施例によって製造できる。
示す本願製法の実施例によって製造できる。
【００２８】すなわち、先ず、図４に示すように、縦横
の筋目線Ｆ１，Ｆ２を介して多数個の絶縁基板２を縦横
に整列して連接して成る素材基板Ｅ１を製作し、この素
材基板Ｅ１の上面のうち各絶縁基板２の一端寄り部位と
他端寄り部位とに対応した各部位に、図５に示すよう
に、ペースト状素材をスクリーン印刷にて塗着すること
によって主上面電極膜３を形成し、次いで、図６に示す
ように、素材基板Ｅ１の上面のうち各絶縁基板２の中央
部に対応した各部位に、ペースト状素材をスクリーン印
刷にて塗着することによって抵抗膜４を形成し、その
後、素材基板Ｅ１を加熱炉に入れて主上面電極膜３と抵
抗膜４とを焼成する。
の筋目線Ｆ１，Ｆ２を介して多数個の絶縁基板２を縦横
に整列して連接して成る素材基板Ｅ１を製作し、この素
材基板Ｅ１の上面のうち各絶縁基板２の一端寄り部位と
他端寄り部位とに対応した各部位に、図５に示すよう
に、ペースト状素材をスクリーン印刷にて塗着すること
によって主上面電極膜３を形成し、次いで、図６に示す
ように、素材基板Ｅ１の上面のうち各絶縁基板２の中央
部に対応した各部位に、ペースト状素材をスクリーン印
刷にて塗着することによって抵抗膜４を形成し、その
後、素材基板Ｅ１を加熱炉に入れて主上面電極膜３と抵
抗膜４とを焼成する。
【００２９】このとき、素材基板Ｅ１を製作するに際し
て、詳しくは後述するブレークの確実性のため、素材基
板Ｅ１のうち各絶縁基板２の両端面と交差して延びる一
側縁に、チップ抵抗器１を製造しないダミー基板１２を
１列又は複数列（実施例では２列）設けておき、任意の
１個のダミー基板１２の上面に、当該ダミー基板１２に
隣接した絶縁基板２における両主上面電極膜３に導通す
る一対のダミー上面電極膜１３，１３を形成しておく。
て、詳しくは後述するブレークの確実性のため、素材基
板Ｅ１のうち各絶縁基板２の両端面と交差して延びる一
側縁に、チップ抵抗器１を製造しないダミー基板１２を
１列又は複数列（実施例では２列）設けておき、任意の
１個のダミー基板１２の上面に、当該ダミー基板１２に
隣接した絶縁基板２における両主上面電極膜３に導通す
る一対のダミー上面電極膜１３，１３を形成しておく。
【００３０】そして、図７に示すように、各絶縁基板２
における抵抗膜４の上面に、ガラスペーストをスクリー
ン印刷にて塗着したのち焼成することによって一次カバ
ーコート５を形成して、これら各一次カバーコート５と
抵抗膜４とにトリミング溝１５を形成することによって
抵抗値の調節を行い、次いで、図７に一点鎖線で示すよ
うに、各一次カバーコート５を覆うようにしてガラスペ
ーストをスクリーン印刷にて塗着することによって二次
カバーコート６を形成し、二次カバーコート６を焼成し
てから、図８に示すように、各絶縁基板２の上面に、ペ
ースト状素材をスクリーン印刷にて塗着することにて補
助上面電極膜７を形成する。
における抵抗膜４の上面に、ガラスペーストをスクリー
ン印刷にて塗着したのち焼成することによって一次カバ
ーコート５を形成して、これら各一次カバーコート５と
抵抗膜４とにトリミング溝１５を形成することによって
抵抗値の調節を行い、次いで、図７に一点鎖線で示すよ
うに、各一次カバーコート５を覆うようにしてガラスペ
ーストをスクリーン印刷にて塗着することによって二次
カバーコート６を形成し、二次カバーコート６を焼成し
てから、図８に示すように、各絶縁基板２の上面に、ペ
ースト状素材をスクリーン印刷にて塗着することにて補
助上面電極膜７を形成する。
【００３１】次いで、図９に示すように、ダミー基板１
２における二つのダミー上面電極膜１３，１３に抵抗値
測定器１６における測定針１７，１７を接触して、１個
当たりの抵抗膜４の抵抗値の測定を行い、測定された抵
抗値の表示１１を、各絶縁基板２における二次カバーコ
ート６の表面に印刷する。
２における二つのダミー上面電極膜１３，１３に抵抗値
測定器１６における測定針１７，１７を接触して、１個
当たりの抵抗膜４の抵抗値の測定を行い、測定された抵
抗値の表示１１を、各絶縁基板２における二次カバーコ
ート６の表面に印刷する。
【００３２】そして、素材基板Ｅ１を縦筋目線Ｆ１に沿
って棒状基板Ｅ２にブレークしてから、図１０（Ａ）に
示すように、棒状基板Ｅ２における長手方向に沿った両
側面にペースト状素材を塗着して端面電極膜８を形成
し、これを焼成したのち、図１０（Ｂ）に示すように、
棒状基板Ｅ２を横筋目線Ｆ２の箇所で各絶縁基板２ごと
にブレークし、これら単体にブレークされたものに２回
のメッキ処理を施して、端面電極膜８及び補助上面電極
膜７の露出部にニッケルメッキ層９と半田メッキ層１０
とを形成する。
って棒状基板Ｅ２にブレークしてから、図１０（Ａ）に
示すように、棒状基板Ｅ２における長手方向に沿った両
側面にペースト状素材を塗着して端面電極膜８を形成
し、これを焼成したのち、図１０（Ｂ）に示すように、
棒状基板Ｅ２を横筋目線Ｆ２の箇所で各絶縁基板２ごと
にブレークし、これら単体にブレークされたものに２回
のメッキ処理を施して、端面電極膜８及び補助上面電極
膜７の露出部にニッケルメッキ層９と半田メッキ層１０
とを形成する。
【００３３】この製造工程において、ダミー基板１２を
利用して抵抗値を測定するものであるから、抵抗値測定
装置１６における測定針１７の接触によってチップ抵抗
器１に不良品が発生することはないのであり、また、主
上面電極膜３及び補助上面電極膜７が絶縁基板２の横幅
寸法よりも幅狭であることにより、素材基板Ｅ１に各補
助上面電極膜７を形成した後に抵抗値を測定できるか
ら、製造工程での抵抗値の変動の影響を受けることな
く、正確な抵抗値を表示することができるのであり、更
に、素材基板Ｅ１をブレークする前に抵抗値の表示１１
を印刷するものであるから、抵抗値の表示１１を、至極
容易に且つ表示ミスを生じることなく印刷することがで
きるのである。
利用して抵抗値を測定するものであるから、抵抗値測定
装置１６における測定針１７の接触によってチップ抵抗
器１に不良品が発生することはないのであり、また、主
上面電極膜３及び補助上面電極膜７が絶縁基板２の横幅
寸法よりも幅狭であることにより、素材基板Ｅ１に各補
助上面電極膜７を形成した後に抵抗値を測定できるか
ら、製造工程での抵抗値の変動の影響を受けることな
く、正確な抵抗値を表示することができるのであり、更
に、素材基板Ｅ１をブレークする前に抵抗値の表示１１
を印刷するものであるから、抵抗値の表示１１を、至極
容易に且つ表示ミスを生じることなく印刷することがで
きるのである。
【００３４】ところで、上記の工程のうち、棒状基板Ｅ
１を各絶縁基板Ｅ２ごとにブレークする工程は、一般
に、図１１（Ａ）に示すように、ゴム等の軟質材を張設
した移動テーブル１８の上方に、外周面にゴム等の軟質
材１９ａを張設したローラ１９を軸支し、上面に棒状基
板Ｅ２を載置して移動テーブル１８を往復動させること
により、棒状基板Ａ２をローラ１９と移動テーブル１８
とで挟圧するとか、或いは、図１１（Ｂ）に示すよう
に、外周にゴム等の軟質材２０ａ，２１ａを張設した一
対の挟圧ローラ２０，２１の間に棒状基板Ｅ２を送り込
んで、両挟圧ローラ２０，２１にて挟圧することによっ
て行われる。
１を各絶縁基板Ｅ２ごとにブレークする工程は、一般
に、図１１（Ａ）に示すように、ゴム等の軟質材を張設
した移動テーブル１８の上方に、外周面にゴム等の軟質
材１９ａを張設したローラ１９を軸支し、上面に棒状基
板Ｅ２を載置して移動テーブル１８を往復動させること
により、棒状基板Ａ２をローラ１９と移動テーブル１８
とで挟圧するとか、或いは、図１１（Ｂ）に示すよう
に、外周にゴム等の軟質材２０ａ，２１ａを張設した一
対の挟圧ローラ２０，２１の間に棒状基板Ｅ２を送り込
んで、両挟圧ローラ２０，２１にて挟圧することによっ
て行われる。
【００３５】この図１１に示すような方法で棒状基板Ｅ
２を各絶縁基板２ごとにブレークする場合、棒状基板Ｅ
２の送り込み当初においては、棒状基板Ｅ２の先端部の
箇所では、ローラ１９と移動テーブル１８とによる挟圧
又は両挟圧ローラ２０，２１による挟圧が不完全になっ
て、棒状基板Ｅ２の先端部の箇所を各絶縁基板２ごとに
確実にブレークし難いことから、棒状基板Ｅ２の先端部
にダミー基板１２を連接したものである。
２を各絶縁基板２ごとにブレークする場合、棒状基板Ｅ
２の送り込み当初においては、棒状基板Ｅ２の先端部の
箇所では、ローラ１９と移動テーブル１８とによる挟圧
又は両挟圧ローラ２０，２１による挟圧が不完全になっ
て、棒状基板Ｅ２の先端部の箇所を各絶縁基板２ごとに
確実にブレークし難いことから、棒状基板Ｅ２の先端部
にダミー基板１２を連接したものである。
【００３６】このように、棒状基板Ｅ２のブレークを確
実に行うためのダミー基板１２を利用して抵抗値を測定
できるから、不良品を発生することなく抵抗値の表示を
容易に印刷できる製法でありながら、製造コストのアッ
プを招来することもない。
実に行うためのダミー基板１２を利用して抵抗値を測定
できるから、不良品を発生することなく抵抗値の表示を
容易に印刷できる製法でありながら、製造コストのアッ
プを招来することもない。
【００３７】なお、本発明における製法は、補助上面電
極膜を絶縁基板の横幅一杯に広がるように形成した場合
にも適用することができ、この場合は、補助上面電極膜
を形成する前に抵抗値を測定することになる。
極膜を絶縁基板の横幅一杯に広がるように形成した場合
にも適用することができ、この場合は、補助上面電極膜
を形成する前に抵抗値を測定することになる。
【図１】本発明の実施例に係るチップ抵抗器の斜視図で
ある。
ある。
【図２】図１のII−II視断面図である。
【図３】図１のIII − III視断面図である。
【図４】チップ抵抗器の製造工程における素材基板の平
面図である。
面図である。
【図５】図４の次の工程を示す図で、（Ａ）は平面図、
（Ｂ）は（Ａ）のＢ−Ｂ視断面図である。
（Ｂ）は（Ａ）のＢ−Ｂ視断面図である。
【図６】図５の次の工程を示す図で、（Ａ）は平面図、
（Ｂ）は（Ａ）のＢ−Ｂ視断面図である。
（Ｂ）は（Ａ）のＢ−Ｂ視断面図である。
【図７】図６の次の工程を示す図である。
【図８】図７の次の工程を示す図である。
【図９】図７の次の工程を示す図である。
【図１０】図９の次の工程を示す図である。
【図１１】棒状基板のブレーク手段を示す図である。
【図１２】従来技術を示す図である。
１ チップ抵抗器 ２ 絶縁基板 ３ 主上面電極膜 ４ 抵抗膜 ５ 一次カバーコート ６ 二次カバーコート ７ 補助上面電極膜 ８ 端面電極膜 １２ ダミー基板 １３ ダミー上面電極膜 １７ 測定針 Ｅ１ 素材基板 Ｅ２ 棒状基板
Claims (2)
- 【請求項１】チップ型の絶縁基板における上面のうち当
該絶縁基板の一端面と当該一端面に対向する他端面との
間の部位に、ガラス等のカバーコートで覆われた抵抗膜
を形成し、前記絶縁基板の上面のうち一端面寄り部位と
他端面寄り部位との各々に、前記抵抗膜に導通する主上
面電極膜とこれに重なった補助上面電極膜を、当該補助
上面電極膜が前記カバーコートと略同じ高さとなるよう
に形成し、更に、前記絶縁基板の一端面と他端面とに、
前記主上面電極膜及び補助上面電極膜に導通する端面電
極膜を、前記絶縁基板における横幅一杯に広がるように
形成して成るチップ抵抗器において、 前記主上面電極膜と補助上面電極膜とを、その前記絶縁
基板の幅方向に沿った幅寸法を前記絶縁基板における幅
寸法より狭くし、且つ、その前記絶縁基板の幅方向に沿
った両端部を前記絶縁基板における一端面及び他端面で
挟まれる２つの側面よりも内側に位置させるように構成
したことを特徴とするチップ抵抗器。 - 【請求項２】多数個の絶縁基板を縦横に整列して連接し
た状態の素材基板を製作し、この素材基板における上面
のうち前記各絶縁基板の箇所に、各絶縁基板の中央部寄
りに位置した抵抗膜と、前記抵抗膜に導通した状態で絶
縁基板の一端寄り部位と他端寄り部位とに位置した一対
の主上面電極膜とを、それら抵抗膜と主上面電極膜とが
絶縁基板よりも幅狭となるように形成し、次いで、前記
抵抗膜を覆うカバーコートと主上面電極膜を覆う補助上
面電極膜とを、当該カバーコートと補助上面電極膜とが
略同じ高さになるように形成したのち、素材基板を各絶
縁基板の一端面と他端面の箇所で棒状基板にブレーク
し、次いで、棒状基板における各絶縁基板の両端面に端
面電極を形成してから、前記棒状基板を各絶縁基板ごと
にブレークするようにしたチップ抵抗器の製造方法にお
いて、 前記素材基板のうち各絶縁基板の両端面と交差した方向
に延びる側縁に、チップ抵抗器を製造しないダミー基板
を予め適宜列形成しておいてから、素材基板に前記主上
面電極膜を形成する工程において、任意のダミー基板
に、隣接した絶縁基板における一対の主上面電極膜に導
通するダミー上面電極膜を形成し、次いで、素材基板を
棒状基板にブレークするよりも前において、前記ダミー
基板のダミー上面電極膜に抵抗値測定装置の測定針を接
触することによって抵抗膜１個当たりの抵抗値を測定
し、この測定した抵抗値の表示を、素材基板を棒状基板
にブレークする前において各カバーコートの上面に印刷
するようにしたことを特徴とするチップ抵抗器の製造方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23037692A JP3294331B2 (ja) | 1992-08-28 | 1992-08-28 | チップ抵抗器及びその製造方法 |
| US08/111,936 US5450055A (en) | 1992-08-28 | 1993-08-26 | Method of making chip resistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23037692A JP3294331B2 (ja) | 1992-08-28 | 1992-08-28 | チップ抵抗器及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677002A JPH0677002A (ja) | 1994-03-18 |
| JP3294331B2 true JP3294331B2 (ja) | 2002-06-24 |
Family
ID=16906898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23037692A Expired - Fee Related JP3294331B2 (ja) | 1992-08-28 | 1992-08-28 | チップ抵抗器及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5450055A (ja) |
| JP (1) | JP3294331B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4339551C1 (de) * | 1993-11-19 | 1994-10-13 | Heusler Isabellenhuette | Widerstand in SMD-Bauweise und Verfahren zu seiner Herstellung sowie Leiterplatte mit solchem Widerstand |
| JP3637124B2 (ja) * | 1996-01-10 | 2005-04-13 | ローム株式会社 | チップ型抵抗器の構造及びその製造方法 |
| US5739743A (en) * | 1996-02-05 | 1998-04-14 | Emc Technology, Inc. | Asymmetric resistor terminal |
| JPH09246001A (ja) * | 1996-03-08 | 1997-09-19 | Matsushita Electric Ind Co Ltd | 抵抗組成物およびこれを用いた抵抗器 |
| US5850171A (en) * | 1996-08-05 | 1998-12-15 | Cyntec Company | Process for manufacturing resistor-networks with higher circuit density, smaller input/output pitches, and lower precision tolerance |
| JP3852649B2 (ja) * | 1998-08-18 | 2006-12-06 | ローム株式会社 | チップ抵抗器の製造方法 |
| US6097277A (en) * | 1998-11-05 | 2000-08-01 | Cts | Resistor network with solder sphere connector |
| AU2002324848A1 (en) * | 2002-09-03 | 2004-03-29 | Vishay Intertechnology, Inc. | Flip chip resistor and its manufacturing method |
| WO2004040592A1 (ja) * | 2002-10-31 | 2004-05-13 | Rohm Co., Ltd. | チップ抵抗器、その製造方法およびその製造方法に用いられるフレーム |
| US7180186B2 (en) * | 2003-07-31 | 2007-02-20 | Cts Corporation | Ball grid array package |
| US6946733B2 (en) * | 2003-08-13 | 2005-09-20 | Cts Corporation | Ball grid array package having testing capability after mounting |
| US7830022B2 (en) * | 2007-10-22 | 2010-11-09 | Infineon Technologies Ag | Semiconductor package |
| JP5287154B2 (ja) * | 2007-11-08 | 2013-09-11 | パナソニック株式会社 | 回路保護素子およびその製造方法 |
| WO2018110288A1 (ja) * | 2016-12-16 | 2018-06-21 | パナソニックＩｐマネジメント株式会社 | チップ抵抗器およびその製造方法 |
| TWI718972B (zh) * | 2020-07-07 | 2021-02-11 | 旺詮股份有限公司 | 具有精準電阻值之微型電阻元件的製作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8500433A (nl) * | 1985-02-15 | 1986-09-01 | Philips Nv | Chipweerstand en werkwijze voor de vervaardiging ervan. |
| US4792781A (en) * | 1986-02-21 | 1988-12-20 | Tdk Corporation | Chip-type resistor |
| US5258728A (en) * | 1987-09-30 | 1993-11-02 | Fujitsu Ten Limited | Antenna circuit for a multi-band antenna |
| US4829553A (en) * | 1988-01-19 | 1989-05-09 | Matsushita Electric Industrial Co., Ltd. | Chip type component |
| JP2535441B2 (ja) * | 1990-08-21 | 1996-09-18 | ローム株式会社 | チップ型抵抗器の製造方法 |
-
1992
- 1992-08-28 JP JP23037692A patent/JP3294331B2/ja not_active Expired - Fee Related
-
1993
- 1993-08-26 US US08/111,936 patent/US5450055A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5450055A (en) | 1995-09-12 |
| JPH0677002A (ja) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3294331B2 (ja) | チップ抵抗器及びその製造方法 | |
| JP2535441B2 (ja) | チップ型抵抗器の製造方法 | |
| US11940401B2 (en) | Sulfurization detection resistor and manufacturing method therefor | |
| WO2020213243A1 (ja) | 硫化検出センサの製造方法 | |
| US20030092250A1 (en) | Method of making chip-type electronic device provided with two-layered electrode | |
| JP3126131B2 (ja) | 角板型チップ抵抗器 | |
| JPH09330801A (ja) | 抵抗器およびその製造方法 | |
| JPH07169601A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JP2887581B2 (ja) | チップ型電子部品 | |
| JP3772270B2 (ja) | 小型電子部品の製造方法およびチップ抵抗器 | |
| JPH0770365B2 (ja) | チップ型電子部品 | |
| JP3294479B2 (ja) | チップ状部品保持用キャリアプレート及びチップ状部品印刷ペースト転写方法 | |
| JP3159440B2 (ja) | 角形チップ抵抗器 | |
| JP3036214B2 (ja) | 角形チップ抵抗器の製造方法 | |
| JP3223917B2 (ja) | 角形チップ抵抗器 | |
| JPH03263301A (ja) | 角板型チップ抵抗器およびその製造方法 | |
| JPS63224350A (ja) | デユアルインライン形電子部品の製造方法 | |
| JPH04213801A (ja) | モジュール抵抗器とその製造方法 | |
| JPH09330802A (ja) | 抵抗器およびその製造方法 | |
| JP2000068104A (ja) | チップ型電子部品の構造及びその製造方法 | |
| JPH0774007A (ja) | 固定抵抗器の製造方法 | |
| JPH11224809A (ja) | 角板型チップ抵抗器の製造方法 | |
| JPH07326506A (ja) | チップ抵抗器の製造方法 | |
| JPH0273608A (ja) | チツプ抵抗の製造方法 | |
| JPH10303001A (ja) | 角形チップ抵抗器の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080405 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110405 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |