JPS63224350A - デユアルインライン形電子部品の製造方法 - Google Patents
デユアルインライン形電子部品の製造方法Info
- Publication number
- JPS63224350A JPS63224350A JP5822887A JP5822887A JPS63224350A JP S63224350 A JPS63224350 A JP S63224350A JP 5822887 A JP5822887 A JP 5822887A JP 5822887 A JP5822887 A JP 5822887A JP S63224350 A JPS63224350 A JP S63224350A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- lead terminal
- rows
- board
- connecting plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 claims description 5
- 230000009977 dual effect Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 30
- 238000005452 bending Methods 0.000 abstract description 3
- 238000004140 cleaning Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005476 soldering Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
童栗上皇■里圀団
本発明は、例えば抵抗ネットワークなどのデュアルイン
ライン（以下ＤＩＰという）形量子部品の製造方法に関
する。
ライン（以下ＤＩＰという）形量子部品の製造方法に関
する。
従来至及止
ＤＩＰ形電子電子部品て例えば抵抗ネットワークを製造
する従来の方法は、第６図に示すように、先端２２が対
向する状態に配置された一対のリード端子列２１．２１
が、連結板部２４で連結されて一体になった基材２０を
用いる。この基材２０は、画先端２２゜２２間に基板２
３が嵌まるだけの間隔をあけてあり、また、先端２２か
ら切り込みが形成され、一方２２ａ側を立ち上げるとと
もに、他方２２ｂ側に基板２３が載置可能に形成しであ
る（第７図参照）。そして、この基材２０に基板２３を
配置して、前記立ち上がった側の先端２２ａを基板２３
の表面に折り曲げて二股状部２５（第７図に破線で示す
）を形成することにより基板２３を挟持状態に支持し、
電気的接続がなされる。
する従来の方法は、第６図に示すように、先端２２が対
向する状態に配置された一対のリード端子列２１．２１
が、連結板部２４で連結されて一体になった基材２０を
用いる。この基材２０は、画先端２２゜２２間に基板２
３が嵌まるだけの間隔をあけてあり、また、先端２２か
ら切り込みが形成され、一方２２ａ側を立ち上げるとと
もに、他方２２ｂ側に基板２３が載置可能に形成しであ
る（第７図参照）。そして、この基材２０に基板２３を
配置して、前記立ち上がった側の先端２２ａを基板２３
の表面に折り曲げて二股状部２５（第７図に破線で示す
）を形成することにより基板２３を挟持状態に支持し、
電気的接続がなされる。
また、従来の他の製造方法は、第８図に示すように、基
板３１を挟持する二股状部３２が既に形成されたリード
端子列３３．３３を２個用い、それらのリード端子列３
３．３３を矢印方向に移動させることにより、基板３１
の両側に前記二股状部３２をそれぞれ嵌め込んで、電気
的接続がなされる。
板３１を挟持する二股状部３２が既に形成されたリード
端子列３３．３３を２個用い、それらのリード端子列３
３．３３を矢印方向に移動させることにより、基板３１
の両側に前記二股状部３２をそれぞれ嵌め込んで、電気
的接続がなされる。
そして、いずれの製造方法においても、二股状部２５．
３２と基板２３．３１の電極（不図示）とが半田付され
、洗浄及び樹脂モールドがなされた後、リード端子列２
１．３３の各端子が切断されて抵抗ネットワークが製造
される。
３２と基板２３．３１の電極（不図示）とが半田付され
、洗浄及び樹脂モールドがなされた後、リード端子列２
１．３３の各端子が切断されて抵抗ネットワークが製造
される。
日が”′ しようとする５題点
しかしながら、前記した従来の製造方法のうち前者は、
両リード端子列２１．２１の切り込みによって分けられ
た一方の先端２２ｂ、 ２２ｂにまたがって基板２３を
配置した後、他方側の先端２２ａ 、 ２２ａを折り曲
げて二股状部２５を形成することにより該基板２３を固
定するので、折り曲げによって形成された二股状部２５
は、スプリングバックによって元の状態に戻る働きがあ
る。したがって、該二股状部２５は基板２３から浮き上
がるため、基板２３との接続が不完全なものとなって、
抵抗ネットワークが不良品となる問題点を有する。
両リード端子列２１．２１の切り込みによって分けられ
た一方の先端２２ｂ、 ２２ｂにまたがって基板２３を
配置した後、他方側の先端２２ａ 、 ２２ａを折り曲
げて二股状部２５を形成することにより該基板２３を固
定するので、折り曲げによって形成された二股状部２５
は、スプリングバックによって元の状態に戻る働きがあ
る。したがって、該二股状部２５は基板２３から浮き上
がるため、基板２３との接続が不完全なものとなって、
抵抗ネットワークが不良品となる問題点を有する。
また、後者の製造方法は、基板３１の両側から別体に形
成された２つのリード端子列３３．３３の二股状部３２
．３２をそれぞれ嵌め込んで取付けるので、その後に行
われる半田付や洗浄工程において２つのリード端子列３
３．３３相互の位置精度が狂い易く、樹脂モールドの工
程に至るまでにリード端子が所定の位置から移動してし
まい、規定外の電子部品が製造されてしまうという問題
点がある。
成された２つのリード端子列３３．３３の二股状部３２
．３２をそれぞれ嵌め込んで取付けるので、その後に行
われる半田付や洗浄工程において２つのリード端子列３
３．３３相互の位置精度が狂い易く、樹脂モールドの工
程に至るまでにリード端子が所定の位置から移動してし
まい、規定外の電子部品が製造されてしまうという問題
点がある。
本発明の目的は、上記の問題点に鑑み、基板とリード端
子とが確実に接続されるとともに、それらの相互位置に
狂いを生じることのないＤＩＰ形電子電子部品造方法を
提供することにある。
子とが確実に接続されるとともに、それらの相互位置に
狂いを生じることのないＤＩＰ形電子電子部品造方法を
提供することにある。
−占を”するための
上記の目的を達成するため、本発明の製造方法は、一対
のリード端子列が、その先端同士をそれに取付けるべき
基板の幅より広い間隔を維持して対向させた状態で連結
板部にて連結され、この一対のリード端子先端間に基板
を配した後、前記連結板部を弯曲させることによって２
つのリード端子列の間隔を縮め、両リード端子列の先端
二股状部に基板の端部を挿入し、各リード端子と基板上
の所定の電極とを接続することを特徴とする。
のリード端子列が、その先端同士をそれに取付けるべき
基板の幅より広い間隔を維持して対向させた状態で連結
板部にて連結され、この一対のリード端子先端間に基板
を配した後、前記連結板部を弯曲させることによって２
つのリード端子列の間隔を縮め、両リード端子列の先端
二股状部に基板の端部を挿入し、各リード端子と基板上
の所定の電極とを接続することを特徴とする。
本発明方法の作用は実施例中に併せて述べる。
大−践一透
以下、本発明の一実施例を説明する。第１図は本発明に
係る製造方法により製造された電子部品としての抵抗ネ
ットワークの平面図、第２図は第１図の側面図である。
係る製造方法により製造された電子部品としての抵抗ネ
ットワークの平面図、第２図は第１図の側面図である。
図中、１はＤＩＰ形電子電子部品ての抵抗ネットワーク
で、これは、基板２の表面に複数の抵抗膜３とこの外側
端部に個別電極４及び中央部分に共通電極５とが印刷に
て形成され、前記共通電極５から共通電極パターン６を
介して接地電極７が設けられ、前記個別電極４及び接地
電極７にリード端子８の先端の二股状部９が嵌合されて
、電気的に接続されるようになっている。二股状部９は
、リード端子８の先端に長さ方向の切り込みを入れ（第
３図参照）、一方９ａを基板２の底部に当接させるとと
もに、他方９ｂをＬ字状に曲折して基板２の表面の電極
４．７に当接する構造となっており、この当接部分９ｂ
はやや基板２側に弯曲していて該基板２を挟み込むこと
で確実な接続が図られている。なお、この例では、図示
していないが二股状部９．９と各電極４，７とが半田付
で固定されるとともに、洗浄した後これらの部分を含ん
で基板２の全体が合成樹脂等でモールドされている。
で、これは、基板２の表面に複数の抵抗膜３とこの外側
端部に個別電極４及び中央部分に共通電極５とが印刷に
て形成され、前記共通電極５から共通電極パターン６を
介して接地電極７が設けられ、前記個別電極４及び接地
電極７にリード端子８の先端の二股状部９が嵌合されて
、電気的に接続されるようになっている。二股状部９は
、リード端子８の先端に長さ方向の切り込みを入れ（第
３図参照）、一方９ａを基板２の底部に当接させるとと
もに、他方９ｂをＬ字状に曲折して基板２の表面の電極
４．７に当接する構造となっており、この当接部分９ｂ
はやや基板２側に弯曲していて該基板２を挟み込むこと
で確実な接続が図られている。なお、この例では、図示
していないが二股状部９．９と各電極４，７とが半田付
で固定されるとともに、洗浄した後これらの部分を含ん
で基板２の全体が合成樹脂等でモールドされている。
この抵抗ネットワークｌの製造方法を第４図（ａ）〜（
Ｃ）及び第５図を参照して説明すると、基板２を取付け
るのは、先端に二股状部９が形成されたリード端子８が
所定の本数ずつ区切って取付けられた一対のリード端子
列１１．１１が、その先端同士の二股状部９，９０間隔
りを、それに取付けるべき基板２の幅（第１図に符号ｌ
で示す）より広い間隔を維持して対向させた状態で連結
板部１２にて連結された部材を用いる（第４図（ａ））
。この連結板部１２は、フープ材からリード端子列１１
を打ち抜く際に同時に形成してもよく、また、個別のリ
ード端子列１１を形成した後、連結板部１２を用いてそ
れらの２つを半田付等で固着させてもよい。そして、予
め表面に所定の抵抗膜や電極等が形成された基板２を、
前記一対のリード端子列１１．１１の先端の二股状部９
，９間に配して（第４図（ｂ））後、前記連結板部１２
を二股状部９，９の対向方向と直交する方向に弯曲させ
る（第４図（Ｃ）及び第５図）。すると、２つのリード
端子列１１．１１の間隔が狭くなるので、二股状部９．
９に基板２の両端部が挿入され、二股状部９，９と各電
極４，７とが接続される。その後、前記二股状部９，９
と各電極４．７とが半田付されるとともに、洗浄が行わ
れた後前記二股状部９．９を含んで基板２が合成樹脂で
モールドされると、各リード端子８を切り離して基板２
の両側に複数の ４リード端子８が取付けられた所定の
ＤＩＰ形電子電子部品造される。
Ｃ）及び第５図を参照して説明すると、基板２を取付け
るのは、先端に二股状部９が形成されたリード端子８が
所定の本数ずつ区切って取付けられた一対のリード端子
列１１．１１が、その先端同士の二股状部９，９０間隔
りを、それに取付けるべき基板２の幅（第１図に符号ｌ
で示す）より広い間隔を維持して対向させた状態で連結
板部１２にて連結された部材を用いる（第４図（ａ））
。この連結板部１２は、フープ材からリード端子列１１
を打ち抜く際に同時に形成してもよく、また、個別のリ
ード端子列１１を形成した後、連結板部１２を用いてそ
れらの２つを半田付等で固着させてもよい。そして、予
め表面に所定の抵抗膜や電極等が形成された基板２を、
前記一対のリード端子列１１．１１の先端の二股状部９
，９間に配して（第４図（ｂ））後、前記連結板部１２
を二股状部９，９の対向方向と直交する方向に弯曲させ
る（第４図（Ｃ）及び第５図）。すると、２つのリード
端子列１１．１１の間隔が狭くなるので、二股状部９．
９に基板２の両端部が挿入され、二股状部９，９と各電
極４，７とが接続される。その後、前記二股状部９，９
と各電極４．７とが半田付されるとともに、洗浄が行わ
れた後前記二股状部９．９を含んで基板２が合成樹脂で
モールドされると、各リード端子８を切り離して基板２
の両側に複数の ４リード端子８が取付けられた所定の
ＤＩＰ形電子電子部品造される。
なお、図中、１３は、前記抵抗ネットワーク１が製造さ
れる際に自動装置等で搬送されるために用いられるパイ
ロット穴である。
れる際に自動装置等で搬送されるために用いられるパイ
ロット穴である。
衾肌夏処果
以上のように、本発明の製造方法は、一対のリード端子
列を連結板部によって連結し、該連結板部を弯曲させる
ことによって２つのリード端子列の間隔を縮め、両リー
ド端子列の先端の二股状部に基板の端部を挿入するので
、前記二股状部を予め所定の形状に形成しておくことが
でき、この二股状部に基板を嵌め込むため、゛両者の嵌
合が強固になされ、不良品発生率を低減させる効果があ
る。
列を連結板部によって連結し、該連結板部を弯曲させる
ことによって２つのリード端子列の間隔を縮め、両リー
ド端子列の先端の二股状部に基板の端部を挿入するので
、前記二股状部を予め所定の形状に形成しておくことが
でき、この二股状部に基板を嵌め込むため、゛両者の嵌
合が強固になされ、不良品発生率を低減させる効果があ
る。
また、２つのリード端子列は、連結板部で固着されてい
るので、両者の位置精度を高度に維持することができ、
基板とリード端子との相互関係が正常な状態で製造でき
るため、高品質なりＩＰ形電電子部品提供することがで
きる。
るので、両者の位置精度を高度に維持することができ、
基板とリード端子との相互関係が正常な状態で製造でき
るため、高品質なりＩＰ形電電子部品提供することがで
きる。
第１図は本発明に係る製造方法により製造された電子部
品としての抵抗ネットワークの平面図、第２図は第１図
の側面図、第３図はリード端子の平面図、第４図（ａ）
〜（Ｃ）は抵抗ネットワークの製造方法を説明するため
の平面図、第５図は第４図（Ｃ１の側面図、第６図は従
来例としてのＤＩＰ形電子電子部品造方法を説明する平
面図、第７図は第５図の側面図、第８図は従来例の他の
ＤＩＰ形電子電子部品造方法を説明する平面図である。 １・・・抵抗ネットワーク、２・・・基板、８・・・リ
ード端子、 ９・・・二股状部、１１・・・リード
端子列、 １２・・・連結板部。 第３図 第４図（ａ） 第４図（ｂ） 第４図（Ｃ） 、？ ＩＺ 第５図 第６図 第７図 １１ｏ ２２ｂ 第８図
品としての抵抗ネットワークの平面図、第２図は第１図
の側面図、第３図はリード端子の平面図、第４図（ａ）
〜（Ｃ）は抵抗ネットワークの製造方法を説明するため
の平面図、第５図は第４図（Ｃ１の側面図、第６図は従
来例としてのＤＩＰ形電子電子部品造方法を説明する平
面図、第７図は第５図の側面図、第８図は従来例の他の
ＤＩＰ形電子電子部品造方法を説明する平面図である。 １・・・抵抗ネットワーク、２・・・基板、８・・・リ
ード端子、 ９・・・二股状部、１１・・・リード
端子列、 １２・・・連結板部。 第３図 第４図（ａ） 第４図（ｂ） 第４図（Ｃ） 、？ ＩＺ 第５図 第６図 第７図 １１ｏ ２２ｂ 第８図
Claims (1)
- 一対のリード端子列が、その先端同士をそれに取付ける
べき基板の幅より広い間隔を維持して対向させた状態で
連結板部にて連結され、この一対のリード端子先端間に
基板を配した後、前記連結板部を弯曲させることによっ
て２つのリード端子列の間隔を縮め、両リード端子列の
先端二股状部に基板の端部を挿入し、各リード端子と基
板上の所定の電極とを接続することを特徴とするデュア
ルインライン形電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5822887A JPS63224350A (ja) | 1987-03-13 | 1987-03-13 | デユアルインライン形電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5822887A JPS63224350A (ja) | 1987-03-13 | 1987-03-13 | デユアルインライン形電子部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63224350A true JPS63224350A (ja) | 1988-09-19 |
Family
ID=13078222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5822887A Pending JPS63224350A (ja) | 1987-03-13 | 1987-03-13 | デユアルインライン形電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63224350A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4327104A1 (de) * | 1993-08-12 | 1995-02-16 | Fraunhofer Ges Forschung | Vorrichtung zum Kontaktieren und Halten einer Chipstruktur |
-
1987
- 1987-03-13 JP JP5822887A patent/JPS63224350A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4327104A1 (de) * | 1993-08-12 | 1995-02-16 | Fraunhofer Ges Forschung | Vorrichtung zum Kontaktieren und Halten einer Chipstruktur |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5526565A (en) | High density self-aligning conductive networks and contact clusters and method and apparatus for making same | |
| JPH01302803A (ja) | チップ抵抗およびその製造方法 | |
| JP3294331B2 (ja) | チップ抵抗器及びその製造方法 | |
| US5266739A (en) | Chip electronic device with a resin housing and manufacturing process thereof | |
| JPS63224350A (ja) | デユアルインライン形電子部品の製造方法 | |
| US20060090932A1 (en) | Solder-bearing wafer for use in soldering operations | |
| JPS63224351A (ja) | デユアルインライン形電子部品の製造方法 | |
| CA1096594A (en) | Method of assembling a microcircuit with face-mounted leads | |
| JPS59501566A (ja) | 電子要素製造方法 | |
| JP2000036338A (ja) | 電気コネクタ | |
| JPH0311507B2 (ja) | ||
| JPH08273798A (ja) | Ｓｍｔコネクタ用コンタクトの製造方法 | |
| JPS63141388A (ja) | 厚膜回路基板の製造方法 | |
| JPH0150070B2 (ja) | ||
| JP2559471B2 (ja) | チツプ抵抗の製造方法 | |
| JPH11204313A (ja) | 電子部品とその製造方法 | |
| JP3294479B2 (ja) | チップ状部品保持用キャリアプレート及びチップ状部品印刷ペースト転写方法 | |
| JPS63224349A (ja) | デユアルインライン形電子部品の製造方法 | |
| JPH08222332A (ja) | カードコネクタの多ピンコンタクト装置とその製造方法 | |
| JP2000357604A (ja) | 集合基板 | |
| JPH06119945A (ja) | 基板間コネクタ及びその製造方法 | |
| US20030153201A1 (en) | Circuit board electrical lead frame | |
| JPH0653004A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JPS6033284B2 (ja) | 電気部品の製造方法 | |
| JPH11233314A (ja) | 可変抵抗器およびその製造方法 |