CN104105336B - 电路基板和使用其的热敏打印头 - Google Patents

Abstract

本发明提供了一种较薄地形成金引线接合部的金导体来减少制造工序数和材料费的印刷电路基板，在绝缘基板上使用含有金的膏体来形成导体图案而成的印刷电路基板中，在基板上层叠了低纯度金层和在其上层的引线接合用的高纯度金层的印刷电路基板、以及使用该印刷电路基板的热敏打印头。

Description

电路基板和使用其的热敏打印头

技术领域

本发明涉及一种电路基板。更详细而言，对于在使用金膏体来形成导体图案的电路基板中，不降低引线接合（wire bonding）强度，能够削减金膏体的使用量的适用于热敏打印头等的电路基板特别有用。

背景技术

以往，用金膏体形成导体图案的电路基板例如适用于厚膜热敏打印头等。在该厚膜热敏打印头中，如图1所示那样在绝缘基板1印刷并烧成金膏体而形成导体膜。而且，使用光刻法形成个别电极2、共通电极4、及其他配线图案。然后，在这些的上层，印刷并烧成有发热电阻体3、保护膜5等。此外，在绝缘基板1上裸片接合（die bonding）有驱动用的驱动IC芯片8，该IC芯片8与配线基板6由金引线7连接。在形成导体图案的金膏体中，已知有有机金膏体和无机金膏体（玻璃粉金）。在厚膜热敏打印头的情况下，一般而言，为了将发热电阻体3的发热能量高效率地传到感热纸，较薄地形成使用了有机金膏体的金导体膜厚，防止来自个别电极（金导体）2的放热。然而，照这样的话，金引线接合部6的引线接合强度（拉伸强度）低，不能确保可靠性。

为了改善这样的问题，进行了如下做法：在引线接合部的金膏体中使用了高纯度（24K金）的有机金或无机金膏体，将导体图案的膜厚制成1μm以上的厚度从而提高引线接合强度。为了形成厚的膜厚，进行如下做法：多次重复印刷和烧成的处理并进行层叠（专利文献1）。另外，若无机金膏体的金含量为70%以上，则与有机金膏体的金含量为30%以下相比成本非常高，因而为了减少金含量，也进行如下做法：使用混合了有机金与无机金膏体的混合膏体来形成接合焊盘图案（专利文献2）。

现有技术文献

专利文献

专利文献1：日本特开平7-329329号公报

专利文献2：日本特开平6-132338号公报

发明内容

发明所要解决的问题

然而，在金引线键合部层叠至少1层以上的图案来较厚地形成金导体的做法导致工序数的增加，不能避免所放热的热量的增加。另外，为了设置引线接合部，存在出于由专用图案引起的印刷所需要的材料费等而成为提高成本的原因这样的问题。此外，存在由金膏体形成的导体图案不时引起金收缩的情况，谋求适当的烧成条件的决定。

因此，本发明的目的在于，解决上述的现有技术的问题，提供一种即使不增加制造工序数，不超过需要地使用金膏体，也能够不降低引线接合强度，并可以进行引线接合的电路基板、以及热敏打印头。

发明的效果

根据本发明，不增加制造工序数，不超过需要地使用金膏体，而且与现有相比更能减少金膏体的使用量，能够不降低引线接合强度，可以进行引线接合的电路基板，使用其的电路基板和热敏打印头。

本发明的电路基板能够形成起到如下记载的效果的导体图案。

1.不会有因烧成温度的变动（±20°左右）产生的低纯度金（18K金～22K金）层的“金收缩”，能够在图案整个面提供稳定的品位（成色）。

2.能够将金图案的印刷次数例如从4次削减至2次。

3.由于不需要引线接合专用的图案，能够削减所使用的丝网的数。

4.通过上述工序的削减，能够节约烧成炉电力费、丝网费用、劳务费等。

5.能够削减金材料的单位消耗量。

6.能够扩大引线接合区域，若是高纯度金表面，则到处都可以进行引线接合。

7.可以把在由银材料所引起的与共通电极的重叠部分产生的“扩散”减少至1/2以下，能够抑制共通电极的电阻值上升。

8.由于接合部的膜厚变得均匀，因此接合强度在宽范围下稳定。

9.能够减薄发热电阻体的下层的金图案，由此可以抑制发热电阻体的放热，提高热敏打印头的发色性。

附图说明

图1是说明热敏打印头的构造的图。

图2表示现有的厚膜热敏打印头的截面构造。

图3表示本发明的厚膜热敏打印头的截面构造。

图4表示在引线接合部与共通电极间施加脉冲电压时的电压（脉冲电压）与发热点的电阻值的相关性。

图5是试验了引线接合性的接合（stitch）照片。

图6是本发明与现有例所涉及的印刷电路（导体图案）的综合的评价结果。

图7是本发明与现有例所涉及的印刷电路（导体图案）的具体的评价结果。

符号说明：

1 绝缘基板

2 个别电极

3 发热电阻体

4 共通电极

5 保护膜

6 引线接合部

7 金引线

8 驱动IC

11 陶瓷基板

12 个别电极

13 发热点（发热电阻体）

14 共通电极

15,16 引线接合部

17 金银线

18 驱动IC

20 釉层

21 低纯度金

22 高纯度金

具体实施方式

本发明涉及电路基板，其特征在于，在绝缘基板上层叠有使用含有低纯度金的膏体而形成的低纯度金层以及在其上层使用含有高纯度金的膏体而形成的高纯度金层。能够达成作为使用金材料的原料以及电路基板的性能的改善。本发明的电路基板、以及使用其来构成导体图案而成的电路基板，由于特别适于厚膜热敏打印头，因此以其为具体的例子，与现有的厚膜热敏打印头作对比来进行说明。

图2表示了现有的厚膜热敏打印头的截面构造。图3表示了本发明的厚膜热敏打印头的截面构造。现有为如下层叠构造：在陶瓷基板上设置釉（glaze）层，多次重复由18～22K金膏体进行的配线形成后，在其上面设置有发热电阻体13、引线接合部16、以及共通电极14。

设置这多个由18～22K金得到的金层的做法是为了确保引线接合部的强度。引线接合部16由23～24K金构成。相对于此，在本发明的电路基板中，虽然直至在陶瓷基板上施加釉层为止与现有例是共同的，但成为在施加了由18～22K金构成的低纯度金层后施加了由23～24K金构成的层的层叠构造。由此，可以比由现有的多层构成的图案更薄，因而可以防止来自个别电极的放热，并且能够削减金材料的使用量。

[低纯度金层]

低纯度金层优选为设置在釉质基板上且纯度为18K金至22K金。若纯度比18K金低，则电极的电阻值会过高，另外，若纯度比22K金高，则会产生材料费高等问题。

从原料费看，优选低纯度金层的形成数尽可能地少，最优选为单一层。

本发明的低纯度金层的膜厚优选为0.1～0.6μm，不需要做到比这更厚的膜厚。

[高纯度金层]

高纯度金层层叠在低纯度金层上的整个面。高纯度金层与低纯度金层相比金的纯度更高，优选由23～24K金构成。高纯度金层优选是通过一次的印刷、烧成、光刻法而设置的单一层。该层优选是0.2～0.8μm的单一层，由于是比较薄的膜，因此能够降低金的原料费，而且改善电和热的特性。

[引线接合图案]

在现有的电路基板设置有引线接合专用的图案，连接驱动IC与个别电极的金引线被接合在其表面。然而，在本发明中，金引线能够直接接合于高纯度金（个别电极）的表面，接合强度上与现有技术相比较更优。另外，由于高纯度金层范围广地形成在低纯度金层的上表面全部，因此连接金引线的部位没有限定，可以从宽范围的高纯度金层面中适当选择。

[烧成温度]

进行改变烧成条件（烧成峰值温度、烧成峰值时间、空气流量等）的实验，就烧成的膜状态与现有的进行对比并研究后，在本发明中，可知不仅在800℃的烧成峰值温度，而且即使是比这低50℃的750℃，也无大差异地保持良好的成膜品位，不会有因烧成温度的变动而产生的低纯度金层的“金收缩”，能够提供在图案的整个面上品位稳定的印刷电路。

[本发明的综合评价]

制作本发明与现有例所涉及的印刷电路（导体图案）并用○、△、×表示其评价，将判断是否适合作为印刷电路基板的结果作为综合的评价表示在图6。

如图6所示，表示在基板上制作在22K金覆膜上形成24K金覆膜的本发明品，在基板上制作在22K金覆膜上形成22K金覆膜的现有构造（比较例1），以及在基板上制作在24K金覆膜上形成22K金覆膜的比较例构造（比较例2）作为试样，并观察了烧成后的覆膜的“多孔的产生状态”和“金收缩状态”的结果。

在本发明品中，没有明显缺陷就判断为适当，但在比较例1中“多孔的产生状态”和“金收缩状态”被观察，并表示为稍有不适，在比较例2中，评价为不适当。

以下，基于实施例来具体地说明本发明，但本发明不限定这些实施例。

[实施例1]

在本实施例中，使用22K金（组成：有机金）作为低纯度金层，使用24K金（组成：有机金）作为高纯度金层来制作3种试样并进行试验。

制作图7所示的构造的试样。

比较例1：在低纯度金层的3层的表面设置高纯度金层的试样；

比较例2：在低纯度金层的2层的表面设置高纯度金层的试样；

本发明的实施例：在低纯度金层的1层的表面设置高纯度金层的试样。

为了制作导体膜（图1的2），比较例1需要13道工序，比较例2需要10道工序，本发明需要6道工序。在图7中，表示导体膜的构造与各性能的比较结果。烧成在800℃下进行。从该试验结果可知，本发明的构造在光刻时膜厚变动少，关于表面粗度也维持了光滑的表面状态。

共通电极（图1的4）的扩散度与比较例相比被抑制至1/2左右，由此防止导线的电阻值上升。

从图7所示的试验结果可知，本发明的印刷电路的制造工序数被大幅削减，所使用的原材料变少了。另外，就所制作的印刷电路的性能，综合地判断刻蚀后的细线性、刻蚀后的引线接合部（图1的6）膜厚和表面粗糙度（Ra）的稳定性、通电极（图1的4）的扩散度（通过烧成后的外观的变色部分的尺寸来判断）、导线的电阻值后，本发明优于比较例1（现有品）。

在比较例2中，成为在共通电极电阻值、发热点的耐脉冲性（图2的13）上变劣的结果。

[实施例2]

通过上述的3种试样比较发热点（图2的13）的耐脉冲性。

以下叙述试验方法。将试验结果表示在图4。

图4表示在引线接合部（图2的15）与共通电极（图2的14）间施加了脉冲电压时的电压（脉冲电压）跟发热点的电阻值的相关性。从该试验结果，判断在耐脉冲性上不逊色于比较例1（现有）。

[实施例3]

就在实施例1制作的本发明的实施例评价引线接合性。在实施例1的高纯度金层的表面接合金引线后，测量拉伸强度并表示在表1。可知，即使在引线接合条件宽的范围产生偏差的状态下，拉伸强度也是稳定的。

[表1]

金引线接合部的拉伸强度比较（N=30根引线）

产业上的可利用性

本发明，通过使印刷电路的制造原价的占了一大半的金所涉及的部分的构造变得简单，不仅谋求材料费、劳务费、经费的削减而且其性能上也胜于现有品。另外，本发明的印刷电路由于具备也适于大量生产的条件，因此不存在实用化上的问题。

Claims (8)

1.一种电路基板，其特征在于，

是用于在绝缘基板上使用含有金的膏体形成导体图案的电路基板，

层叠了使用含有低纯度金的膏体而形成的低纯度金层和在其上层使用含有高纯度金的膏体而形成的高纯度金层，

低纯度金层由纯度18～22K金构成，高纯度金层由纯度23～24K金构成。

2.如权利要求1所述的电路基板，其特征在于，

低纯度金层和高纯度金层的各个由单层构成。

3.如权利要求1所述的电路基板，其特征在于，

低纯度金层的膜厚为0.1～1.0μm，高纯度金层的膜厚为0.1～1.0μm。

4.如权利要求1所述的电路基板，其特征在于，

低纯度金层和高纯度金层分别使用有机金膏体来形成。

5.如权利要求1所述的电路基板，其特征在于，

在电路基板的高纯度金层，不设置引线接合专用的图案而直接进行引线接合。

6.如权利要求5所述的电路基板，其特征在于，

在电路基板的高纯度金层上设置由银制得的共通电极。

7.一种热敏打印头，其特征在于，

具有权利要求5所述的电路基板的导体图案。

8.一种热敏打印头，其特征在于，

具有权利要求6所述的电路基板的导体图案。