JPS6088452A - バンプ付フイルムキヤリヤとその製造方法 - Google Patents
バンプ付フイルムキヤリヤとその製造方法Info
- Publication number
- JPS6088452A JPS6088452A JP58196347A JP19634783A JPS6088452A JP S6088452 A JPS6088452 A JP S6088452A JP 58196347 A JP58196347 A JP 58196347A JP 19634783 A JP19634783 A JP 19634783A JP S6088452 A JPS6088452 A JP S6088452A
- Authority
- JP
- Japan
- Prior art keywords
- purity
- gold layer
- gold
- film
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体素子の実装に使用されるフィルムキャ
リヤに関し、特に、半導体素子とフィルムキャリヤのボ
ンディングに関するものである。
リヤに関し、特に、半導体素子とフィルムキャリヤのボ
ンディングに関するものである。
従来例の構成とその問題点
一般に、半導体素子のボンディング方式の中で高速で量
産性に富み、かつ高い信頼性を有する方式として、複数
の電極を一度にボンディングすることができるフィルム
キャリヤによる方式が広く知られている。
産性に富み、かつ高い信頼性を有する方式として、複数
の電極を一度にボンディングすることができるフィルム
キャリヤによる方式が広く知られている。
このフィルムキャリヤは、第１図に示すようにデバイス
孔か形成された町と９１リユ絶縁フイルム１上に、デバ
イス孔に延在するように形成された複数本のり一ド２か
接着剤３により接着されたもので、半導体素子４のアル
ミニウムパッド６上に形成された金バンプ６とフィルム
キャリヤのり一ド２の先端とが熱圧着あるいは超音波ボ
ンディングにより接合されるものである。
孔か形成された町と９１リユ絶縁フイルム１上に、デバ
イス孔に延在するように形成された複数本のり一ド２か
接着剤３により接着されたもので、半導体素子４のアル
ミニウムパッド６上に形成された金バンプ６とフィルム
キャリヤのり一ド２の先端とが熱圧着あるいは超音波ボ
ンディングにより接合されるものである。
しかしながら、このような従来のフィルムキャリヤでは
、半導体素子４にバンプ形成処理を必要とするため、半
導体素子そのものの歩留りが大きく低減する。これは良
品の半導体素子４にバンプを形成したとしてもバンプを
形成する際に不良品となる場合がありイ↓Ｉるためであ
り、バンプを形成した半導体素子が非常に高価なものに
なる。さらに、バンプ形成処理を各半導体メーカーに新
たに依頼しなければならず、各半導体メーカーの製品を
自由に使用することができないなどの欠点があった・ そこで従来、第２図に示すように、可とう仕給縁フィル
ム１のデバイス孔に延在して形成されたリード２の先端
部分に、金メツキ法あるいは金球を熱圧着して金バンプ
７を形成し、半導体素子４のアルミニウムパッド６が未
処理のｉｔでボンディングすることができるバンプ付フ
ィルムキャリヤが提案されていた。
、半導体素子４にバンプ形成処理を必要とするため、半
導体素子そのものの歩留りが大きく低減する。これは良
品の半導体素子４にバンプを形成したとしてもバンプを
形成する際に不良品となる場合がありイ↓Ｉるためであ
り、バンプを形成した半導体素子が非常に高価なものに
なる。さらに、バンプ形成処理を各半導体メーカーに新
たに依頼しなければならず、各半導体メーカーの製品を
自由に使用することができないなどの欠点があった・ そこで従来、第２図に示すように、可とう仕給縁フィル
ム１のデバイス孔に延在して形成されたリード２の先端
部分に、金メツキ法あるいは金球を熱圧着して金バンプ
７を形成し、半導体素子４のアルミニウムパッド６が未
処理のｉｔでボンディングすることができるバンプ付フ
ィルムキャリヤが提案されていた。
しかしながら、従来のバンプ付フィルムキャリヤでは、
バンプが９９．９９係〜９９．９係の純度を有する金だ
けで作られているため、高価であり、さらには熱圧着お
よび超音波ボンディングの際に金バンプ７のつぶれによ
る広がりが大きく、金バンプ７どうしで短絡が生じてフ
ァインピッチ化に追従することができなかった。そのた
め、高度に集積化された半導体素子には使用することが
できず、用途が限定されたり、金バンプ７のつぶれるよ
る広がりが大きいことから、リード２が金バンプ７の中
にめり込み、半導体素子４のエツジ部と、リード２とが
短絡する等の欠点があった。
バンプが９９．９９係〜９９．９係の純度を有する金だ
けで作られているため、高価であり、さらには熱圧着お
よび超音波ボンディングの際に金バンプ７のつぶれによ
る広がりが大きく、金バンプ７どうしで短絡が生じてフ
ァインピッチ化に追従することができなかった。そのた
め、高度に集積化された半導体素子には使用することが
できず、用途が限定されたり、金バンプ７のつぶれるよ
る広がりが大きいことから、リード２が金バンプ７の中
にめり込み、半導体素子４のエツジ部と、リード２とが
短絡する等の欠点があった。
発明の目的
本発明は、上記従来例の欠点に鑑みてなされたもので、
半導体素子は未処理のままでボンディングすることがで
き、かつバングのつぶれによる広がりが小さく、ファイ
ンパターン化に適し、さらに容易に製造することができ
、安価であり量産性の優れたバング付きフィルン・キャ
リヤとその製造方法を提供するものである。
半導体素子は未処理のままでボンディングすることがで
き、かつバングのつぶれによる広がりが小さく、ファイ
ンパターン化に適し、さらに容易に製造することができ
、安価であり量産性の優れたバング付きフィルン・キャ
リヤとその製造方法を提供するものである。
発明の構成
上記目的を達成するだめに、本発明は、可とう仕給縁フ
ィルム上もしくは可とう仕給縁フィルム上の開孔部まで
延在して形成された複数本のＩＪ−ドの先端部分に、純
度９９．０％以上の第１の金層と純度５０．０％以上の
第２の金層からなる金バンプを備えたもので、−主面に
金が形成された無機質板に、半導体素子のアルミニウム
パッドに対応した位置に窓をもつ、メッキ用絶縁膜を設
け、この窓の部分に、第１の金層、第２の金層を順次積
層して金バンプを形成し、この金バンプをフィルムキャ
リヤのリードに熱圧着したものである。
ィルム上もしくは可とう仕給縁フィルム上の開孔部まで
延在して形成された複数本のＩＪ−ドの先端部分に、純
度９９．０％以上の第１の金層と純度５０．０％以上の
第２の金層からなる金バンプを備えたもので、−主面に
金が形成された無機質板に、半導体素子のアルミニウム
パッドに対応した位置に窓をもつ、メッキ用絶縁膜を設
け、この窓の部分に、第１の金層、第２の金層を順次積
層して金バンプを形成し、この金バンプをフィルムキャ
リヤのリードに熱圧着したものである。
実施例の説明
以下、図面により本発明の実施例を詳細に説明する。第
３図は本発明のバンプ付きフィルムキャリヤの実施例の
構成を示す図で、第１図および第２図と同一符号のもの
は同一のものを示している。
３図は本発明のバンプ付きフィルムキャリヤの実施例の
構成を示す図で、第１図および第２図と同一符号のもの
は同一のものを示している。
第３図において、可とう仕給縁フィルム１のデバイス孔
まで延在して形成された複数本のリード２の先端部分に
バンプ８が形設されている。このバング８は、厚さ５μ
ｍ〜３０μｍで、９９．０％以上の純度を有する第１の
金層８ａ上に、この第１の金層８ａの純度より低純度で
あり、５０％以上の純度を有する第２の金層８ｂが形成
されたものである。
まで延在して形成された複数本のリード２の先端部分に
バンプ８が形設されている。このバング８は、厚さ５μ
ｍ〜３０μｍで、９９．０％以上の純度を有する第１の
金層８ａ上に、この第１の金層８ａの純度より低純度で
あり、５０％以上の純度を有する第２の金層８ｂが形成
されたものである。
上記の構成において、本実施例は、バンプ８が９９．９
９％〜９９．９％の高純度の金のみだけでなく、高純度
の第１の金層８ａ上に低純度の第２の金層８ｂを積層し
た構成を有するもので、バンプコストの低減を図ること
ができ、さらに本実施例を半導体素子４に熱圧着あるい
は超音波ボンディングにより接合する際に、低純度のＭ
２の金層８ｂが硬いことにより、バンプ８のつぶれによ
る広がりを非常に少なく抑えてバンプ８間の短絡を抑止
することができるとともにバンプ８内にリード２かめシ
込むの°を阻止して半導体素子４のエッチ部との接触を
防止することができる。この時、第２の金層８ｂは、第
１の金層８ａよりも低純度で、かつ６０％以上の純度を
必要とし、６０％以下の純度では、フィルムキャリヤの
リードとの接合が不十分となり、歩留捷９低下となる。
９％〜９９．９％の高純度の金のみだけでなく、高純度
の第１の金層８ａ上に低純度の第２の金層８ｂを積層し
た構成を有するもので、バンプコストの低減を図ること
ができ、さらに本実施例を半導体素子４に熱圧着あるい
は超音波ボンディングにより接合する際に、低純度のＭ
２の金層８ｂが硬いことにより、バンプ８のつぶれによ
る広がりを非常に少なく抑えてバンプ８間の短絡を抑止
することができるとともにバンプ８内にリード２かめシ
込むの°を阻止して半導体素子４のエッチ部との接触を
防止することができる。この時、第２の金層８ｂは、第
１の金層８ａよりも低純度で、かつ６０％以上の純度を
必要とし、６０％以下の純度では、フィルムキャリヤの
リードとの接合が不十分となり、歩留捷９低下となる。
また、半導体素子４のアルミパッド６との接合は、バン
プ８の先端側の第１の金層８ａが変形することにより、
アルミパッド５上に自然発生したアルミニウムの酸化膜
を破り、素地のアルミニウム面を露出させ、熱と圧力に
よって共晶結合するだめ、十分な接合強度が得られる。
プ８の先端側の第１の金層８ａが変形することにより、
アルミパッド５上に自然発生したアルミニウムの酸化膜
を破り、素地のアルミニウム面を露出させ、熱と圧力に
よって共晶結合するだめ、十分な接合強度が得られる。
この時、バンプ８の先端側の第１の金層８ａは５μｍ〜
３０μｍの厚さを必要とし、それ以下では第１の金層８
ａの変形が小さいので半導体素子４のアルミハツト６と
の接合を確実に行うことができず、またそれ以上では第
１の金層８ａのつぶれによる広がりが大きくなり、バン
プ８間の短絡が発生する恐れがあるＣまた第１の金層８
ａは、９９．０％以上の純度を必要とし、それ以下では
、第１の金層８ａの変形が小さく、さらに金とアルミニ
ウムとの共晶結合か十分にとれなくアルミパッド６との
接合を確実に行うことができない。接合を確実に行うと
すれば相当な圧力を必要とし、逆に半導体素子４あるい
は、フィルムキャリヤリード２にダメージを生じ、フィ
ルムキャリヤリード２の場合、低荷重（６〜１０ｇ。
３０μｍの厚さを必要とし、それ以下では第１の金層８
ａの変形が小さいので半導体素子４のアルミハツト６と
の接合を確実に行うことができず、またそれ以上では第
１の金層８ａのつぶれによる広がりが大きくなり、バン
プ８間の短絡が発生する恐れがあるＣまた第１の金層８
ａは、９９．０％以上の純度を必要とし、それ以下では
、第１の金層８ａの変形が小さく、さらに金とアルミニ
ウムとの共晶結合か十分にとれなくアルミパッド６との
接合を確実に行うことができない。接合を確実に行うと
すれば相当な圧力を必要とし、逆に半導体素子４あるい
は、フィルムキャリヤリード２にダメージを生じ、フィ
ルムキャリヤリード２の場合、低荷重（６〜１０ｇ。
ダメージのない場合は２０〜３ｏｙ、）でリード切れが
発生する。
発生する。
また、本実施例は第４図に示す工程に従って製造される
。第４図において、第３図と同一符号のものは同一のも
のを示している。まず表面が平滑な無機質板９の一生面
に金を蒸着して金蒸着膜１０を形成して電気メッキの共
通電極とした後、メッキ用絶縁膜としてフォトレジスト
１１を用い半導体素子のバンド位置と同じ位置に窓１２
を形成する。そして、この窓１２の部分に、厚さ６μｍ
〜３０μｍで９９．０％以上の純度を有する第１の金層
８ａ、この第１の金層８ａの純度より低純度であり、６
０％以上の純度を有する第２の金層８ｂをそれぞれ電気
メッキにより順次積層して形成し二層からなる去ンプを
形成する。
。第４図において、第３図と同一符号のものは同一のも
のを示している。まず表面が平滑な無機質板９の一生面
に金を蒸着して金蒸着膜１０を形成して電気メッキの共
通電極とした後、メッキ用絶縁膜としてフォトレジスト
１１を用い半導体素子のバンド位置と同じ位置に窓１２
を形成する。そして、この窓１２の部分に、厚さ６μｍ
〜３０μｍで９９．０％以上の純度を有する第１の金層
８ａ、この第１の金層８ａの純度より低純度であり、６
０％以上の純度を有する第２の金層８ｂをそれぞれ電気
メッキにより順次積層して形成し二層からなる去ンプを
形成する。
次に、フィルムキャリヤのリード２の先端部分をバンプ
８に位置合わせした後、加熱ツール１３によりリード２
とバンプ８の第２の金層８ｂとを熱圧着する。その後、
バンプ８を無機質板９から引ｔ［してバンプ付きフィル
ムキャリヤが完成する。
８に位置合わせした後、加熱ツール１３によりリード２
とバンプ８の第２の金層８ｂとを熱圧着する。その後、
バンプ８を無機質板９から引ｔ［してバンプ付きフィル
ムキャリヤが完成する。
上記の製造方法において、本実施例の）くノブ８は電気
メツキ法により順次積層するだけで形成することができ
、さらに、金蒸着膜１０と電気メッキされた第１の金層
８ａとの界面にてバンプ８が剥離するため、非常に容易
にバンプ付きフィルムキャリヤを製造することができる
とともに、無機質板９は金蒸着膜１０およびフォトレジ
スト１１が残るのでバンプ用基板として半永久的な使用
が可能であり、同一の無機質板９を再使用すれば、２回
目以降は、第１の金層８ａと第２の金層８ｂとの２回の
メソキ工程だけでバンプ８を作ることができる。また、
リード２とバンプ８とを熱圧着する際に、良品のパップ
が形成されたバンプ用基板だけを選択して熱圧着を行う
ことにより、品質の優れたパップ付きフィルムキャリヤ
を製造することができる。
メツキ法により順次積層するだけで形成することができ
、さらに、金蒸着膜１０と電気メッキされた第１の金層
８ａとの界面にてバンプ８が剥離するため、非常に容易
にバンプ付きフィルムキャリヤを製造することができる
とともに、無機質板９は金蒸着膜１０およびフォトレジ
スト１１が残るのでバンプ用基板として半永久的な使用
が可能であり、同一の無機質板９を再使用すれば、２回
目以降は、第１の金層８ａと第２の金層８ｂとの２回の
メソキ工程だけでバンプ８を作ることができる。また、
リード２とバンプ８とを熱圧着する際に、良品のパップ
が形成されたバンプ用基板だけを選択して熱圧着を行う
ことにより、品質の優れたパップ付きフィルムキャリヤ
を製造することができる。
次に、本実施例の製造方法を具体的に説明する。
まず、長尺の可とう仕給縁フィルム１として、幅３５陶
、厚さ１２６μｍのポリイミドフィルムを使用して、第
６図に示すように、スプロケット孔１４およびデバイス
孔１５を予め準備した金型でパンチングして形成した。
、厚さ１２６μｍのポリイミドフィルムを使用して、第
６図に示すように、スプロケット孔１４およびデバイス
孔１５を予め準備した金型でパンチングして形成した。
スプロケット孔１４は２ｍｍＸ３ｍｍの孔を４．７５８
ピンチで可とう仕給縁フィルム１の幅方向の両端に設け
、デバイス孔１５は６ ｍｍ Ｘ ５ ｍｍの孔をスプ
ロケット孔１４０３コマのピッチで可とう仕給縁フィル
ム１の中央に設けた、そして、厚さ３５ ｐｍ 、幅２
２．５ｍｍで厚さ２０μｍの 着剤３付きの電解銅箔を
、スプロケット孔１４を避けて可とう仕給縁フィルム１
上にラミネートした後、フォトエツチング法にて半導体
素子４のパッド位置と適合するパターンのり一ド２を形
成した。リード２の形成においては、デバイス孔１５か
らの銅箔の裏エツチングを防ぐためにデバイス孔１６の
裏側から電解鋼箔にアルカリ可溶性のレジストを塗布し
、パターン形成後除去した。−また、エツチング液には
塩化第二鉄溶液を使用した。その後、スズメッキ液にリ
ード２を形成した可とう仕給縁フィルム１を浸漬し、無
電解メッキ法により厚さ０．４μｍ〜０．６μｍのスズ
の膜を銅箔表面に形成し、水洗いしてデバイス孔１５上
にリード２が延在するフィルムキャリヤを作った。
ピンチで可とう仕給縁フィルム１の幅方向の両端に設け
、デバイス孔１５は６ ｍｍ Ｘ ５ ｍｍの孔をスプ
ロケット孔１４０３コマのピッチで可とう仕給縁フィル
ム１の中央に設けた、そして、厚さ３５ ｐｍ 、幅２
２．５ｍｍで厚さ２０μｍの 着剤３付きの電解銅箔を
、スプロケット孔１４を避けて可とう仕給縁フィルム１
上にラミネートした後、フォトエツチング法にて半導体
素子４のパッド位置と適合するパターンのり一ド２を形
成した。リード２の形成においては、デバイス孔１５か
らの銅箔の裏エツチングを防ぐためにデバイス孔１６の
裏側から電解鋼箔にアルカリ可溶性のレジストを塗布し
、パターン形成後除去した。−また、エツチング液には
塩化第二鉄溶液を使用した。その後、スズメッキ液にリ
ード２を形成した可とう仕給縁フィルム１を浸漬し、無
電解メッキ法により厚さ０．４μｍ〜０．６μｍのスズ
の膜を銅箔表面に形成し、水洗いしてデバイス孔１５上
にリード２が延在するフィルムキャリヤを作った。
次に、第４図と同様の工程でバンプを作った。
まず、無機質板９として４インチウニハルのシリコン板
を使用してその主面に、蒸着法によシ曜さ２０００〜２
６００への金蒸着膜１ｏを形成し、さらに、メッキ用絶
縁膜のフォトレジスト１１をスピンナーで金蒸着膜１ｏ
の表面に塗布し、９０℃で１０分間ベーキングした。そ
の後、マスクを位置合わせし、紫外線を当て、現像し、
フォトレジスト１１を除去して窓１２を形成し、さらに
１１０℃で１０分間ベーキングした。次に９９．０％の
純度の金メッキ液〔田中賞金層工業（株）製、部品名ニ
ュートロネクス２４ｏ〕浴と６７％の純度の金メッキ液
〔口中貴金属工業（株）製、商品名ニュートロネクス２
６ｏ〕浴とを準備し、まず、９９．Ｑ係の純度の金メッ
キ浴に無機質板９を浸漬し、電気メッキによシ厚さ１５
μｍの第１の金層８ａをフォトレジスト１１のない窓１
２の部分に形成し、水洗いした後、６７％の純度の金メ
ッキ浴に浸漬し、電気メッキにより厚さ１０μｍの硬い
第２の金層８ｂを第１の金層８ａ上に形成し、さらに水
浄いしてバンプ８を得ることができた。
を使用してその主面に、蒸着法によシ曜さ２０００〜２
６００への金蒸着膜１ｏを形成し、さらに、メッキ用絶
縁膜のフォトレジスト１１をスピンナーで金蒸着膜１ｏ
の表面に塗布し、９０℃で１０分間ベーキングした。そ
の後、マスクを位置合わせし、紫外線を当て、現像し、
フォトレジスト１１を除去して窓１２を形成し、さらに
１１０℃で１０分間ベーキングした。次に９９．０％の
純度の金メッキ液〔田中賞金層工業（株）製、部品名ニ
ュートロネクス２４ｏ〕浴と６７％の純度の金メッキ液
〔口中貴金属工業（株）製、商品名ニュートロネクス２
６ｏ〕浴とを準備し、まず、９９．Ｑ係の純度の金メッ
キ浴に無機質板９を浸漬し、電気メッキによシ厚さ１５
μｍの第１の金層８ａをフォトレジスト１１のない窓１
２の部分に形成し、水洗いした後、６７％の純度の金メ
ッキ浴に浸漬し、電気メッキにより厚さ１０μｍの硬い
第２の金層８ｂを第１の金層８ａ上に形成し、さらに水
浄いしてバンプ８を得ることができた。
そして、フィルムキャリヤのリード２の先端とバンプ８
とを顕微鏡゛により位置合わせした後、２７０℃はどに
加熱したモリブデン材の加熱ツール１３を用いて、リー
ド１本当１）３ｏ〜５０Ｊの圧力が加わるように圧力設
定してリード２とバンプ８とを熱圧着することによって
バンプ付きフィルムキャリヤが完成した１、 以上のようにして製造した本実施例を使用して、半導体
素子４のアルミニウムパッド５に、ツール先端温度が４
８０℃〜５００℃のモリブデンツールで、リード１本当
り６０〜８０９の圧力で直かにボンディングしても、本
実施例はバンプつぶれ広が９の少ない、確実な接合状態
を得ることができた。
とを顕微鏡゛により位置合わせした後、２７０℃はどに
加熱したモリブデン材の加熱ツール１３を用いて、リー
ド１本当１）３ｏ〜５０Ｊの圧力が加わるように圧力設
定してリード２とバンプ８とを熱圧着することによって
バンプ付きフィルムキャリヤが完成した１、 以上のようにして製造した本実施例を使用して、半導体
素子４のアルミニウムパッド５に、ツール先端温度が４
８０℃〜５００℃のモリブデンツールで、リード１本当
り６０〜８０９の圧力で直かにボンディングしても、本
実施例はバンプつぶれ広が９の少ない、確実な接合状態
を得ることができた。
発明の詳細
な説明したように、本発明は、９９．０％以上の純度を
有する第１の金層、それ以下の純度で５０％以上の純度
を有する第２の金層を順次積層して形成したバンプをフ
ィルムギヤリヤのリードの先端部分に熱圧着したもので
あるので、バンプそのもののコストの低減が図られ、さ
らに半導体素子は未処理のままで半導体素子パッドにボ
ンディングすることができ、その際に、確実な接合が得
られるとともに、バングのつぶれによる広がシが小さく
かつ半導体素子のエツジ部とリードの接触がないのでフ
ァインパターン化に適し、また、容易に商品質のものを
製造することができ、量産性が高い等の効果を有するも
のである。
有する第１の金層、それ以下の純度で５０％以上の純度
を有する第２の金層を順次積層して形成したバンプをフ
ィルムギヤリヤのリードの先端部分に熱圧着したもので
あるので、バンプそのもののコストの低減が図られ、さ
らに半導体素子は未処理のままで半導体素子パッドにボ
ンディングすることができ、その際に、確実な接合が得
られるとともに、バングのつぶれによる広がシが小さく
かつ半導体素子のエツジ部とリードの接触がないのでフ
ァインパターン化に適し、また、容易に商品質のものを
製造することができ、量産性が高い等の効果を有するも
のである。
第１図は従来のフィルムキャリヤと半導体素子の断面図
、第２図は従来のバンプ付きフィルムキャリヤと半導体
素子の断面図、第３図は本発明のバンプ付きフィルムキ
ャリヤの一実施例と半導体素子の断面図、第４図は本発
明のバンプ付きフィルムキャリヤの製造方法の実施例の
工程図、第５図は本発明の実施例のフィルムキャリヤの
平面図である。 １・・・・・・可とう仕給縁フィルム、２・・・・・・
リード、３・・・・・・接着剤、４・・・・・・半導体
素子、５・・・・・・アルミニウムパッド、６，７・・
・・・・金バンプ、８・・・・・・バンプ、８ａ・・・
・・・９９．０％以上の純度を有する第１の金層、８ｂ
・・・・・・第１の金層よシ低純度で６０％以上の純度
を有する第２の金層、９・・・・・・無機質板、１ｏ・
・・・・・金蒸着膜、１１・・・・・・フォトレジスト
、１２・・・・・・窓、１３・・・・・・加熱ツール、
１４・・・・・・スプロケット孔、１６・・・・・・デ
バイス孔。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ２ 第２図
、第２図は従来のバンプ付きフィルムキャリヤと半導体
素子の断面図、第３図は本発明のバンプ付きフィルムキ
ャリヤの一実施例と半導体素子の断面図、第４図は本発
明のバンプ付きフィルムキャリヤの製造方法の実施例の
工程図、第５図は本発明の実施例のフィルムキャリヤの
平面図である。 １・・・・・・可とう仕給縁フィルム、２・・・・・・
リード、３・・・・・・接着剤、４・・・・・・半導体
素子、５・・・・・・アルミニウムパッド、６，７・・
・・・・金バンプ、８・・・・・・バンプ、８ａ・・・
・・・９９．０％以上の純度を有する第１の金層、８ｂ
・・・・・・第１の金層よシ低純度で６０％以上の純度
を有する第２の金層、９・・・・・・無機質板、１ｏ・
・・・・・金蒸着膜、１１・・・・・・フォトレジスト
、１２・・・・・・窓、１３・・・・・・加熱ツール、
１４・・・・・・スプロケット孔、１６・・・・・・デ
バイス孔。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ２ 第２図
Claims (3)
- （１） 可とう仕給縁フィルム上、もしくは、可とう仕
給縁フィルム上の開孔部まで延在して形成された複数本
のリードと、このリードの先端部分に、第１の金層と第
２の金層からなる金バンプが形成され、前記第１の金層
が９９．０％以上の純度を有し、さらに第２の金層、が
、第１の金層の純度よシ低純度であり６ｏ、ｏ％以上の
純度を有することを特徴とするバング付フィルムキャ１
７ ヤ。 - （２） 前記第１の金層が５１ｔｍ〜３０μｍの厚さを
有することを特徴とする特許請求の範囲第１項記載のバ
ンプ付フィルムキャリヤ。 - （３） 無機質板の一生血に金層を形成し、前記金層上
に、半導体素子のアルミニウムパッドに対応した位置に
窓をもつメッキ用絶縁膜を設け、この窓の部分に純度９
９．０％以上の第１の金層、純度５０、ＯＬ％以上の第
２の金層を順次積層させて金バンプを形成する工程と、
可とう仕給縁フィルム上、もしくは可とう仕給縁フィル
ム上の開孔部まで延在して形成された複数本のリードの
先端部分と、前記無機質板上に形成された金バンプとを
位置合わせした後、加熱ツールにより前記金バンプを前
記リードの先端部分に熱圧着する工程とからなることを
特徴とするバンプ付フィルムキャリヤの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58196347A JPS6088452A (ja) | 1983-10-20 | 1983-10-20 | バンプ付フイルムキヤリヤとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58196347A JPS6088452A (ja) | 1983-10-20 | 1983-10-20 | バンプ付フイルムキヤリヤとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6088452A true JPS6088452A (ja) | 1985-05-18 |
| JPH031832B2 JPH031832B2 (ja) | 1991-01-11 |
Family
ID=16356322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58196347A Granted JPS6088452A (ja) | 1983-10-20 | 1983-10-20 | バンプ付フイルムキヤリヤとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6088452A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0327996A2 (en) * | 1988-02-09 | 1989-08-16 | National Semiconductor Corporation | Tape automated bonding of bumped tape on bumped die |
| JP2014201030A (ja) * | 2013-04-08 | 2014-10-27 | アオイ電子株式会社 | 回路基板およびそれを用いたサーマルプリントヘッド |
-
1983
- 1983-10-20 JP JP58196347A patent/JPS6088452A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0327996A2 (en) * | 1988-02-09 | 1989-08-16 | National Semiconductor Corporation | Tape automated bonding of bumped tape on bumped die |
| JP2014201030A (ja) * | 2013-04-08 | 2014-10-27 | アオイ電子株式会社 | 回路基板およびそれを用いたサーマルプリントヘッド |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH031832B2 (ja) | 1991-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4052915B2 (ja) | 回路装置の製造方法 | |
| KR20110081813A (ko) | 리드 프레임 기판과 그 제조 방법 및 반도체 장치 | |
| US7030033B2 (en) | Method for manufacturing circuit devices | |
| US3747202A (en) | Method of making beam leads on substrates | |
| JPS6088452A (ja) | バンプ付フイルムキヤリヤとその製造方法 | |
| WO1999004424A1 (en) | Semiconductor device, mounting structure thereof and method of fabrication thereof | |
| JPH0443418B2 (ja) | ||
| JPH11102938A (ja) | Ｔａｂ用テープキャリア及びその製造方法 | |
| US20090236024A1 (en) | Method of manufacturing wiring substrate, and method of manufacturing semiconductor device | |
| WO2003002786A1 (fr) | Procede d'electrodeposition et procede de fabrication de carte imprimee | |
| JPS6331138A (ja) | 半導体装置の製造方法 | |
| JP2005123493A (ja) | 配線基板及び素子実装基板 | |
| JP2705263B2 (ja) | Ｔａｂ用テープキャリアの製造方法 | |
| JPH0478175B2 (ja) | ||
| JPH061789B2 (ja) | 半導体装置用フイルムキヤリア | |
| JPH11111782A (ja) | 半導体装置用テープキャリア及びそのテープキャリアを使用した半導体装置 | |
| JPH11102939A (ja) | 半導体素子搭載用テープキャリアおよびこれを用いた半導体装置 | |
| JPS6086840A (ja) | 半導体装置の製造方法 | |
| JP2001284387A (ja) | 半導体装置とその製造方法ならびに半導体装置の実装構造 | |
| JPH05129508A (ja) | 半導体装置用リードフレーム及びその製造方法 | |
| JP3036300B2 (ja) | Ｔａｂテープの製造方法と半導体装置の製造方法 | |
| JPH10242367A (ja) | 半導体装置およびその製造方法 | |
| JPH10303254A (ja) | 半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置 | |
| JPH03132050A (ja) | バンプ付テープキャリヤおよびそれを用いた半導体装置 | |
| JPH01170035A (ja) | マイクロ入出力ピンおよびその製造方法 |