JPH031832B2 - - Google Patents
Info
- Publication number
- JPH031832B2 JPH031832B2 JP58196347A JP19634783A JPH031832B2 JP H031832 B2 JPH031832 B2 JP H031832B2 JP 58196347 A JP58196347 A JP 58196347A JP 19634783 A JP19634783 A JP 19634783A JP H031832 B2 JPH031832 B2 JP H031832B2
- Authority
- JP
- Japan
- Prior art keywords
- gold
- gold layer
- purity
- bump
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910052737 gold Inorganic materials 0.000 claims description 76
- 239000010931 gold Substances 0.000 claims description 76
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 75
- 239000004065 semiconductor Substances 0.000 claims description 31
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 238000007747 plating Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 4
- 239000000969 carrier Substances 0.000 claims description 2
- 238000007906 compression Methods 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 150000002343 gold Chemical class 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体素子の実装に使用されるフイ
ルムキヤリヤに関し、特に、半導体素子とフイル
ムキヤリヤのボンデイングに関するものである。
ルムキヤリヤに関し、特に、半導体素子とフイル
ムキヤリヤのボンデイングに関するものである。
従来例の構成とその問題点
一般に、半導体素子のボンデイング方式の中で
高速で量産性に富み、かつ高い信頼性を有する方
式として、複数の電極を一度にボンデイングする
ことができるフイルムキヤリヤによる方法が広く
知られている。
高速で量産性に富み、かつ高い信頼性を有する方
式として、複数の電極を一度にボンデイングする
ことができるフイルムキヤリヤによる方法が広く
知られている。
このフイルムキヤリヤは、第1図に示すように
デバイス孔が形成された可とう性絶縁フイルム1
上に、デバイス孔に延在するように形成された複
数本のリード2が接着剤3により接着されたもの
で、半導体素子4のアルミニウムパツド5上に形
成された金バンプ6とフイルムキヤリヤのリード
2の先端とが熱圧着あるいは超音波ボンデイング
により接合されるものである。
デバイス孔が形成された可とう性絶縁フイルム1
上に、デバイス孔に延在するように形成された複
数本のリード2が接着剤3により接着されたもの
で、半導体素子4のアルミニウムパツド5上に形
成された金バンプ6とフイルムキヤリヤのリード
2の先端とが熱圧着あるいは超音波ボンデイング
により接合されるものである。
しかしながら、このような従来のフイルムキヤ
リヤでは、半導体素子4にバンプ形成処理を必要
とするため、半導体素子そのものの歩留りが大き
く低減する。これは良品を半導体素子4にバンプ
を形成したとしてもバンプを形成する際に不良品
となる場合があり得るためであり、バンプを形成
した半導体素子が非常に高価なものになる。さら
に、バンプ形成処理を各半導体メーカーに新たに
依頼しなければならず、各半導体メーカーの製品
を自由に使用することができないなどの欠点があ
つた。
リヤでは、半導体素子4にバンプ形成処理を必要
とするため、半導体素子そのものの歩留りが大き
く低減する。これは良品を半導体素子4にバンプ
を形成したとしてもバンプを形成する際に不良品
となる場合があり得るためであり、バンプを形成
した半導体素子が非常に高価なものになる。さら
に、バンプ形成処理を各半導体メーカーに新たに
依頼しなければならず、各半導体メーカーの製品
を自由に使用することができないなどの欠点があ
つた。
そこで従来、第2図に示すように、可とう性絶
縁フイルム1のデバイス孔に延在して形成された
リード2の先端部分に、金メツキ法あるいは金球
を熱圧着して金バンプ7を形成し、半導体素子4
のアルミニウムパツド5が未処理のままでボンデ
イングすることができるバンプ付フイルムキヤリ
ヤが提案されていた。
縁フイルム1のデバイス孔に延在して形成された
リード2の先端部分に、金メツキ法あるいは金球
を熱圧着して金バンプ7を形成し、半導体素子4
のアルミニウムパツド5が未処理のままでボンデ
イングすることができるバンプ付フイルムキヤリ
ヤが提案されていた。
しかしながら、従来のバンプ付フイルムキヤリ
ヤは、バンプが99.99%〜99.9%の純度を有する
金だけで作られているため、高価であり、さらに
は熱圧着および超音波ボンデイングの際に金バン
プ7のつぶれによる広がりが大きく、金バンプ7
どうしで短絡が生じてフアインピツチ化に追従す
ることができなかつた。そのため、高度に集積化
された半導体素子には使用することができず、用
途が限定されたり、金バンプ7のつぶれるよる広
がりが大きいことから、リード2が金バンプ7の
中にめり込み、半導体素子4のエツジ部と、リー
ド2とが短絡する等の欠点があつた。
ヤは、バンプが99.99%〜99.9%の純度を有する
金だけで作られているため、高価であり、さらに
は熱圧着および超音波ボンデイングの際に金バン
プ7のつぶれによる広がりが大きく、金バンプ7
どうしで短絡が生じてフアインピツチ化に追従す
ることができなかつた。そのため、高度に集積化
された半導体素子には使用することができず、用
途が限定されたり、金バンプ7のつぶれるよる広
がりが大きいことから、リード2が金バンプ7の
中にめり込み、半導体素子4のエツジ部と、リー
ド2とが短絡する等の欠点があつた。
発明の目的
本発明は、上記従来例の欠点に鑑みてなされた
もので、半導体素子は未処理のままでボンデイン
グすることができ、かつバンプのつぶれによる広
がりが小さく、フアインパターン化に適し、さら
に容易に製造することがき、安価であり量産性の
優れたバンプ付きフイルムキヤリヤとその製造方
法を提供するものである。
もので、半導体素子は未処理のままでボンデイン
グすることができ、かつバンプのつぶれによる広
がりが小さく、フアインパターン化に適し、さら
に容易に製造することがき、安価であり量産性の
優れたバンプ付きフイルムキヤリヤとその製造方
法を提供するものである。
発明の構成
上記目的を達成するために、本発明は、可とう
性絶縁フイルム上もしくは可とう性絶縁フイルム
上の開孔部まで延在して形成された複数本のリー
ドの先端部分に、純度99.0%以上の第1の金層と
純度50.0%以上の第2金層からなる金バンプを備
えたもので、一主面に金が形成された無機質板
に、半導体素子のアルミニウムパツドに対応した
位置に窓をもつ、メツキ用絶縁膜を設け、この窓
の部分に、第1の金層、第2の金層を順次積層し
て金バンプを形成し、この金バンプをフイルムキ
ヤリヤのリードに熱圧着するものである。
性絶縁フイルム上もしくは可とう性絶縁フイルム
上の開孔部まで延在して形成された複数本のリー
ドの先端部分に、純度99.0%以上の第1の金層と
純度50.0%以上の第2金層からなる金バンプを備
えたもので、一主面に金が形成された無機質板
に、半導体素子のアルミニウムパツドに対応した
位置に窓をもつ、メツキ用絶縁膜を設け、この窓
の部分に、第1の金層、第2の金層を順次積層し
て金バンプを形成し、この金バンプをフイルムキ
ヤリヤのリードに熱圧着するものである。
実施例の説明
以下、図面により本発明の実施例を詳細に説明
する。第3図は本発明のバンプ付きフイルムキヤ
リヤの実施例の構成を示す図で、第1図および第
2図と同一符号のものは同一のものを示してい
る。第3図において、可とう性絶縁フイルム1の
デバイス孔まで延在して形成された複数本のリー
ド2の先端部分にバンプ8が形成されている。こ
のバンプ8は、厚さ5μm〜30μmで、99.0%以上
の純度を有する第1の金層8a上に、この第1を
金層8aの純度より低純度であり、50%以上の純
度を有する第2の金層8bが形成されたものであ
る。
する。第3図は本発明のバンプ付きフイルムキヤ
リヤの実施例の構成を示す図で、第1図および第
2図と同一符号のものは同一のものを示してい
る。第3図において、可とう性絶縁フイルム1の
デバイス孔まで延在して形成された複数本のリー
ド2の先端部分にバンプ8が形成されている。こ
のバンプ8は、厚さ5μm〜30μmで、99.0%以上
の純度を有する第1の金層8a上に、この第1を
金層8aの純度より低純度であり、50%以上の純
度を有する第2の金層8bが形成されたものであ
る。
上記の構成において、本実施例は、バンプ8が
99.99%〜99.9%の高純度の金のみだけでなく、
高純度の第1の金層8a上に低純度の第2の金層
8bを積層した構成を有するもので、バンプコス
トの低減を図ることができ、さらに本実施例を半
導体素子4の熱圧着あるいは超音波ボンデイング
により接合する際に、低純度の第2の金層8bが
硬いことにより、バンプ8のつぶれによる広がり
を非常に少なく抑えてバンプ8間の短絡を抑止す
ることができるとともにバンプ8内にリード2が
めり込むのを阻止して半導体素子4のエツヂ部と
の接触を防止することができる。この時、第2の
金層8aは、第1の金層8bよりも低純度で、か
つ50%以上の純度を必要とし、50%以下の純度で
は、フイルムキヤリヤのリードとの接合が不十分
となり、歩留まり低下となる。また、半導体素子
4のアルミパツド5との接合は、バンプ8の先端
側の第1の金層8aが変形することにより、アル
ミパツド5上に自然発生したアルミニウムの酸化
膜を破り、素地のアルミニウム面を露出させ、熱
の圧力によつて共晶結合するため、十分な接合強
度が得られる。この時、バンプ8の先端側の第1
の金層8aは5μm〜30μmの厚さを必要とし、そ
れ以下では第1の金層8aの変化が小さいので半
導体素子4のアルミニウムパツド5との接合を確
実に行うことができず、またそれ以上では第1の
金層8aのつぶれによる広がりが大きくなり、バ
ンプ8間の短絡が発生する恐れがある。また第1
の金層8aは、99.0%以上の純度を必要とし、そ
れ以下では、第1の金層8aの変形が小さく、さ
らに金とアルミニウムとの共晶結合が十分にとれ
なくアルミパツド5との接合を確実に行うことが
できない。接合を確実に行うとすれば相当な圧力
を必要とし、逆に半導体素子4あるいは、フイル
ムキヤリヤリード2にダメージを生じ、フイルム
キヤリヤリード2の場合、低荷重(5〜10g、ダ
メージのない場合は20〜30g)でリード切れが発
生する。
99.99%〜99.9%の高純度の金のみだけでなく、
高純度の第1の金層8a上に低純度の第2の金層
8bを積層した構成を有するもので、バンプコス
トの低減を図ることができ、さらに本実施例を半
導体素子4の熱圧着あるいは超音波ボンデイング
により接合する際に、低純度の第2の金層8bが
硬いことにより、バンプ8のつぶれによる広がり
を非常に少なく抑えてバンプ8間の短絡を抑止す
ることができるとともにバンプ8内にリード2が
めり込むのを阻止して半導体素子4のエツヂ部と
の接触を防止することができる。この時、第2の
金層8aは、第1の金層8bよりも低純度で、か
つ50%以上の純度を必要とし、50%以下の純度で
は、フイルムキヤリヤのリードとの接合が不十分
となり、歩留まり低下となる。また、半導体素子
4のアルミパツド5との接合は、バンプ8の先端
側の第1の金層8aが変形することにより、アル
ミパツド5上に自然発生したアルミニウムの酸化
膜を破り、素地のアルミニウム面を露出させ、熱
の圧力によつて共晶結合するため、十分な接合強
度が得られる。この時、バンプ8の先端側の第1
の金層8aは5μm〜30μmの厚さを必要とし、そ
れ以下では第1の金層8aの変化が小さいので半
導体素子4のアルミニウムパツド5との接合を確
実に行うことができず、またそれ以上では第1の
金層8aのつぶれによる広がりが大きくなり、バ
ンプ8間の短絡が発生する恐れがある。また第1
の金層8aは、99.0%以上の純度を必要とし、そ
れ以下では、第1の金層8aの変形が小さく、さ
らに金とアルミニウムとの共晶結合が十分にとれ
なくアルミパツド5との接合を確実に行うことが
できない。接合を確実に行うとすれば相当な圧力
を必要とし、逆に半導体素子4あるいは、フイル
ムキヤリヤリード2にダメージを生じ、フイルム
キヤリヤリード2の場合、低荷重(5〜10g、ダ
メージのない場合は20〜30g)でリード切れが発
生する。
また、本実施例は第4図に示す工程に従つて製
造される。第4図において、第3図と同一符号の
ものは同一のものを示している。まず表面が平滑
な無機質板9の一主面に金を蒸着して金蒸着膜1
0を形成して電気メツキの共通電極とした後、メ
ツキ用絶縁膜としてフオトレジスト11を用い半
導体素子のパツト位置と同じ位置に窓12を形成
する。そして、この窓12の部分に、厚さ5μm
〜30μmで99.0%以上の純度を有する第1の金層
8a、この第1の金層8aの純度より低純度であ
り、50%以上の純度を有する第2の金層8bをそ
れぞれ電気メツキにより順次積層して形成し、二
層からなるバンプを形成する。
造される。第4図において、第3図と同一符号の
ものは同一のものを示している。まず表面が平滑
な無機質板9の一主面に金を蒸着して金蒸着膜1
0を形成して電気メツキの共通電極とした後、メ
ツキ用絶縁膜としてフオトレジスト11を用い半
導体素子のパツト位置と同じ位置に窓12を形成
する。そして、この窓12の部分に、厚さ5μm
〜30μmで99.0%以上の純度を有する第1の金層
8a、この第1の金層8aの純度より低純度であ
り、50%以上の純度を有する第2の金層8bをそ
れぞれ電気メツキにより順次積層して形成し、二
層からなるバンプを形成する。
次に、フイルムキヤリヤのリード2の先端部分
をバンプ8に位置合わせした後、加熱ツール13
によりリード2とバンプ8の第2の金層8bとを
熱圧着する。その後、バンプ8を無機質板9から
引き離してバンプ付きフイルムキヤリヤが完成す
る。
をバンプ8に位置合わせした後、加熱ツール13
によりリード2とバンプ8の第2の金層8bとを
熱圧着する。その後、バンプ8を無機質板9から
引き離してバンプ付きフイルムキヤリヤが完成す
る。
上記の製造方法において、本実施例のバンプ8
は電気メツキ法により順次積層するだけで形成す
ることができ、さらに、金蒸着膜10と電気メツ
キされた第1の金層8aとの界面にてバンプ8が
剥離するため、非常に容易にバンプ付きフイルム
キヤリヤを製造することができるとともに、無機
質板9は金蒸着膜10およびフオトレジスト11
が残るのでバンプ用基板として半永久的な使用が
可能であり、同一の無機質板9を再使用すれば、
2回目以降は、第1の金層8aと第2の金層8b
との2回のメツキ工程だげでバンプ8を作ること
ができる。また、リード2とバンプ8とを熱圧着
する際に、良品のバンプが形成されたバンプ用基
板だけを選択して熱圧着を行うことにより、品質
のすぐれたバンプ付きフイルムキヤリヤを製造す
ることができる。
は電気メツキ法により順次積層するだけで形成す
ることができ、さらに、金蒸着膜10と電気メツ
キされた第1の金層8aとの界面にてバンプ8が
剥離するため、非常に容易にバンプ付きフイルム
キヤリヤを製造することができるとともに、無機
質板9は金蒸着膜10およびフオトレジスト11
が残るのでバンプ用基板として半永久的な使用が
可能であり、同一の無機質板9を再使用すれば、
2回目以降は、第1の金層8aと第2の金層8b
との2回のメツキ工程だげでバンプ8を作ること
ができる。また、リード2とバンプ8とを熱圧着
する際に、良品のバンプが形成されたバンプ用基
板だけを選択して熱圧着を行うことにより、品質
のすぐれたバンプ付きフイルムキヤリヤを製造す
ることができる。
次に、本実施例の製造方法を具体的に説明す
る。まず、長尺の可とう性絶縁フイルム1とし
て、幅35mm、厚さ125μmのポリイミドフイルム
を使用して、第5図に示すように、スプロケツト
孔14およびデバイス孔15を予め準備した金型
でパンチングして形成した。スプロケツト孔14
は2mm×3mmの孔を4.75mmピツチで可とう性絶縁
フイルム1の幅方向の両端に設け、デバイス孔1
5は5mm×5mmの孔をスプロケツト孔14の3コ
マをピツチで可とう性絶縁フイルム1の中央に設
けた、そして、厚さ35μm、幅22.5mmで厚さ20μm
の着剤3付きの電解銅箔を、スプロケツト孔14
を避けて可とう性絶縁フイルム1上にラミネート
した後、フオトエツチング法にて半導体素子4の
パツト位置と適合するパターンのリード2を形成
した。リード2の形成においては、デバイス孔1
5からの銅箔を裏エツチングを防ぐためにデバイ
ス孔15の裏側から電解銅箔にアルカリ可溶性の
レジストを塗布し、パターン形成後除去した。ま
た、エツチング液には塩化第二鉄溶液を使用し
た。その後、スズメツキ液にリード2を形成した
可とう性絶縁フイルム1を浸漬し、無電解メツキ
法により厚さ0.4μm〜0.6μmのスズの膜を銅箔表
面に形成し、水洗いしてデバイス孔15上にリー
ド2が延在するフイルムキヤリヤを作つた。
る。まず、長尺の可とう性絶縁フイルム1とし
て、幅35mm、厚さ125μmのポリイミドフイルム
を使用して、第5図に示すように、スプロケツト
孔14およびデバイス孔15を予め準備した金型
でパンチングして形成した。スプロケツト孔14
は2mm×3mmの孔を4.75mmピツチで可とう性絶縁
フイルム1の幅方向の両端に設け、デバイス孔1
5は5mm×5mmの孔をスプロケツト孔14の3コ
マをピツチで可とう性絶縁フイルム1の中央に設
けた、そして、厚さ35μm、幅22.5mmで厚さ20μm
の着剤3付きの電解銅箔を、スプロケツト孔14
を避けて可とう性絶縁フイルム1上にラミネート
した後、フオトエツチング法にて半導体素子4の
パツト位置と適合するパターンのリード2を形成
した。リード2の形成においては、デバイス孔1
5からの銅箔を裏エツチングを防ぐためにデバイ
ス孔15の裏側から電解銅箔にアルカリ可溶性の
レジストを塗布し、パターン形成後除去した。ま
た、エツチング液には塩化第二鉄溶液を使用し
た。その後、スズメツキ液にリード2を形成した
可とう性絶縁フイルム1を浸漬し、無電解メツキ
法により厚さ0.4μm〜0.6μmのスズの膜を銅箔表
面に形成し、水洗いしてデバイス孔15上にリー
ド2が延在するフイルムキヤリヤを作つた。
次に、第4図と同様の工程でバンプを作つた。
まず、無機質板9として4インチウエハーのシリ
コン板を使用してその主面に、蒸着法により厚さ
2000〜2500〓の金蒸着膜10を形成し、さらに、
メツキ用絶縁膜のフオトレジスト11をスピンナ
ーで金蒸着膜10の表面に塗布し、90℃で10分間
ベーキングした。その後、マスクを位置合わせ
し、紫外線を当て、現像し、フオトレジスト11
を除去して窓12を形成し、さらに110℃で10分
間ベーキングした。次に99.0%の純度の金メツキ
液〔田中貴金層工業(株)製、商品名ニュートロネク
ス240〕浴と67%の純度の金メツキ液〔田中貴金
属工業(株)製、商品名ニュートロネクス260〕浴と
準備し、まず、99.0%の純度の金メツキ浴に無機
質板9を浸漬し、電気メツキにより厚さ15μmの
第1の金層8aをフオトレジスト11のない窓1
2の部分に形成し、水洗いした後、67%の純度の
金メツキ浴に浸漬し、電気メツキにより厚さ10μ
mの硬い第2の金層8bを第1の金層8a上に形
成し、さらに水浄いしてバンプ8を得ることがで
きた。
まず、無機質板9として4インチウエハーのシリ
コン板を使用してその主面に、蒸着法により厚さ
2000〜2500〓の金蒸着膜10を形成し、さらに、
メツキ用絶縁膜のフオトレジスト11をスピンナ
ーで金蒸着膜10の表面に塗布し、90℃で10分間
ベーキングした。その後、マスクを位置合わせ
し、紫外線を当て、現像し、フオトレジスト11
を除去して窓12を形成し、さらに110℃で10分
間ベーキングした。次に99.0%の純度の金メツキ
液〔田中貴金層工業(株)製、商品名ニュートロネク
ス240〕浴と67%の純度の金メツキ液〔田中貴金
属工業(株)製、商品名ニュートロネクス260〕浴と
準備し、まず、99.0%の純度の金メツキ浴に無機
質板9を浸漬し、電気メツキにより厚さ15μmの
第1の金層8aをフオトレジスト11のない窓1
2の部分に形成し、水洗いした後、67%の純度の
金メツキ浴に浸漬し、電気メツキにより厚さ10μ
mの硬い第2の金層8bを第1の金層8a上に形
成し、さらに水浄いしてバンプ8を得ることがで
きた。
そして、フイルムキヤリヤのリード2の先端と
バンプ8とを顕微鏡により位置合わせした後、
270℃ほどに加熱したモリブデン材の加熱ツール
13を用いて、リード1本当り30〜50gの圧力が
加わるように圧力設定してリード2とバンプ8と
を熱圧着することによつてバンプ付きフイルムキ
ヤリヤが完成した。
バンプ8とを顕微鏡により位置合わせした後、
270℃ほどに加熱したモリブデン材の加熱ツール
13を用いて、リード1本当り30〜50gの圧力が
加わるように圧力設定してリード2とバンプ8と
を熱圧着することによつてバンプ付きフイルムキ
ヤリヤが完成した。
以上のようにして製造した本実施例を使用し
て、半導体素子4のアルミニウムパツド5に、ツ
ール先端温度が480℃〜500℃のモリブデンツール
でリード1本当り60〜80gの圧力で直かにボンデ
イングしても、本実施例はバンプつぶれ広がりの
少ない、確実な接合状態を得ることができた。
て、半導体素子4のアルミニウムパツド5に、ツ
ール先端温度が480℃〜500℃のモリブデンツール
でリード1本当り60〜80gの圧力で直かにボンデ
イングしても、本実施例はバンプつぶれ広がりの
少ない、確実な接合状態を得ることができた。
発明の効果
以上説明したように、本発明は、99.0%以上の
純度を有する第1を金層、それ以下の純度で50%
以上の純度を有する第2の金層を順次積層して形
成したバンプをフイルムキヤリヤのリードの先端
部分に熱圧着したものであるので、バンプそのも
ののコストの低減が図られ、さらに半導体素子は
未処理のままで半導体素子パツトにボンデイング
することができ、その際に、確実な接合が得られ
るとともに、バンプのつぶれによる広がりが小さ
くかつ半導体素子のエツジ部とリードの接触がな
いのでフアインパターン化に適し、また、容易に
商品質のものを製造することができ、量産性が高
い等の効果を有するものである。
純度を有する第1を金層、それ以下の純度で50%
以上の純度を有する第2の金層を順次積層して形
成したバンプをフイルムキヤリヤのリードの先端
部分に熱圧着したものであるので、バンプそのも
ののコストの低減が図られ、さらに半導体素子は
未処理のままで半導体素子パツトにボンデイング
することができ、その際に、確実な接合が得られ
るとともに、バンプのつぶれによる広がりが小さ
くかつ半導体素子のエツジ部とリードの接触がな
いのでフアインパターン化に適し、また、容易に
商品質のものを製造することができ、量産性が高
い等の効果を有するものである。
第1図は従来のフイルムキヤリヤと半導体素子
の断面図、第2図は従来のバンプ付きフイルムキ
ヤリヤと半導体素子の断面図、第3図は本発明の
バンプ付きフイルムキヤリヤの一実施例と半導体
素子の断面図、第4図は本発明のバンプ付きフイ
ルムキヤリヤの製造方法の実施例の工程図、第5
図は本発明の実施例のフイルムキヤリヤの平面図
である。 1……可とう性絶縁フイルム、2……リード、
3……接着剤、4……半導体素子、5……アルミ
ニウムパツド、6,7……金バンプ、8……バン
プ、8a……99.0%以上の純度を有する第1の金
層、8b……第1の金層より低純度で50%以上の
純度を有する第2の金層、9……無機質板、10
……金蒸着膜、11……フオトレジスト、12…
…窓、13……加熱ツール、14……スプロケツ
ト孔、15……デバイス孔。
の断面図、第2図は従来のバンプ付きフイルムキ
ヤリヤと半導体素子の断面図、第3図は本発明の
バンプ付きフイルムキヤリヤの一実施例と半導体
素子の断面図、第4図は本発明のバンプ付きフイ
ルムキヤリヤの製造方法の実施例の工程図、第5
図は本発明の実施例のフイルムキヤリヤの平面図
である。 1……可とう性絶縁フイルム、2……リード、
3……接着剤、4……半導体素子、5……アルミ
ニウムパツド、6,7……金バンプ、8……バン
プ、8a……99.0%以上の純度を有する第1の金
層、8b……第1の金層より低純度で50%以上の
純度を有する第2の金層、9……無機質板、10
……金蒸着膜、11……フオトレジスト、12…
…窓、13……加熱ツール、14……スプロケツ
ト孔、15……デバイス孔。
Claims (1)
- 【特許請求の範囲】 1 可とう性絶縁フイルム上、もしくは、可とう
性絶縁フイルム上の開孔部まで延在して形成され
た複数本のリードと、このリードの先端部分に、
第1の金層と第2の金層からなる金バンプが形成
され、前記第1の金層が99.0%以上の純度を有
し、さらに第2の金層が、第1の金層の純度より
低純度であり50.0%以上の純度を有することを特
徴とするバンプ付フイルムキヤリヤ。 2 前記第1の金層が5μm〜30μmの厚さを有す
ることを特徴とする特許請求の範囲第1項記載の
バンプ付フイルムキヤリヤ。 3 無機質板の一主面に金層を形成し、前記金層
上に、半導体素子のアルミニウムパツドに対応し
た位置に窓をもつメツキ用絶縁膜を設け、この窓
の部分に純度99.0%以上の第1の金層、純度50.0
%以上の第2の金層を順次積層させて金バンプを
形成する工程と、可とう性絶縁フイルム上、もし
くは可とう性絶縁フイルム上の開孔部まで延在し
て形成された複数本のリードの先端部分と、前記
無機質板上に形成された金バンプとを位置合わせ
した後、加熱ツールにより前記金バンプを前記リ
ードの先端部分に熱圧着する工程とからなること
を特徴とするバンプ付フイルムキヤリヤの製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58196347A JPS6088452A (ja) | 1983-10-20 | 1983-10-20 | バンプ付フイルムキヤリヤとその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58196347A JPS6088452A (ja) | 1983-10-20 | 1983-10-20 | バンプ付フイルムキヤリヤとその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6088452A JPS6088452A (ja) | 1985-05-18 |
JPH031832B2 true JPH031832B2 (ja) | 1991-01-11 |
Family
ID=16356322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58196347A Granted JPS6088452A (ja) | 1983-10-20 | 1983-10-20 | バンプ付フイルムキヤリヤとその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6088452A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0327996A3 (en) * | 1988-02-09 | 1990-12-27 | National Semiconductor Corporation | Tape automated bonding of bumped tape on bumped die |
JP6202721B2 (ja) * | 2013-04-08 | 2017-09-27 | アオイ電子株式会社 | 回路基板およびそれを用いたサーマルプリントヘッド |
-
1983
- 1983-10-20 JP JP58196347A patent/JPS6088452A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6088452A (ja) | 1985-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5065586B2 (ja) | 半導体装置の製造方法 | |
KR100639736B1 (ko) | 회로 장치의 제조 방법 | |
JP2004119726A (ja) | 回路装置の製造方法 | |
JP2004119727A (ja) | 回路装置の製造方法 | |
JPH0357617B2 (ja) | ||
JPH0443418B2 (ja) | ||
JPH031832B2 (ja) | ||
US20030157789A1 (en) | Bump manufacturing method | |
JPH01140753A (ja) | 立体型半導体装置の製造方法 | |
KR0165883B1 (ko) | 테이프 자동화 본딩 프로세스용의 금/주석 공정 본딩 | |
JPH11102938A (ja) | Tab用テープキャリア及びその製造方法 | |
JPH0195539A (ja) | 半導体装置及びその製造方法 | |
JP2721580B2 (ja) | 半導体装置の製造方法 | |
KR20070059842A (ko) | 전기도금법에 의한 골드 범프 및 그 제조 방법 | |
JPH0510365Y2 (ja) | ||
US20230245965A1 (en) | Surface finish structure of multi-layer substrate | |
JP4073294B2 (ja) | 回路装置の製造方法 | |
JP3565750B2 (ja) | フレキシブル配線板、電気装置、及びフレキシブル配線板の製造方法。 | |
JP2705263B2 (ja) | Tab用テープキャリアの製造方法 | |
JP2001284387A (ja) | 半導体装置とその製造方法ならびに半導体装置の実装構造 | |
JPS6334935A (ja) | Icの実装方法 | |
JPH11102939A (ja) | 半導体素子搭載用テープキャリアおよびこれを用いた半導体装置 | |
JPS60219741A (ja) | 半導体装置の製造方法 | |
WO1992011743A2 (en) | An interconnect structure for connecting electronic devices | |
JPS63166249A (ja) | 金属突起物およびその製造方法 |