KR102120235B1 - 회로 기판 및 이것을 사용한 서멀 프린트 헤드 - Google Patents

Abstract

금 와이어 본딩부의 금 도체를 얇게 형성하여 제조 공정수와 재료비를 저감하여 인쇄 회로 기판을 제공한다. 절연 기판 상에 금 함유 페이스트를 사용하여 도체 패턴을 형성하여 이루어지는 인쇄 회로 기판에 있어서, 기판 상에 저순도 금층과 그 상층에 와이어 본딩의 고순도 금층을 적층한 인쇄 회로 기판 및 이것을 사용한 서멀 프린트 헤드.

Description

회로 기판 및 이것을 사용한 서멀 프린트 헤드{PRINTED CIRCUIT AND THERMAL PRINT HEAD USING THE SAME}

본 발명은, 회로 기판에 관한 것이다. 더욱 상세하게는, 금 페이스트를 사용하여 도체(導體) 패턴을 형성하는 회로 기판에 있어서, 와이어 본딩 강도를 저하시키지 않고, 금 페이스트의 사용량을 감소시킬 수 있는, 서멀 프린트 헤드 등에 적용되는 회로 기판에 특히 유용하다.

종래, 금 페이스트에 의해 도체 패턴을 형성하는 회로 기판은, 예를 들면, 두꺼운 막 즉 후막(厚膜) 서멀 프린트 헤드 등에 적용되고 있다. 이 후막 서멀 프린트 헤드에서는, 도 1에 나타낸 바와 같이 절연 기판(1)에 금 페이스트를 인쇄 소성(燒成)하여 도체막(導體膜)을 형성한다. 또한 포트리소법에 의해 개별 전극(2), 공통 전극(4), 그 외의 배선 패턴이 형성된다. 그리고, 이들 상층에는, 발열 저항체(3), 보호막(5) 등이 인쇄 소성된다. 또한 절연 기판(1) 상에는 구동용의 드라이버 IC 칩(8)이 다이 본딩(die bonding)되어 있고, 상기 IC 칩(8)과 배선 기판(6)이 금 와이어(7)에 의해 접속된다. 도체 패턴을 형성하는 금 페이스트에는, 유기 금 페이스트와 무기 금 페이스트[유리 프릿(frit) 금]가 알려져 있다. 후막 서멀 프린트 헤드의 경우에는, 발열 저항체(3)의 발열 에너지를 효율적으로 감열지에 전달하기 위해, 유기 금 페이스트를 사용한 금 도체막 두께를 얇게 형성하고, 개별 전극(금 도체)(2)으로부터의 방열을 방지하는 것이 일반적이다. 그러나, 이대로는 금 와이어 본딩부(6)에서의 와이어 본딩 강도[풀 강도(pull strength)]가 낮아 신뢰성이 확보되지 않는다.

이러한 문제점을 개선하기 위해, 와이어 본딩부의 금 페이스트에는 고순도(24금)의 유기 금, 또는 무기 금 페이스트가 사용되고, 도체 패턴의 막 두께를 1㎛ 이상의 두께로 하여 와이어 본딩 강도를 높게 하는 것이 행해져 왔다. 막 두께를 두껍게 형성하기 위해서는, 인쇄 및 소성의 프로세스를 몇번이라도 반복하여 적층하는 것이 행해지고 있다(특허 문헌 1). 또한, 무기 금 페이스트는 금 함유량이70% 이상과, 유기 금 페이스트의 금 함유량 30% 이하와 비교하여 매우 비용이 높으므로, 금 함유량을 저감하기 위해, 유기 금과 무기 금 페이스트를 혼합한 혼합 페이스트를 사용하여 본딩 패드 패턴을 형성하는 것도 행해지고 있다(특허 문헌 2).

일본공개특허 평7―329329호 공보 일본공개특허 평6―132338호 공보

그런데, 금 와이어 본딩부에 적어도 1층 이상의 패턴을 적층하고, 금 도체를 두껍게 형성하는 것은 공정수의 증가가 생기게 되고, 방열되는 열량의 증가를 피할 수 없었다. 또한, 와이어 본딩부를 형성하기 위해서는 전용 패턴에 의한 인쇄에 필요로 하는 재료비 등으로부터 비용을 상승시키는 요인이 되는 문제가 있었다. 또한, 금 페이스트에 의해 형성한 도체 패턴은 때때로 금 수축을 일으키는 경우가 있어, 적정한 소성 조건의 결정이 요구되고 있다.

그래서, 본 발명은, 상기한 종래 기술의 문제점을 해결하고, 제조 공정수를 증가시키지 않고, 금 페이스트를 필요 이상으로 사용하지 않아도, 와이어 본딩 강도를 저하시키지 않고, 와이어 본딩이 가능한 회로 기판, 및 서멀 프린트 헤드를 제공하는 것을 목적으로 한다.

본 발명에 의해, 제조 공정수를 증가시키지 않고, 금 페이스트를 필요 이상으로 사용하지 않고, 오히려 금 페이스트의 사용량을 종래보다 감소시켜, 와이어 본딩 강도를 저하시키지 않고, 와이어 본딩이 가능한 회로 기판, 이것을 사용하는 회로 기판 및 서멀 프린트 헤드를 제공할 수 있다.

본 발명의 회로 기판은, 다음에 기재된 효과를 얻을 수 있는 도체 패턴을 형성할 수 있다.

1. 소성 온도의 변동(±20℃ 정도)에 의해 발생하는, 저순도금(18금∼22금)층의 「금 수축」도 없고, 패턴 전체면에 있어서, 안정된 품위를 공급할 수 있다.

2. 금 패턴의 인쇄 횟수를, 예를 들면, 4회로부터 2회로 감소시킬 수 있다.

3. 와이어 본딩 전용의 패턴이 불필요하므로, 사용하는 스크린의 수를 감소시킬 수 있다.

4. 상기한 공정의 삭감에 의해, 소성 노(爐) 전력비, 스크린 비용, 노무비 등을 절감할 수 있다.

5. 금 재료의 원(原)단위를 감소시킬 수 있다.

6. 와이어 본딩 영역을 확대할 수 있는 고순도 금 표면이면 어디서라도 와이어 본딩이 가능하다.

7. 은 재료에 의한 공통 전극과의 중첩 부분에서 발생하는 「확산」을 1/2 이하로 감소시키는 것이 가능해져, 공통 전극의 저항값 상승을 억제할 수 있다.

8. 본딩부의 막 두께가 균일해지므로, 본딩 강도가 광범위하게 안정되어 있다.

9. 발열 저항체의 하층의 금 패턴을 얇게 할 수 있으므로, 발열 저항체의 방열을 억제하는 것이 가능해져, 서멀 프린트 헤드에서의 발색성(發色性)이 향상된다.

도 1은 서멀 프린트 헤드의 구조를 설명하는 도면.
도 2는 종래의 후막 서멀 프린트 헤드의 단면(斷面) 구조.
도 3은 본 발명의 후막 서멀 프린트 헤드의 단면 구조.
도 4는 와이어 본딩부와 공통 전극 간에, 펄스 전압을 인가했을 때의, 전압(펄스 전압)과 발열 도트의 저항값의 상관.
도 5는 와이어 본딩성을 시험한 스티치 사진.
도 6은 본 발명과 종래예에 관한 인쇄 회로(도체 패턴)의 총합적인 평가 결과.
도 7은 본 발명과 종래예에 관한 인쇄 회로(도체 패턴)의 구체적인 평가 결과.

본 발명은, 절연 기판 상에 저순도 금 함유 페이스트를 사용하여 형성된 저순도 금층과 그 상층에 고순도 금 함유 페이스트를 사용하여 형성된 고순도 금층이 적층되어 있는 것을 특징으로 하는 회로 기판에 관한 것이며, 사용 금 재료의 원료 및 회로 기판으로서의 성능의 개선을 달성할 수 있는 것이다. 본 발명의 회로 기판, 이것을 사용하여 도체 패턴을 구성하여 이루어지는 회로 기판은, 특히, 후막 서멀 프린트 헤드에 적합하므로, 이것을 구체적인 예로 들어, 종래의 후막 서멀 프린트 헤드와 대비하여 설명한다.

도 2는 종래의 후막 서멀 프린트 헤드의 단면 구조를, 도 3은 본 발명의 후막 서멀 프린트 헤드의 단면 구조를 나타내고 있다. 종래에는, 세라믹 기판 상에, 글레이즈층(glaze layer)을 형성하고, 18∼22금 페이스트에 의한 배선 형성을 복수 회 반복 후, 그 상면에, 발열 저항체(13), 와이어 본딩부(16), 및 공통 전극(14)이 형성되어 있는 적층 구조로 되어 있다.

이 복수의 18∼22금에 의한 금층을 형성하는 것은 와이어 본딩부의 강도를 확보하기 위해서이다. 와이어 본딩부(16)는 23∼24금으로 되어 있다. 이에 대하여, 본 발명의 회로 기판에서는, 세라믹 기판 상에 글레이즈층을 행하는 곳까지는 종래예와 공통되지만, 18∼22금으로 이루어지는 저순도 금층을 실시한 후에, 23∼24금으로 이루어지는 층을 행한 적층 구조로 하고 있다. 이로써, 종래의 복층으로 이루어지는 패턴보다 얇게 할 수 있으므로, 개별 전극으로부터의 방열을 방지하는 것이 가능해지는 동시에, 금 재료의 사용량을 감소시킬 수 있다.

[저순도 금층]

저순도 금층은 글레이즈(glaze) 기판 상에 형성되고, 그 순도는 18금부터 22금이 바람직하다. 18금보다 순도가 낮으면 전극의 저항값이 너무 높아지고, 또한 22금보다 순도가 높아지면 재료비가 높아지는 등의 문제점이 생긴다.

저순도 금층의 형성수는 가능한 한 적은 것이 원재료비에서 볼 때 바람직하고, 단일층인 것이 가장 바람직하다.

본 발명에서의 저순도 금층의 막 두께는 0.1∼0.6 ㎛인 것이 바람직하고, 이보다 두꺼운 막 두께로 할 필요는 없다.

[고순도 금층]

고순도 금층은 저순도 금층 상의 전체면에 적층되어 있다. 고순도 금층은 저순도 금층보다 금의 순도가 높고, 23∼24금으로 이루어지는 것이 바람직하다. 고순도 금층은 한 번의 인쇄, 소성, 포트리소법에 의해 형성된 단일층인 것이 바람직하다. 이 층은, 0.2∼0.8 ㎛의 단일층인 것이 바람직하고, 비교적 박막이므로, 금의 원재료비는 저감되고, 또한 전기적, 열적(熱的) 특성을 개선할 수 있다.

[와이어 본딩 패턴]

종래의 회로 기판에는 와이어 본딩 전용의 패턴이 형성되어 있어, 드라이버 IC와 개별 전극을 접속하는 금 와이어가 그 표면에 접합되어 있다. 그러나, 본 발명에 있어서는, 금 와이어는 고순도 금(개별 전극)의 표면에 직접 접합할 수 있어, 접합 강도에 있어서 종래 기술과 비교하여, 오히려 우수하다. 또한, 고순도 금층은 넓게 저순도 금층의 상면 전부에 형성되어 있으므로, 금 와이어를 접속하는 개소(箇所)가 한정되지 않아, 광범위한 고순도 금층면(金層面)으로부터 적절히 선택할 수 있다.

[소성 온도]

소성 조건(소성 피크 온도, 소성 피크 시간, 에어 유량 등)을 바꾼 실험을 행하고, 소성된 막형태(膜形態)에 대하여 종래의 것과 대비하여 검토를 행했던 바, 본 발명에서는, 800℃의 소성 피크 온도만아니라, 이보다 50℃ 낮은 750℃라도, 큰 차이 없이 양호한 성막 품위를 유지하고 있는 것을 알 수 있고, 소성 온도의 변동에 의해 발생하는 저순도 금층의 「금 수축」이 없어져 패턴의 전체면에 있어서 안정된 품위의 인쇄 회로를 제공할 수 있다.

[본 발명의 총합 목표 평가]

본 발명과 종래예에 관한 인쇄 회로(도체 패턴)를 작성하여 그 평가를 ○, △, ×에 의해 나타내고, 총합적인 평가로서 인쇄 회로 기판으로서 적정한지 여부를 판단한 결과를 도 6에 나타낸다.

도 6에 나타낸 바와 같이, 시료로서는, 기판 상에 22금 피막 상에 24금 피막을 형성한 본 발명품, 기판 상에 22금 피막 상에 22금 피막을 형성한 종래 구조(비교예 1), 및 기판 상에 24금 피막 상에 22금 피막을 형성한 비교예 구조(비교예 2)를 제작하고, 소성 후의 피막의 「포러스의 발생 상태」및 「금 수축 상태」를 관찰한 결과를 나타낸다.

본 발명품에서는 눈에 띄는 결함은 없고 적정한 것으로 판단되었지만, 비교예 1에서는 「포러스의 발생 상태」및 「금 수축 상태」가 관찰되고 약간 불만인 상태를 나타내고, 비교예 2에서는 부적당하다는 평가로 되었다.

이하에, 본 발명을 실시예에 기초하여 구체적으로 설명하지만, 본 발명이 이들 실시예에 의해 한정되는 것은 아니다.

[실시예 1]

본 실시예에서는, 저순도 금층에 22금[조성(組成): 유기 금], 고순도 금층으로서 24금(조성: 유기 금)을 사용하여 3종류의 시료를 제작하여 시험했다.

도 7에 나타낸 구조의 시료를 작성하였다.

비교예 1: 저순도 금층을 3층의 표면에 고순도 금층을 형성한 시료,

비교예 2: 저순도 금층을 2층의 표면에 고순도 금층을 형성한 시료

본 발명의 실시예: 저순도 금층 1층의 표면에 고순도 금층을 형성한 시료.

도체막(도 1의 "2")을 제작 하기 위해서는, 비교예 1이 13공정, 비교예 2가 10 공정, 본 발명이 6공정을 필요로 했다. 도 7에는 도체막의 구조와 각 성능의 비교 결과를 나타낸다. 소성은 800℃에서 행하였다. 이 시험 결과로부터, 본 발명의 구조가 포트리소에 있어서 막 두께 변동이 적고, 표면 거칠기에 대해서도 부드러운 표면 상태를 유지하고 있는 것이 명백해졌다.

공통 전극(도 1의 "4")의 확산 정도는 비교예에 비하여 1/2 정도까지 억제되어 있고, 이로써, 리드선의 저항값 상승이 방지되고 있다.

도 7에 나타낸 시험 결과로부터, 본 발명의 인쇄 회로는, 제조 공정수가 대폭 삭감되어 사용하는 원재료는 적어지게 되는 것을 알 수 있다. 또한, 제작된 인쇄 회로의 성능을, 에칭 후의 파인 라인(fine line)성, 에칭 후의 와이어 본딩부(도 1의 "6") 막 두께 및 표면 거칠기(Ra)의 안정성, 통전극(도 1의 "4")의 확산 정도(소성 후의 외관의 변색 부분의 치수에 의해 판정하였음), 리드선의 저항값을 총합적으로 판단한 바, 본 발명은 비교예 1(종래품)에 비해 우수하다.

비교예 2에서는 공통 전극 저항값, 발열 도트의 내(耐)펄스성(도 2의 "13")에 있어서 뒤떨어지는 결과로 되었다.

[실시예 2]

상기한 3종의 시료에 의해 발열 도트(도 2의 "13")의 내펄스성을 비교했다.

시험 방법을 다음에, 설명한다. 시험 결과를 도 4에 나타낸다.

도 4는, 와이어 본딩부(도 2의 "15")와 공통 전극(도 2의 "14") 사이에, 펄스 전압을 인가했을 때의, 전압(펄스 전압)과 발열 도트의 저항값의 상관을 나타낸 것이다. 이 시험의 결과로부터, 내펄스성에 있어서, 비교예 1(종래)에 비하여 손색 없는 것이 판명되었다.

[실시예 3]

실시예 1에서 제작한 본 발명의 실시예에 대하여 와이어 본딩성을 평가했다. 실시예 1의 고순도 금층의 표면에 금 와이어를 접합한 후, 풀 강도를 측정하고 표 1에 나타낸다. 와이어 본딩 조건이 광범위하게 흩어진 상태라도 풀 강도가 안정되어 있는 것을 알 수 있다.

금 와이어 용접부의 풀 강도 비교(N= 30와이어)

[산업 상의 이용 가능성]

본 발명은, 인쇄 회로의 제품 원가의 대부분을 차지하고 있는 금에 관한 부분의 구조를 심플하게 함으로써 재료비, 노무비, 경비의 삭감을 도모할뿐아니라 그 성능에 있어서도 종래품을 능가하는 것이다. 또한, 본 발명의 인쇄 회로는, 대량 생산에도 적합한 조건을 구비하고 있으므로, 실용화에서의 문제점도 없다.

1 절연 기판
2 개별 전극
3 발열 저항체
4 공통 전극
5 보호막
6 와이어 본딩부
7 금 와이어
8 드라이버 IC
11 세라믹 기판
12 개별 전극
13 발열 도트(발열 저항체)
14 공통 전극
15, 16 와이어 본딩부
17 금 와이어
18 드라이버 IC
20 글레이즈층
21 저순도 금층
22 고순도 금층

Claims (10)

1. 절연 기판 상에 금 함유 페이스트를 사용하여 도체(導體) 패턴을 형성하기 위한 회로 기판에 있어서,
   저순도 금 함유 페이스트를 사용하여 형성된, 순도 18금∼22금으로 이루어진 저순도 금층과, 상기 저순도 금층의 상층에 고순도 금 함유 페이스트를 사용하여 형성된, 순도 23금∼24금으로 이루어진 고순도 금층이 적층되어 있는,
   회로 기판.
2. 제1항에 있어서,
   상기 고순도 금층은 상기 저순도 금층 상에 적층되어 있는, 회로 기판.
3. 제1항에 있어서,
   상기 저순도 금층 및 상기 고순도 금층 각각이 단층 및 다층으로 이루어진, 회로 기판.
4. 제1항에 있어서,
   상기 저순도 금층이 0.1∼1.0 ㎛의 막 두께이며, 상기 고순도 금층이 0.1∼1.0 ㎛의 막 두께인, 회로 기판.
5. 제1항에 있어서,
   상기 저순도 금층 및 상기 고순도 금층이 각각 유기 금 페이스트를 사용하여 형성되어 있는, 회로 기판.
6. 제1항에 있어서,
   회로 기판의 고순도 금층에, 와이어 본딩 전용의 패턴을 형성하지 않고, 직접 와이어 본딩되어 있는, 회로 기판.
7. 제6항에 있어서,
   상기 회로 기판의 상기 고순도 금층 상에 은에 의한 공통 전극을 형성한, 회로 기판.
8. 제1항 내지 제7항 중 어느 한 항에 기재된 회로 기판의 도체 패턴을 가지는, 서멀 프린트 헤드.
9. 삭제
10. 삭제

Images