JPWO2015129731A1 - 電子部品収納用パッケージおよび電子装置 - Google Patents

電子部品収納用パッケージおよび電子装置 Download PDF

Info

Publication number
JPWO2015129731A1
JPWO2015129731A1 JP2016505253A JP2016505253A JPWO2015129731A1 JP WO2015129731 A1 JPWO2015129731 A1 JP WO2015129731A1 JP 2016505253 A JP2016505253 A JP 2016505253A JP 2016505253 A JP2016505253 A JP 2016505253A JP WO2015129731 A1 JPWO2015129731 A1 JP WO2015129731A1
Authority
JP
Japan
Prior art keywords
electronic component
frame
conductor
wiring
component storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016505253A
Other languages
English (en)
Other versions
JP6243510B2 (ja
Inventor
芳規 川頭
芳規 川頭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2015129731A1 publication Critical patent/JPWO2015129731A1/ja
Application granted granted Critical
Publication of JP6243510B2 publication Critical patent/JP6243510B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4274Electrical aspects
    • G02B6/4279Radio frequency signal propagation aspects of the electrical connection, high frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/117Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4266Thermal aspects, temperature control or temperature monitoring
    • G02B6/4267Reduction of thermal stress, e.g. by selecting thermal coefficient of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6605High-frequency electrical connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6644Packaging aspects of high-frequency amplifiers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09481Via in pad; Pad over filled via

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

電子部品収納用パッケージ1は、電子部品11が載置される載置領域Rを上面に有する基板2と、基板2の上面に載置領域Rを囲むように設けられた、内外に開口する貫通部Hを有する枠体3と、枠体3に貫通部Hを塞ぐように設けられた、枠体3の内外に延在するとともに、電子部品11に電気的に接続される複数の配線導体4を有する入出力部材5とを備え、入出力部材5は、枠体3で囲まれた領域内において、配線導体4と重なる箇所に、配線導体4に接続されたビア導体51が内蔵されており、ビア導体51の下端の周囲にビア導体51と間を空けてグランド層52が設けられている。高周波特性を改善できる。

Description

本発明は、高周波電子部品を収納する電子部品収納用パッケージおよび電子装置に関するものである。
電子部品を収納する電子部品収納用パッケージ(以下、単にパッケージともいう)としては、例えば、特許文献1、特許文献2に記載されたパッケージが知られている。特許文献1、特許文献2に記載のパッケージは、金属枠体に切欠き部が形成されている。この切欠き部には絶縁性部材が固定されている。絶縁性部材には、金属枠体の内外に延びる複数の配線導体が設けられている。配線導体の末端には端子取付け電極を有している。
これら配線導体および端子取付け電極によって、例えば数GHzという高周波信号が伝送される。
特開2001−319984号公報 特開2005−150345号公報
近年、上述の電子装置の高集積化が進められている。同時に、電子装置を小型化することも求められている。それに応じて、パッケージの小型化が進められている。パッケージにおいて高集積化する場合には、内外を接続する配線導体の数が増えることとなる。配線導体の数が増え、同時に小型化しようとする場合には、並設されている複数の配線導体同士の間隔が狭くなる。また、配線導体の線幅も狭くなる。そのため、配線導体と電子部品との接続が困難になるという問題点があった。また、配線導体と電子部品との接続における電気的特性を良好に維持することも困難になるという問題点があった。
また、線幅の狭い配線導体にボンディングワイヤ等の線状の導電部材を接続すると、接続部において特性インピーダンスが所望の値よりも大きくなりやすくなる。その結果、インピーダンスマッチングを取り難くなるという問題点があった。
本発明は、上記の問題点に鑑みてなされたものであり、高集積化および小型化が可能な高周波用途の電子部品収納用パッケージおよびそれを用いた電子装置を提供することを目的とする。
本発明の一実施形態に係る電子部品収納用パッケージは、電子部品が載置される載置領域を上面に有する基板と、この基板の上面に前記載置領域を囲むように設けられた、内外に開口する貫通部を有する枠体と、この枠体に前記貫通部を塞ぐように設けられた、前記枠体の内外に延在するとともに前記電子部品に電気的に接続される複数の配線導体を有する入出力部材とを備え、この入出力部材は、前記枠体で囲まれた領域内において、前記配線導体と重なる箇所に、この配線導体に接続されたビア導体が内蔵されており、このビア導体の下端の周囲にこのビア導体と間を空けてグランド層が設けられていることを特徴とする。
本発明の一実施形態に係る電子装置は、前記電子部品収納用パッケージと、前記電子部品収納用パッケージの前記載置領域に載置されて、ボンディングワイヤを介して前記配線導体に電気的に接続された電子部品と、前記枠体の上面に接合された、前記電子部品を封止する蓋体とを備えている。
本発明によれば、高集積化および小型化が可能で高周波特性に優れる電子部品収納用パッケージおよびそれを用いた電子装置を提供することができる。
本発明の一実施形態に係る電子装置の蓋体を取り外した状態を示す分解斜視図である。 図1に示す電子装置の蓋体を除いた状態を示す分解斜視図である。 本発明の一実施形態に係る電子部品収納用パッケージの分解斜視図である。 電子部品収納用パッケージの平面図である。 電子部品収納用パッケージの入出力部材の外観斜視図である。 入出力部材に設けられる配線パターンの平面図である。 入出力部材に設けられる配線パターンのうち配線導体を示した平面図である。 入出力部材に設けられる配線パターンのうちグランド層を示した平面図である。 入出力部材に設けられる配線パターンの外観斜視図である。 図10の一部Aを拡大した外観斜視図である。 図9に示す配線パターンの分解斜視図である。 本発明の一実施形態に係る電子部品収納用パッケージおよび従来の電子部品収納用パッケージの高周波反射特性を示す線図である。
以下、本発明の一実施形態に係る電子部品収納用パッケージ1および電子装置10について、図面を参照して説明する。
<電子装置の構成>
図1は本発明の一実施形態の電子装置1を示す分解斜視図である。図1〜4に示すように、本発明の一実施形態の電子部品収納用パッケージ1は、電子部品11が載置される載置領域Rを上面に有する基板2と、載置領域Rを囲むように基板2の上面に設けられた枠体3と、枠体3に固定された入出力部材5とを備えている。枠体3は、上面に沿って内外に開口する貫通部Hを有する。入出力部材5は、貫通部Hを塞ぐように設けられている。また入出力部材5は、枠体3の内外に延在するとともに、電子部品11に電気的に接続される複数の配線導体4を有する。
基板2は、枠体3、入出力部材5および蓋体12とともに電子部品11を気密封止するための部材である。基板2は、また、電子部品11が発する熱を外部に伝えて放熱する部材である。
基板2は、例えば平面視したときの形状が四角形状の板状の部材である。本実施形態においては、基板2の載置領域Rに実装基板6が設置されている。この実装基板6の上面には、例えば配線パターンが設けられ、この配線パターンに電気的に接続されて電子部品11が載置されている。この場合、載置領域Rとは、基板2を平面視した場合に実装基板6が基板2と重なり合う領域を意味している。
基板2には、鉄、銅、ニッケル、クロム、コバルトまたはタングステンのような金属材料を用いることができる。あるいは、これらの金属からなる合金またはコンポジット材を用いることができる。このような金属材料のインゴットに圧延加工法、打抜き加工法のような金属加工法を施すことによって、基板2を作製することができる。
実装基板6としては、絶縁材料が用いられる。実装基板6を構成する材料として、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体のようなセラミック材料を用いることができる。
枠体3は、載置領域Rを取り囲む壁面となるように基板2の上面に設けられる。本実施形態において、枠体3は、平面視したときの内周および外周の形状がそれぞれ略四角形の枠状である。枠体3は、基板2の上面に沿って内外に開口を有した貫通部Hを有している。この貫通部Hに入出力部材5が固定される。枠体3は、入出力部材5を保持している。
枠体3の貫通部Hは、図1,図2,図3に示すように、枠体3の内外を貫通させて設けられる。貫通部Hは、枠体3の下面または上面を切除して設けてもよい。この場合、貫通部Hは、枠体3と基板2または枠体3と蓋体12とを組み合わせた間に形成される。
枠体3としては、鉄、銅、ニッケル、クロム、コバルトまたはタングステンのような金属材料を用いることができる。あるいは、これらの金属からなる合金を用いることができる。このような金属材料のインゴットに圧延加工法、打抜き加工法のような金属加工法を施すことによって、枠体3を作製することができる。
本実施形態において、枠体3は、貫通部Hと対向する枠の一部に開口部を有している。この開口部にろう材等の接合材を介して光学部材7が固定されている。光学部材7は、筒状の部材である。光学部材7は、パッケージ1に光ファイバを固定するために設けられている。光ファイバは光ファイバ固定部材を介して光学部材7に固定される。光学部材7に光ファイバ固定部材を固定することによって、パッケージ1は、光ファイバと電子部品11との間で信号交換を行なうことができる光素子収納用パッケージ1となる。
光学部材7には、鉄、銅、ニッケル、クロム、コバルトまたはタングステンのような金属材料を用いることができる。あるいは、これらの金属からなる合金を用いることができる。このような金属材料のインゴットに圧延加工法、打抜き加工法のような金属加工法を施すことによって、光学部材7を作製することができる。
枠体3と光学部材7とは、同じ金属材料から形成されていることが好ましい。これにより、枠体3と光学部材7との間の熱膨張差を小さくすることができる。その結果、ヒートサイクル下において枠体3と光学部材7との間に生じる応力を小さくすることができる。
入出力部材5は、電子部品11または実装基板6に設けられた配線パターンと外部の回路とを電気的に接続するための部材である。入出力部材5は、貫通孔Hと接合される部位にメタライズ層が形成され、このメタライズ層がろう材等の接合材を介して貫通部Hに固定されている。入出力部材5は、貫通部Hを塞ぐように固定される。入出力部材5は、一方の端部が枠体3の内側に位置するとともに、他方の端部が枠体3の外側に位置している。
入出力部材5は、複数の配線導体4を有している。複数の配線導体4は、枠体3の内外に延びるように配置され、電子部品11または実装基板6に設けられた配線パターンにボンディングワイヤ8等の線状の導電部材で電気的に接続される。なお、配線導体4は、高周波信号が伝播する信号線および基準電位として機能する接地導体からなる。
入出力部材5は、枠体3で囲まれる領域内において、配線導体4の端部のボンディングワイヤ8が接続される位置よりも第2絶縁部材54側の位置で、ビア導体51が複数の配線導体4のそれぞれに接続されている。配線導体4の端部は枠体3で囲まれる領域内に位置する。配線導体4の端部は、電子部品11や実装基板6に設けられた配線パターンにボンディングワイヤ8等の線状の導電部材を介して電気的に接続される。第2絶縁部材54側とは、枠体3の内側における配線導体4の末端とは反対方向寄りにあることを意味する。すなわち、枠体3の外側端部方向という意味である。これにより、ビア導体51の上面の平坦度に影響されることなく、ボンディングワイヤ8を安定して配線導体4に接続することができる。
複数のビア導体51の下端には、ビア導体51の周囲を取り囲むように、複数のビア導体51と間を空けてグランド層52が設けられている。
グランド層52は、平面視においてビア導体51に接続されている配線導体4と重なるように配置されている。グランド層52は、高周波信号が伝送される配線導体4を信号線としたマイクロストリップ線路やグランド付きコプレーナ線路の接地導体として機能する。
入出力部材5は、複数の絶縁部材を積層した構造である。入出力部材5は、複数の絶縁部材の一部として、基板状の第1絶縁部材53と、第1絶縁部材53上に設けられた第2絶縁部材54とを含んでいる。
これら第1絶縁部材53と第2絶縁部材54との間に配線導体4となるメタライズパターンが形成されている。また、第1絶縁部材53の内層にグランド層52となるメタライズパターンが形成されている。なお、これらのメタライズパターンは、複数の絶縁部材の間に積層されるように設けられてもよい。例えば、第1絶縁部材53が複数の絶縁部材を積層したものであり、グランド層52がこれら絶縁部材の間に積層されたメタライズパターンとして形成されてもよい。
第1絶縁部材53は、板状の部材であって、平面視した場合の形状が、略四角形状の一辺を切り欠かれた形状である。枠体3の内側および外側に、第1絶縁部材53の端部が配置される。図5に示すように、本実施形態において入出力部材5は、載置領域R側すなわち枠体3の内側端部に凹部Pを有している。
そして、電子部品11や実装基板6は、凹部Pの内側に収められるように設置される。電子部品11や実装基板6が凹部Pの内側に囲まれるように配置されるので、電子部品11に接続される配線導体4を多く配置することができる。このようにすることによって、ボンディングワイヤ8を介した接続距離を短くすることができる。そして、電子装置10の高周波特性を安定化することができる。また、電子装置10を小型化することができる。
第2絶縁部材54は、第1絶縁部材53の上面の一部および配線導体4の端部を露出した状態で、第1絶縁部材53上に設けられる。第1絶縁部材53の露出箇所は、凹部Pが設けられている端部と、その反対側の端部とである。
第1絶縁部材53および第2絶縁部材54には、絶縁性の良好な材料が用いられる。第1絶縁部材53を構成する材料として、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体のようなセラミック材料を用いることができる。なお、第1絶縁部材53、第2絶縁部材54および配線導体4は、上記セラミック材料からなる粒子を含有するグリーンシートに高融点金属材料を含有するペーストを所望の配線導体4のパターンに塗布し、これらを積層して同時焼成することで一体的に形成されている。
配線導体4は、第1絶縁部材53の上面に設けられている。配線導体4は、ボンディングワイヤ8を介して電子部品11または実装基板6に設けられた導体に電気的に接続される。本実施形態において、配線導体4は、図7に示すように7本のラインからなる。配線導体4は、一方から他方まで順に、グランド線、信号線、信号線、グランド線、信号線、信号線、グランド線と配置されている。隣接する信号線同士は差動信号線路として用いられる。
配線導体4は、例えば、タングステン、モリブデンまたはマンガン等の高融点金属材料からなる。なお、本実施形態では、7本のラインとしているが、これに限られない。例えば、配線導体4が9本のラインからなり、一方から他方まで順に、グランド線、信号線、グランド線、信号線、グランド線、信号線、グランド線、信号線、グランド線と設けられてもよい。また、マイクロストリップ線路のように、全てが信号線であってもよい。信号線同士を隣接させる差動信号線路でなくてもよい。
このように配線導体4が信号線とグランド線とを含む場合には、ビア導体51は信号線の端部に設けられる。そして、グランド線の端部には設けられない。
配線導体4は、枠体3の外側に位置する端部の方の線幅が、枠体3の内側に位置する端部の方の線幅よりも広く形成されている。枠体3の外側の線幅を広くしておくと、枠体3の外側に位置する配線導体4上にリード端子を接続しやすくすることができる。一方、枠体3の内側に位置する配線導体4の端部において線幅を狭くすることで、枠体3の内側の配線導体4の配置領域を小さくすることができる。かかる枠体3の内側に位置する配線導体4の端部上には、ボンディングワイヤ8等の線状の導電部材の一端が接続される。
図8および図9は、配線導体4の下方に配置されるグランド層52の形状を示す。グランド層52は、配線導体4に接続されたビア導体51の下端の周囲に間を設けて形成されている。つまり、ビア導体51とグランド層52とは繋がっていない。
ビア導体51とグランド層52またはグランド線とは容量性結合を生じる。そして、ビア導体51が配線導体4に接続されていることによって、配線導体4のビア導体51が接続されている部分において容量成分を増加させる。
ボンディングワイヤ等の線状の導電部材部分は、接地電位層との結合が弱く、インダクタンス成分が大きくなる傾向がある。その場合には、配線導体4との接合部分において特性インピーダンスが大きく変化することになる。そこで、配線導体4との接続部付近にビア導体51を設けて、容量成分を大きくすることによって、特性インピーダンスの変化を緩和することができる。
なお、図8および図9に示すように、グランド層52で囲まれる領域であって、複数のビア導体51の下端が接するそれぞれの部分に、ビア導体51と接続される複数の金属層55が設けられていてもよい。複数の金属層55は、配線導体4のうちの信号線にビア導体51を介して接続される。複数の金属層55はビア導体51の直下に配置されている。したがって、金属層55は、枠体3で囲まれる箇所に位置する配線導体4の端部またはボンディングワイヤ8等の線状の導電部材が接続される位置よりも第2絶縁部材54側に位置している。金属層55は、例えば、タングステン、モリブデンまたはマンガン等の高融点金属材料からなる。
金属層55は、周囲のグランド層52と容量性結合を生じる。金属層55はビア導体51を介して配線導体4と接続されていることから、配線導体4のビア導体51が接続されている部分の容量成分をさらに増加させる。よって、ビア導体51および金属層55は、高周波信号を伝送する信号線として機能する配線導体4の容量成分をさらに大きくし、配線導体4が接続される部分における特性インピーダンスの変化をさらに緩和することができる。
すなわち、金属層55は、高周波信号が伝送される配線導体4と、ボンディングワイヤ8との接続部において特性インピーダンスの不整合をさらに少なくすることができる。信号線の線幅を広くし、容量成分を大きくする代わりに、金属層55を設けることで、信号線の容量成分を大きくすることができる。
その結果、信号線の線幅を広くするために、入出力部材5を大きくしたりしなくとも、周波数特性の優れた電子部品収納用パッケージ1を作製することができる。すなわち、高集積化および小型化が可能な電子部品収納用パッケージおよびそれを用いた電子装置を提供することができる。
電子部品11は、実装基板6を介して基板2の載置領域Rに載置されている。この場合に、電子部品11は、ボンディングワイヤ8および実装基板6に設けられた配線パターンを介して入出力部材5の配線導体4に電気的に接続される。電子部品11としては、例えば光半導体素子、IC素子またはコンデンサのような高周波電子部品を挙げることができる。本実施形態の電子装置10においては、電子部品11として光半導体素子を使用する例を用いている。光半導体素子の例としては、例えば、LD(Laser Diode:レーザダイオード)素子に代表される発光素子、または、PD(Photodiode:フォトダイオード)素子に代表される受光素子が挙げられる。
蓋体12は、基板2、入出力部材5および枠体3とともに、電子部品11を気密に封止するための部材である。蓋体12は、枠体3の上面に接合される。そして、基板2、枠体3、入出力部材5および蓋体12で囲まれた空間において電子部品11が気密に封止される。このように電子部品11を封止することによって、長期間にわたって電子部品11の劣化を抑制することができる。
蓋体12としては、例えば、鉄、銅、ニッケル、クロム、コバルトまたはタングステンのような金属部材、あるいはこれらの金属からなる合金またはコンポジット部材を用いることができる。枠体3と蓋体12とは、例えばろう材等を介して接合される。
本発明の一実施形態の電子装置10は、電子部品収納用パッケージ1と電子部品11と蓋体12とを備えている。具体的には、電子装置10は、電子部品収納用パッケージ1と、電子部品収納用パッケージ1の載置領域Rに載置されて、ボンディングワイヤ8(および実装基板6に設けられた配線パターン)を介して配線導体4に電気的に接続された電子部品11と、枠体3の内側を塞ぐように枠体3の上面に接合された蓋体12とを備えている。
本実施形態に係る電子部品収納用パッケージ1は、入出力部材5が、枠体3で囲まれる領域内において、複数の配線導体4と重なる箇所に、複数の配線導体4のそれぞれに別々に接続された複数のビア導体51を内蔵し、複数のビア導体51の下端の周囲に複数のビア導体51と間を空けてグランド層52を設けることで、複数の配線導体4の容量成分を大きくすることができる。その結果、ボンディングワイヤ8を接続しても、配線導体4とビア導体51とを接続しない構造と比較して、電子部品11と入出力部材5との間の特性インピーダンスの不整合を小さくすることができる。
また、本実施形態に係る電子部品収納用パッケージ1は、グランド層52で囲まれる領域には、複数のビア導体51のそれぞれに別々に接続される複数の金属層55を設けることで、複数の配線導体4の容量成分をさらに大きくすることができる。配線導体4の線幅を広くしたり、配線導体4とグランド層52との間隔を狭くしたりしなくてもよく、配線導体4の容量成分を制御できる幅を大きくすることができる。
また、複数の配線導体4は、枠体3で囲まれる領域外に比べて枠体3で囲まれる領域内の方について複数の配線導体4同士の間の距離を短くすることで、狭ピッチの信号線を形成することができ、入出力部材5の小型化に寄与することができる。
本発明の具体例として、図1から図11に示された電子部品収納用パッケージ1の典型的な一実施例を以下に示す。
電子部品収納用パッケージ1は、外寸において幅6mm、長さ16mm、高さ5mmの略直方体形状を有する金属容器である。基板2は、幅6mm、長さ16mm、厚さ0.5mmの銅−タングステン複合材から成る金属板である。枠体3は、幅6mm、長さ16mmの枠状で、厚さ0.5mmの鉄−ニッケル−コバルト合金から成る金属板である。蓋体12は、幅6mm、長さ16mm、厚さ0.25mmの鉄−ニッケル−コバルト合金から成る金属板である。
入出力端子5は、第1絶縁部材53が幅6mm、長さ3mm、厚さ1mm、第2絶縁部材54が幅6mm、長さ2.2mm、厚さ2.3mmである。第1絶縁部材53および第2絶縁部材54は酸化アルミニウム質焼結体から成る。第1絶縁部材53および第2絶縁部材54は凹部Pを有し、平面視においてU字形状の絶縁部材である。
入出力端子5は、第1絶縁部材53の枠体3の外側端部および枠体3の内側端部の一部を除き、第2絶縁部材54が積層された形状を有する。
この第1絶縁部材53の上面に、図7に示す配線導体4が形成される。配線導体4は、タングステンを焼成したメタライズ導体から成る。
枠体3の外側において、リード端子が接合される配線導体4の幅は0.5mmである。配線導体4は、第2絶縁部材54の外側壁面に向けて0.8mmまで線幅が同じ形状を有し、そこから0.5mmまで次第に線幅が細くなる形状を有している。そして、第2絶縁部材54の内側(枠体3の内側)端部まで延出されている。
図7に示す配線導体4は、上述説明の如く、信号線とグランド線とを組み合わせた2本の差動信号線路の例を示すものである。なお、信号線とグランド線との間は、リード端子が接合される枠体3の外側部分で0.2mmとされ、枠体3の内側の線幅が細い部分で0.1mmとされている。また、隣接する信号線の間隔は、リード端子が接合される枠体3の外側部分で0.2mmとされ、枠体3の内側の線幅が細い部分で0.1mmとされている。
そして、枠体3の内側の配線導体4の信号線の末端から0.3mmの位置にビア導体51が接続されている。ビア導体51は、例えば太さ0.1mm、長さ0.15mmである。
配線導体4の下方0.15mmの層には、図8または図9に示すグランド層52および金属層55が形成されている。グランド層52および金属層55は、配線導体4と同じくタングステンから成るメタライズ導体である。
金属層55は、幅方向0.2mm、長さ方向0.5mmの略四角形形状を有する。金属層55の周囲に0.15mmの間を空けてグランド層52の非形成領域が設けられている。
図12は、上記電子部品収納用パッケージ1の具体例を基にした電子装置、および電子部品収納用パッケージ1からビア導体51および金属層55を除去した電子装置における高周波反射損失をシミュレーションした結果を示す線図である。ビア導体51および金属層55を除去した電子装置におけるグランド層52は、配線導体4の端部下方に非形成領域を有さない、いわゆるベタパターン導体として形成されている。
図12において、線aは、本実施例の電子部品収納用パッケージ1からビア導体51および金属層55を除去した比較例の電子部品収納用パッケージの反射特性を示す線図である。
線bは、比較例の電子部品収納用パッケージに上記例に示したビア導体51、金属層55およびグランド層52を設けた場合の反射特性を示す線図である。
これら線a、bを比較して分かるように、比較例の電子部品収納用パッケージに対し、実施例の電子部品収納用パッケージ1では、ビア導体51、金属層55およびグランド層52を設けることによって反射損失が改善されることが分かる。
なお、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
例えば、上記一実施形態において、ビア導体51の下端は全周がグランド層52に取り囲まれている例を示したが、ビア導体51の下端が全周において取り囲まれている必要はない。ビア導体51の下端の周囲の一部にグランド層52が設けられているだけでもよい。例えば、枠体3の内側端面側のグランド層52が形成されておらず、周囲の半分だけを囲んでいる形状のものであってもよい。
また、上記と同様に、例えば金属層55は、全周がグランド層52に取り囲まれている必要はない。金属層55の周囲の一部にグランド層52が設けられているだけでもよく、枠体3の内側端面側のグランド層52が形成されておらず、周囲の半分だけを囲んでいる形状のものであってもよい。
さらに、金属層55は、電子部品収納用パッケージ1を平面視して、ボンディングワイヤ8が接続される接続部と重なる位置に設けられてもよい。
1 電子部品収納用パッケージ
2 基板
3 枠体
4 配線導体
5 入出力部材
51 ビア導体
52 グランド層
53 第1絶縁部材
54 第2絶縁部材
55 金属層
6 実装基板
7 光学部材
8 ボンディングワイヤ
10 電子装置
11 電子部品
12 蓋体
R 載置領域
H 貫通部
P 凹部

Claims (6)

  1. 電子部品が載置される載置領域を上面に有する基板と、
    該基板の上面に前記載置領域を囲むように設けられた、内外に開口する貫通部を有する枠体と、
    該枠体に前記貫通部を塞ぐように設けられた、前記枠体の内外に延在するとともに前記電子部品に電気的に接続される複数の配線導体を有する入出力部材とを備え、
    該入出力部材は、前記枠体で囲まれた領域内の端部において、前記配線導体と重なる箇所に該配線導体に接続されたビア導体が内蔵されており、該ビア導体の下端の周囲に該ビア導体と間を空けてグランド層が設けられていることを特徴とする電子部品収納用パッケージ。
  2. 請求項1に記載の電子部品収納用パッケージであって、
    前記ビア導体の下端に、該ビア導体に接続されて前記グランド層で囲まれた金属層が設けられていることを特徴とする電子部品収納用パッケージ。
  3. 請求項1または請求項2に記載の電子部品収納用パッケージであって、
    前記枠体の外側に比べて前記枠体で囲まれた領域内における方が、複数の前記配線導体同士の間隔が狭いことを特徴とする電子部品収納用パッケージ。
  4. 請求項1乃至3のいずれかに記載の電子部品収納用パッケージであって、
    前記枠体で囲まれた領域内における前記配線導体の端部がボンディングワイヤ接続位置とされ、前記ビア導体が前記ボンディングワイヤ接続位置に隣接した部位に接続されていることを特徴とする電子部品収納用パッケージ。
  5. 請求項4に記載の電子部品収納用パッケージであって、
    前記ビア導体が前記ボンディングワイヤ接続位置に隣接した前記枠体側の部位に接続されていることを特徴とする電子部品収納用パッケージ。
  6. 請求項1ないし請求項5のいずれかに記載の電子部品収納用パッケージと、
    前記電子部品収納用パッケージの前記載置領域に載置されて、ボンディングワイヤを介して前記配線導体に電気的に接続された電子部品と、
    前記枠体の上面に接合された、前記電子部品を封止する蓋体とを備えた電子装置。
JP2016505253A 2014-02-26 2015-02-25 電子部品収納用パッケージおよび電子装置 Active JP6243510B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014034866 2014-02-26
JP2014034866 2014-02-26
PCT/JP2015/055355 WO2015129731A1 (ja) 2014-02-26 2015-02-25 電子部品収納用パッケージおよび電子装置

Publications (2)

Publication Number Publication Date
JPWO2015129731A1 true JPWO2015129731A1 (ja) 2017-03-30
JP6243510B2 JP6243510B2 (ja) 2017-12-06

Family

ID=54009046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016505253A Active JP6243510B2 (ja) 2014-02-26 2015-02-25 電子部品収納用パッケージおよび電子装置

Country Status (4)

Country Link
US (1) US10014233B2 (ja)
EP (1) EP3113218B1 (ja)
JP (1) JP6243510B2 (ja)
WO (1) WO2015129731A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7017341B2 (ja) * 2017-08-29 2022-02-08 京セラ株式会社 半導体パッケージおよび半導体装置
CN110085572B (zh) * 2018-01-26 2024-03-08 住友电气工业株式会社 用于光接收器模块的封装部
JP7020261B2 (ja) * 2018-04-13 2022-02-16 住友電気工業株式会社 光受信モジュール用パッケージ
JP7230251B2 (ja) * 2018-09-26 2023-02-28 京セラ株式会社 配線基板、電子部品パッケージおよび電子装置
JP7021041B2 (ja) * 2018-09-26 2022-02-16 京セラ株式会社 配線基板、電子部品パッケージおよび電子装置
CN113056094A (zh) * 2019-12-27 2021-06-29 深南电路股份有限公司 预制基板以及印刷电路板
JP7148015B2 (ja) * 2020-07-20 2022-10-05 日本電信電話株式会社 高周波パッケージ
CN115343812B (zh) * 2022-08-22 2023-10-17 德阳三环科技有限公司 输入输出构件和制备方法及封装基座和光器件
WO2024075816A1 (ja) * 2022-10-07 2024-04-11 京セラ株式会社 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009096542A1 (ja) * 2008-01-30 2009-08-06 Kyocera Corporation 接続端子及びこれを用いたパッケージ並びに電子装置
JP2010206084A (ja) * 2009-03-05 2010-09-16 Anritsu Corp Icモジュール装置
JP2012151232A (ja) * 2011-01-18 2012-08-09 Kyocera Corp 電子部品収納用パッケージおよび電子装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5475565A (en) * 1994-06-03 1995-12-12 Intel Corporation Power distribution lid for IC package
JPH11214903A (ja) 1998-01-22 1999-08-06 Nec Eng Ltd 電界効果トランジスタ
JP2000164755A (ja) * 1998-11-25 2000-06-16 Kyocera Corp 高周波回路用パッケージ
JP4494587B2 (ja) 2000-05-11 2010-06-30 古河電気工業株式会社 光半導体素子用パッケージおよび前記パッケージを用いた光半導体素子モジュール
JP2002064310A (ja) * 2000-08-21 2002-02-28 Sharp Corp マイクロ波・ミリ波装置
JP3829839B2 (ja) 2003-11-14 2006-10-04 三菱電機株式会社 高周波パッケージ
US6984132B1 (en) * 2004-01-17 2006-01-10 Spalding Kirby H Electrical connector semiconductor package with fly-over signal paths
US7114252B2 (en) * 2004-06-17 2006-10-03 Toko, Inc. Large scale simultaneous circuit encapsulating apparatus
US20110222252A1 (en) * 2006-02-10 2011-09-15 Kong-Chen Chen Electronic assembly with detachable components
JP2009158511A (ja) * 2007-12-25 2009-07-16 Sumitomo Metal Electronics Devices Inc 入出力端子及び半導体素子収納用パッケージ
KR102284652B1 (ko) * 2014-08-28 2021-08-02 삼성전자 주식회사 반도체 패키지
US9786572B1 (en) * 2016-09-23 2017-10-10 International Business Machines Corporation Flip chip ball grid array with low impedance and grounded lid

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009096542A1 (ja) * 2008-01-30 2009-08-06 Kyocera Corporation 接続端子及びこれを用いたパッケージ並びに電子装置
JP2010206084A (ja) * 2009-03-05 2010-09-16 Anritsu Corp Icモジュール装置
JP2012151232A (ja) * 2011-01-18 2012-08-09 Kyocera Corp 電子部品収納用パッケージおよび電子装置

Also Published As

Publication number Publication date
EP3113218A4 (en) 2017-11-01
WO2015129731A1 (ja) 2015-09-03
EP3113218A1 (en) 2017-01-04
US10014233B2 (en) 2018-07-03
US20170323836A1 (en) 2017-11-09
JP6243510B2 (ja) 2017-12-06
EP3113218B1 (en) 2020-03-04

Similar Documents

Publication Publication Date Title
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
CN107534023B (zh) 半导体元件封装件、半导体装置以及安装构造体
US9935025B2 (en) Electronic component housing package and electronic device
JP6015508B2 (ja) 高周波モジュール
US10512155B2 (en) Wiring board, optical semiconductor element package, and optical semiconductor device
JP5518260B2 (ja) 素子収納用パッケージ、半導体装置用部品および半導体装置
JP5956465B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6181777B2 (ja) 素子収納用パッケージおよび実装構造体
JP5926290B2 (ja) 入出力部材ならびに電子部品収納用パッケージおよび電子装置
JP7119119B2 (ja) 配線基板、電子部品搭載用パッケージおよび電子装置
JP2009010149A (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
JP5812671B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
JP7237609B2 (ja) 電子部品用パッケージおよび電子装置
JP5709427B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP7254011B2 (ja) 配線基体、半導体素子収納用パッケージ、および半導体装置
JP6744103B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2019041072A (ja) 電子部品収納用パッケージおよび電子装置
JP2012234880A (ja) 素子収納用パッケージおよびこれを備えた半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171109

R150 Certificate of patent or registration of utility model

Ref document number: 6243510

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150