CN117203756A - 电子部件安装用封装体及电子装置 - Google Patents

Abstract

电子部件安装用封装体具备：具有上表面的绝缘性的布线层叠体(122)；位于布线层叠体(122)上的差动线路(1231、1234)；在上表面上与差动线路(1231、1234)并排地配置，线路长度比差动线路(1231、1234)短的差动线路(1232、1233)；和覆盖差动线路(1231～1234)的各自一部分而与布线层叠体(122)的上表面相接的壁体(121)。壁体(121)在从上表面的上方观察的俯视下具有凸部(1211)，凸部(1211)覆盖差动线路(1232、1233)的长度比覆盖差动线路(1231、1234)的长度长。

Description

电子部件安装用封装体及电子装置

技术领域

本公开涉及电子部件安装用封装体以及电子装置。

背景技术

存在将电子部件收容到内部并将该电子部件与外部的基板等电路连接的电子部件安装用封装体。用于将电子部件和外部连接的信号线路，与电子部件的尺寸相比向外部的连接端子的间隔大，因而伸长成从与电子部件的连接位置起扩展，从而长度互相不同。其结果，在各信号线路传送的信号之间会产生相位的偏差。

与此相对，在日本特开2020-5018号公报中公开了以下技术：在两根信号线路的弯曲部分，电介质位于在内侧弯曲的信号线路上，由此使信号的传输速度降低而调整相位的偏差即电气长度。

发明内容

用于解决课题的手段

本公开的一方式为电子部件安装用封装体，具备：

第一绝缘层，具有第一面；

第一信号线路，位于上述第一面上；

第二信号线路，在上述第一面上与上述第一信号线路并排地配置，线路长度比上述第一信号线路短；和

第二绝缘层，覆盖上述第一信号线路以及上述第二信号线路各自的一部分而与上述第一面相接，

上述第二绝缘层在从上述第一面的上方观察的俯视下具有凸部，该凸部覆盖上述第二信号线路的长度比覆盖上述第一信号线路的长度长。

--发明效果--

根据本公开，能够更高精度地使多个信号线路的电气长度一致。

附图说明

图1为表示半导体电子装置的整体结构的立体图。

图2为从上方观察半导体封装体的俯视图。

图3A为将凸部附近放大表示的俯视图。

图3B为将凸部附近放大表示的立体图。

具体实施方式

以下，基于附图对实施方式进行说明。

图1为表示本实施方式的半导体电子装置1的整体结构的立体图。

作为本实施方式的电子装置的半导体电子装置1具备半导体封装体100、盖体200和电子部件300等。作为本实施方式的电子部件安装用封装体的半导体封装体100收容电子部件300。半导体封装体100具有：具有电子部件300所位于的一个面(上表面111)的基板110；沿着上表面111的边缘包围该上表面111的框状壳体120；和框体130(密封环)，成与框状壳体120的基板110一侧(下方)相反的一侧的上方被开放的凹部状。上方通过与框体130的上表面接合的盖体200被密封。

框状壳体120具有信号线路123，在半导体封装体100的凹部内通过省略图示的接合线等与电子部件300连接。信号线路123将凹部的内外相连。信号线路123例如包含金、银、铜、镍、钨、钼或锰等金属材料或者它们的组合。此外，在信号线路123的表面也可进一步叠加镀镍或者镀金等。通过具有这种镀覆，使信号线路123的耐腐蚀性以及耐天气性提高，此外，能够使与镀覆面接合的钎料和焊料等接合材料的润湿性提高。

盖体200与框体130的上表面接合，覆盖半导体封装体100的凹部。盖体200为导体，且为例如包含铁、铜、镍、铬、钴、钼或者钨在内的金属或者这些金属的合金。

电子部件300位于上表面111上，收纳于凹部内。电子部件300例如为IC芯片等半导体元件，经由上述接合线以及信号线路123进行信号的发送接收。

图2为从上方观察半导体封装体100的俯视图。

框状壳体120具有：作为俯视呈矩形的环状的壁体121(第二绝缘层)；和具有上表面1221(第一面)，信号线路123位于该上表面1221的布线层叠体122(第一绝缘层)。

布线层叠体122的上表面1221的至少俯视下与壁体121重叠的部分，从与基板110的上表面111相接的底面起为均一的高度。在俯视下不与壁体121重叠的部分，也可具有不是均一的高度的部分，即也可成为多级的阶梯状的构造。

壁体121在俯视下与布线层叠体122重叠的部分，与该布线层叠体122的上表面接合。因此，信号线路123的一部分分别被壁体121覆盖。壁体121与布线层叠体122也可为一体地形成的构造，也可为分开形成的构造之后被接合的构造。

壁体121为陶瓷等的绝缘构件。壁体121为通过确定三维形状而制作得到的壁体，例如也可为将多个绝缘片(陶瓷生片)进行层叠、压接以及烧成而制作，按照需要适当进行了切断、冲孔等加工处理的壁体，其中所述多个绝缘片通过将在材料物质的粉末(例如氧化铝以及氧化硅等)中混合有机粘合剂和溶剂制作出的浆料成形为片状而得到。布线层叠体122的多个绝缘层重叠，信号线路以及/或者接地导体面(第二接地用导体)互相分离地位于各绝缘层上。

位于布线层叠体122的上表面1221的信号线路123，与用于在壁体121围起来的范围的外侧连接至外部的省略图示的连接端子连接。在此，信号线路123示为每两根并排地配置的差动线路1231～1234总计4组8根并排，接地用导体1241～1245(第一接地用导体。也统称为接地用导体124)配置成分别夹着各差动线路1231～1234。接地用导体124分别通过将布线层叠体122的绝缘层内上下伸长的贯通导体125(通孔导体)而与位于其他绝缘层上的接地用导体连接。此外，实际的信号线路123(差动线路)的组数(根数)并不限于此。布线层叠体122的制造中，例如将上述的导体金属、粘合剂和有机溶剂混合来制作金属膏。接下来，在上述绝缘片的层叠时，通过丝网印刷等对各绝缘片涂敷该金属膏。而且，已被印刷金属膏的各绝缘片如上述那样与通常的绝缘片一起被层叠而被压接、烧成。

连接端子的间隔有时按照标准规定，该间隔比框状壳体120围起来的范围内的信号线路123的间隔，即与电子部件300的连接部分的间隔大，因而信号线路123从框状壳体120的内侧朝向外侧而间隔变大并伸长(间隔也可不单调增加)。与此相应地差动线路1232、1233(第二信号线路)的长度(线路长度)比差动线路1231、1234(第一信号线路)的长度(线路长度)短。壁体121具有在该差动线路1232、1233上，俯视下朝向半导体封装体100的内向突出的凸部1211。

图3A为将凸部1211附近放大表示的俯视图，图3B为将凸部1211附近放大表示的立体图。

凸部1211为梯形或者矩形。在此所述的梯形以及矩形如图3A所示那样，不限于各边为直线的形状。例如包括对于其延伸方向(与突出方向垂直的方向)而言两侧的边弯曲为凹状的曲线。

凸部1211的与构成前端的一边连接的两边中的一边位于差动线路1231(信号线路1231a、1231b)与差动线路1232(信号线路1232a、1232b)之间的接地用导体1242上，另一边位于差动线路1233(信号线路1233a、1233b)与差动线路1234(信号线路1234a、1234b)之间的接地用导体1244上。因此，差动线路1231～1234当中仅差动线路1232、1233被凸部1211覆盖，由此差动线路1232、1233被壁体121覆盖的部分的长度比差动线路1231、1234长。在位于布线层叠体122的绝缘层与壁体121的绝缘层之间的部分，信号线路123大体通过带状线构造传递信号，未被壁体121覆盖的部分成为微带线构造而传递信号。被壁体121覆盖的部分与未被壁体121覆盖的部分相比，介电常数变大，信号的传输速度降低。如上述那样，差动线路1232、1233与差动线路1231、1234相比线路长度短，但信号的传输速度降低，因而差动线路1232、1233的外观上的电气长度变长，因此能够减小差动线路1231、1234与差动线路1232、1233的相位偏差。

如图3B所示那样，壁体121的凸部1211的一端位于下表面，具有与布线层叠体122相接的凹部1212～1214。这些凹部1212～1214的内表面被各个导体(连接导体1215～1217)覆盖，这些导体分别与布线层叠体122的上表面1221的接地用导体1242～1244电气地相连。凹部1212～1214位于比凸部1211(壁体121)的上表面靠下侧，即没有伸长到上表面。连接导体1215～1217的上端与布线层叠体122内部的接地用导体相连。由此，凹部1212～1214构成城堡形。此外，连接导体1215～1217没有伸长到凸部1211的上表面，从而在壁体121接合框体130时采用的钎料难以传递到连接导体1215～1217而流下。

导体层1218位于壁体121的上表面。由此，能够使导体层1218与框体130通过钎料接合时的接合强度提高。

导体层1218以及位于布线层叠体122的上表面1221的导体也可与上述布线层叠体122的内部的导体分开地作为金属化层被烧成，也可通过镀覆等形成。

凹部1212～1214分别位于凸部1211的突出范围的角部，在此为构成突出的前端的一边的两端和这一边的中央附近。凹部1212、1214位于突出范围的两端，从而凸部1211的角成为水滴形状。与此相应地，未被凸部1211覆盖的差动线路1231、1234的路径中，绕过拐角的大小变小，能够适当地确保接地面并有效地使线路长度的差缩短。

如上那样，作为本实施方式的电子部件安装用封装体的半导体封装体100具备：具有上表面1221的布线层叠体122(第一绝缘层)；作为位于上表面1221上的信号线路的组的差动线路1231、1234；作为与差动线路1231、1234并排地配置在上表面1221上且线路长度与差动线路1231、1234相比短的信号线路的组的差动线路1232、1233；和覆盖差动线路1231～1234的各自一部分并与上表面1221相接的壁体121(第二绝缘层)。壁体121在从上表面1221的上方观察的俯视下具有凸部1211，该凸部1211覆盖差动线路1232、1233的长度与覆盖差动线路1231、1234的长度相比，更长。

如上那样，通过使在长度不同的差动线路1231、1234与差动线路1232、1233之间位于上部的壁体121覆盖的长度不同，从而能够使信号的相位偏差由于使信号的传输速度降低的范围的差异而减小。此外，由于层状的壁体121重叠在上表面1221上，因此容易控制尺寸、形状等，能够提高相位偏差的调整精度。此外，壁体121能够被稳定地固定，其上表面形状也高精度地变得平坦。由此，能够进一步稳定地使框体130接合在壁体121上。此外，由于在单一平面内差动线路1231～1234将框状壳体120的内外相连，因此构造没有变得复杂，能够容易地以低成本制造。

此外，凸部1211在差动线路1231、1234以及差动线路1232、1233当中仅覆盖差动线路1232、1233。由此，俯视下相对壁体121倾斜地交叉的信号线路123的长度的调整仅通过凸部1211对差动线路1232、1233进行即可，因此变得容易，容易获得精度。

此外，这些信号线路分别与构成差动线路1231～1234的两根(信号线路1231a、1232b等)并排地配置。在差动线路的情况下，信号线之间的相位偏差的影响更容易成为问题，因此通过如上那样适当地调整传输速度，能使相位偏差减小并传递信号。

此外，半导体封装体100具备在上表面1221上分别夹着差动线路1231、1234以及差动线路1232、1233地配置的接地用导体1241～1245。壁体121具有与上表面1221分离地位于内部的接地用导体，凸部1211在俯视下为矩形或者梯形，在该凸部1211的突出范围的角部具有与接地用导体1242、1244重叠配置的凹部1212、1214。连接接地用导体1242、1244和壁体121的内部的接地用导体的连接导体1215、1217位于凹部1212、1214的内表面。

如果在俯视下与凸部1211重叠的部分没有接地用的通孔导体，则接地不足，但另一方面如果在凸部1211设置通孔导体(通孔)，则从强度等方面来看需要将凸部1211增大到信号线路的量以上。通过将凹部1212、1214设为城堡形，从而强化接地并且不需要将凸部1211增大到必要以上，因此能够解决上述的两方的课题。

城堡形的创建方法例如在陶瓷生片冲出城堡形的形状的部位涂敷导体构件。如上述那样，只要叠加多层以使得设置了城堡形的绝缘片成为给定的壁体121的形状而进行烧成即可。

此外，凹部1212、1214位于比壁体121的上表面更靠下侧的位置。即，凹部1212、1214也可不直接到达壁体121的上表面。壁体121的上表面通过钎料等与框体130接合，但如果凹部1212、1214到达上表面，则该钎料容易传递到凹部1212、1214内的连接导体1215、1217而流下。通过凹部1212、1214位于比壁体121的上表面更靠下侧的位置，从而能够抑制这样的流下。

此外，导体层1218位于壁体121的上表面。由此，能够使框状壳体120和框体130的接合强度提高。

此外，作为本实施方式的电子装置的半导体电子装置1具备上述的半导体封装体100、和与半导体封装体100连接的电子部件300。根据这种半导体电子装置1，能够容易地将电子部件300与例如挠性基板等外部连接。

此外，上述实施方式为例示，能进行各种变更。

例如上述实施方式中，说明了差动线路1231、1234与差动线路1232、1233的长度的差不同的情况，但关于差动线路1231～1234的每一个，两根信号线路(例如信号线路1231a与信号线路1231b)的长度也可互相不同。

此外，上述实施方式中，说明了信号线路为差动线路的情况，但也可未必为差动线路。

此外，上述实施方式中，说明了凸部1211没有覆盖差动线路1231、1234的情况，但也可通过凸部1211覆盖比差动线路1232、1233短的线路长度部分。

此外，上述实施方式中，说明了凸部1211为梯形或者矩形的情况，但并不限于此。凸部1211也可为三角形、半圆形、弓形、接近这些形状的形状。

此外，上述实施方式中，未对信号线路的宽度进行说明，但信号线路的宽度部分地变化，以使得被凸部1211覆盖，从而按照带状线构造和微带线构造的变化而变化的特性阻抗被适当地调整。具体地来说，在被壁体121覆盖的部分，信号线路的宽度也可比其他部分细。

此外，信号线路在被壁体121覆盖的范围不需要为直线状。信号线路也可弯曲为曲线状。

此外，上述实施方式中，说明了在凸部1211的突出范围的角部成为城堡形而具有凹部1212、1214的情况，但并不限于此。也可仅在其他部分具有城堡形，也可为不是城堡形而仅具有通常的通孔导体等的凸部1211。

此外，上述实施方式中，说明了凹部1212、1214位于比凸部1211(壁体121)的上表面靠更下侧的位置的情况，但也可到达上表面。

此外，上述实施方式中，说明了盖体200与半导体封装体100分开的结构的情况，但也可为具有盖体200的半导体封装体100。

此外，上述的实施方式中，说明了电子部件搭载用封装体为作为电子部件300而搭载半导体元件的半导体封装体100的情况，但所搭载的电子部件300并不限于半导体元件。也可搭载其他多样的电子部件。

此外，半导体封装体100的制作并不限于如上那样采用了绝缘片的封装体。半导体封装体100也可通过例如3D打印等其他的方法来制作。

此外，上述的半导体封装体100也可与电子部件300分开地制造销售。在该情况看下，盖体200也可在不与半导体封装体100接合的状态下被销售。

除此以外，上述实施方式所示的结构、材质、构造等具体的细节能在不脱离本公开的主旨的范围中适当变更。本发明的范围包括专利请求的范围中记载的返回及其均等的范围。

--工业可用性--

本公开能够利用于电子部件安装用封装体以及电子装置。

Claims (7)

1.一种电子部件安装用封装体，具备：

第一绝缘层，具有第一面；

第一信号线路，位于上述第一面上；

第二信号线路，与上述第一信号线路并排地配置在上述第一面上，线路长度比上述第一信号线路短；和

第二绝缘层，覆盖上述第一信号线路以及上述第二信号线路各自的一部分并与上述第一面相接，

上述第二绝缘层在从上述第一面的上方观察的俯视下具有凸部，该凸部覆盖上述第二信号线路的长度比覆盖上述第一信号线路的长度长。

2.根据权利要求1所述的电子部件安装用封装体，其中，

上述凸部仅覆盖上述第一信号线路以及上述第二信号线路当中的上述第二信号线路。

3.根据权利要求1或2所述的电子部件安装用封装体，其中，

上述第一信号线路以及上述第二信号线路各自构成差动线路的两根并排地配置。

4.根据权利要求1～3中任一项所述的电子部件安装用封装体，其中，

所述电子部件安装用封装体具备第一接地用导体，所述第一接地用导体分别在上述第一面上夹着上述第一信号线路以及上述第二信号线路地配置，

上述第二绝缘层具有位于与上述第一面分离的位置的第二接地用导体，

上述凸部在俯视下为矩形或者梯形，在该凸部的突出范围的角部具有与上述第一接地用导体重叠配置的凹部，

连接上述第一接地用导体和上述第二接地用导体的连接导体位于上述凹部的内表面。

5.根据权利要求4所述的电子部件安装用封装体，其中，

上述凹部位于比上述第二绝缘层的上表面靠下侧的位置。

6.根据权利要求1～5中任一项所述的电子部件安装用封装体，其中，

导体层位于上述第二绝缘层的上表面。

7.一种电子装置，具备：

权利要求1～6中任一项所述的电子部件安装用封装体；和

与上述电子部件安装用封装体连接的电子部件。