JP5174518B2 - 積層型半導体装置、及びその製造方法 - Google Patents

積層型半導体装置、及びその製造方法 Download PDF

Info

Publication number
JP5174518B2
JP5174518B2 JP2008107790A JP2008107790A JP5174518B2 JP 5174518 B2 JP5174518 B2 JP 5174518B2 JP 2008107790 A JP2008107790 A JP 2008107790A JP 2008107790 A JP2008107790 A JP 2008107790A JP 5174518 B2 JP5174518 B2 JP 5174518B2
Authority
JP
Japan
Prior art keywords
wiring
stacked semiconductor
semiconductor device
wirings
providing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008107790A
Other languages
English (en)
Other versions
JP2009260062A (ja
Inventor
雅孝 星野
耕治 田谷
良太 福山
弘一 目黒
Original Assignee
スパンション エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スパンション エルエルシー filed Critical スパンション エルエルシー
Priority to JP2008107790A priority Critical patent/JP5174518B2/ja
Publication of JP2009260062A publication Critical patent/JP2009260062A/ja
Application granted granted Critical
Publication of JP5174518B2 publication Critical patent/JP5174518B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers

Description

本発明は、半導体装置及びその製造方法に関し、特に複数の半導体装置を積層してなる積層型半導体装置、及びその製造方法に関する。
半導体装置には大容量化、高密度化が要求されている。これに応えるため、複数の半導体装置を高密度に実装し、かつ実装面積を縮小できる積層型半導体装置が開発されている。
特許文献１には、上面に配線を設けられた半導体装置を積層し、側面に各半導体装置の配線を接続する接続手段を設けた積層型半導体装置が開示されている。
特許文献２には、側面に電極が露出した半導体装置を積層し、側面に各半導体装置の電極を接続する配線を設けた積層型半導体装置が開示されている。
特許文献３には、側面にボンディングワイヤが露出した半導体装置を積層し、各半導体装置の露出したボンディングワイヤを接続してなる積層型半導体装置が開示されている。
特開２００３−２４３６０６号公報 特開２００２−７６１６７号公報 特開２００２−５０７３７号公報
従来の製造方法では、半導体装置に設けられた配線と、積層された半導体装置の側面に設けられる側壁配線との接触面積が少ないため、配線と側壁配線との接続の信頼性が低下する恐れがあった。
本発明は、上記課題に鑑み、配線と側壁配線との接続の信頼性が高い積層型半導体装置及びその製造方法を提供することを目的とする。
本発明は、複数の半導体チップの各々の上に、複数の配線を設ける工程と、前記複数の半導体チップのうち、隣接する半導体チップの間に配置された絶縁体の上に、前記複数の配線と電気的に接続されるように、前記配線の幅よりも大きな幅を有する配線連結部を設ける工程と、前記複数の半導体チップの各々の側面に前記配線連結部の側面が露出するように前記複数の半導体チップを個片化し、半導体装置を形成する工程と、複数の前記半導体装置を積層する工程と、前記配線連結部同士が接続されるように、前記積層された複数の半導体装置の側面に延在する側壁配線を設ける工程と、を有することを特徴とする積層型半導体装置の製造方法である。本発明によれば、配線と側壁配線との接続の信頼性を向上させることができる。
上記構成において、前記側壁配線を設ける工程は、前記積層された複数の半導体装置の各々の側面に露出した前記配線連結部の各々と接続されるように、前記積層された複数の半導体装置の側面に金属膜を設ける工程と、前記積層された複数の半導体装置の各々に設けられた前記複数の配線のうち、隣接する配線の間に切断線が位置するように、前記金属膜を積層方向に切断する第１切断工程と、を含む構成とすることができる。この構成によれば、配線連結部と側壁配線との接触面積を大きくすることができるため、配線と側壁配線との接続の信頼性を向上させることができる。
上記構成において、前記配線連結部を設ける工程は、前記配線の前記配線連結部と接触する領域の幅よりも大きな幅を有する前記配線連結部を設ける工程とすることができる。この構成によれば、配線連結部と側壁配線との接触面積を大きくすることができるため、配線と側壁配線との接続の信頼性を向上させることができる。
上記構成において、前記配線連結部を設ける工程は、前記複数の半導体装置の各々に設けられた全ての前記複数の配線が互いに接続されるように、帯状の前記配線連結部を設ける工程とすることができる。この構成によれば、配線連結部と側壁配線との接触面積を大きくすることができるため、配線と側壁配線との接続の信頼性を向上させることができる。
上記構成において、前記配線連結部を設ける工程は、前記隣接する半導体装置に設けられた互いに対向する配線が接続された、互いに隣接する配線連結部が離間するように、前記配線連結部を設ける工程とすることができる。この構成によれば、側壁配線を形成する前においても、半導体装置のテストを行うことができる。
上記構成において、前記第１切断工程は前記金属膜と前記配線連結部とを切断する工程とすることができる。この構成によれば、一度の工程で側壁配線を形成することができる。
上記構成において、前記個片化された複数の半導体装置を積層する工程の後であって、前記金属膜を設ける工程の前に、前記第１切断工程の切断線と重なる切断線で前記配線連結部を積層方向に切断する、第２切断工程を有する構成とすることができる。この構成によれば、配線連結部と側壁配線との接触面積をより大きくすることができるため、配線と側壁配線との接続の信頼性をより向上させることができる。
上記構成において、前記複数の配線を設ける工程は、前記複数の配線の一部をテスト用パッドと接続する工程を含む構成とすることができる。
上記構成において、前記側壁配線を設ける工程の後に、半田を用いて前記側壁配線と基板とを接続することにより、前記積層された複数の半導体装置を前記基板上に実装する工程を有する構成とすることができる。
本発明は、各々が複数の配線を有し、かつ積層された複数の半導体装置と、前記複数の配線の各々と接続され、前記配線の幅よりも大きな幅を有し、前記積層された複数の半導体装置の各々の側面に設けられた複数の配線連結部と、前記配線連結部同士が接続されるように、前記積層された複数の半導体装置の側面に延在する側壁配線と、を具備することを特徴とする積層型半導体装置である。本発明によれば、配線と側壁配線との接続の信頼性を向上させることができる。
本発明によれば、配線と側壁配線との接続の信頼性が高い積層型半導体装置及びその製造方法を提供することができる。
比較例として、従来技術について図面を用いて説明する。
図１は比較例に係る積層型半導体装置１００の製造方法の一部を示すフローチャートである。図２（ａ）から図２（ｅ）は製造方法を示す側面図であり、図３（ａ）から図４（ｃ）は斜視図である。
図２（ａ）及び図２（ｂ）に示すように、例えばシリコンからなる半導体チップ９の表面には、例えばＡｌ等の金属からなるパッド６が設けられている。複数の半導体チップ９を、パッド６が設けられた面が接するように、テープ２に貼り付ける。
図２（ｃ）に示すように、半導体チップ９のパッド６が設けられていない面、及び半導体チップ９の間を例えばエポキシ等の樹脂からなる絶縁体４により封止する。
図２（ｄ）に示すように、絶縁体４を研削し、テープ２から絶縁体４までの高さを低背化する。
図２（ｅ）に示すように、テープ２を半導体チップ９の反対の面に貼り替え、パッド６を露出させる。これにより、複数の半導体装置１０が形成される。以降の工程は図１のフローチャートに沿って説明する。
図３（ａ）は、図２（ｅ）の上下を反転させた状態を示す斜視図である。半導体装置１０の各々の上面にはパッド６が露出しており、隣接する半導体装置１０の間には絶縁体４が位置している。半導体装置１０間の距離Ｌ１は例えば数十μｍである。
図３（ｂ）に示すように、図１のステップＳ１０において、半導体装置１０及び絶縁体４の上に、パッド６が露出するような開口部８ａを有した、例えばポリイミドからなる絶縁膜８を形成する。
図３（ｃ）に示すように、ステップＳ１１において、絶縁膜８上に、開口部８ａを充填するように、例えばメッキを行うことにより、例えばＣｕ等の金属からなる複数の配線１２を設ける。隣接する半導体装置１０は配線１２により接続される。配線１２の厚さは数μｍ、配線１２間のピッチＬ２は例えば７０μｍである。
図３（ｄ）に示すように、ステップＳ１２において、ブレード１４を用いて、隣接する半導体装置１０の間に位置する絶縁体４を切断し、半導体装置１０を個片化する。
図４（ａ）に示すように、ステップＳ１３において、個片化された複数の半導体装置１０を積層する。これを積層型半導体装置１００とする。このとき、上下の半導体チップ９の間に絶縁膜８が挟まれ、また複数の配線１２が、積層型半導体装置１００の同一の側面に露出するように積層する。
図４（ｂ）に示すように、ステップＳ１４において、積層された複数の半導体装置１０の各々の側面に露出した、複数の配線１２の各々に接続されるように、例えばＣｕ／Ｎｉからなる金属膜１６を、例えば無電解メッキ法により、積層型半導体装置１００の側面に成膜する。半導体装置１０の絶縁体４と金属膜１６を合わせた幅Ｔ１は例えば数十μｍ、金属膜１６の幅Ｔ２は例えば１０μｍ以下である（図６参照）。
図４（ｃ）に示すように、ステップＳ１５において、例えばレーザーを用いて、半導体装置１０に設けられた複数の配線１２のうち、隣接する配線１２の間に切断線が位置するように、金属膜１６を積層方向に切断する。これにより、側壁配線１８を形成する。このとき、ブレードを用いて切断してもよい。またインクジェット法により側壁配線１８を形成してもよい。
以上の工程により、複数の半導体装置１０が積層され、対応するパッド６が配線１２及び側壁配線１８を介して接続された、積層型半導体装置１００が完成する。
図５は、比較例に係る積層型半導体装置１００の実装例を示した側面図である。図５に示すように、積層型半導体装置１００を基板３の上に設置し、側壁配線１８と基板３上のパッド（不図示）とを半田５を用いて接続することにより、積層型半導体装置１００は基板３に実装される。なお、図５においては、簡略化のため絶縁体４、絶縁膜８及び半導体チップ９をまとめ、半導体装置１０として図示した。
図６は、積層型半導体装置１００の上面図である。図６に示すように、配線１２と側壁配線１８とが接触している領域の幅はＷ１である。従って、比較例においては、配線１２と側壁配線１８との接触面積が小さく、配線１２と側壁配線１８との接続の信頼性が低かった。例えば、切断面１３等において側壁配線１８の剥離が発生した場合、配線１２と側壁配線１８とが断線してしまうという課題があった。
以下、図面を用いて上記課題を解決するための実施例について説明する。
図７は実施例１に係る積層型半導体装置１１０の製造方法を示すフローチャートであり、図８（ａ）から図９（ｃ）は斜視図である。
実施例１においても、図３（ｂ）の状態までは比較例と同様の工程である。
図８（ａ）に示すように、図７のステップＳ２１において、絶縁膜８上に、開口部８ａを充填するように、例えばＣｕ等の金属を例えばメッキ法により、配線１２を設ける。さらに、絶縁膜８の上であって、隣接する半導体装置１０の間に位置する絶縁体４の上に、複数の配線１２の全てが互いに接続されるように、例えばＣｕ等の金属からなる帯状の配線連結部２０を設ける。すなわち、配線４の配線連結部２０と接触する領域の幅Ｗ１よりも大きな幅Ｗ０を有する配線連結部２０を設ける。このとき、工程の簡略化及び配線１２と配線連結部２０との接合強度を向上させるため、配線１２と配線連結部２０とは同じ金属層から設けることが好ましい。
図８（ｂ）に示すように、ステップＳ２２において、ブレード１４を用いて、半導体装置１０の各々の側面に配線連結部２０の側面が露出するように、半導体装置１０を個片化する。
図９（ａ）に示すように、ステップＳ２３において、個片化された複数の半導体装置１０を積層し、積層型半導体装置１１０を形成する。
図９（ｂ）に示すように、ステップＳ２４において、積層された複数の半導体装置１０の各々の側面に露出した配線連結部２０の各々と接続されるように、積層型半導体装置１１０の側面に、例えばＣｕ／Ｎｉからなる金属膜１６を設ける。
図９（ｃ）に示すように、ステップＳ２５において、半導体装置１０の各々に設けられた複数の配線１２のうち、隣接する配線１２の間に切断線が位置するように、金属膜１６と配線連結部２０とを積層方向に切断する（第１切断工程）。これにより、側壁配線１８を形成する。以上の工程により、実施例１に係る積層型半導体装置１１０が完成する。
図１０は、積層型半導体装置１１０の上面図である。図１０に示すように、実施例１によれば、配線連結部２０と側壁配線１８とが接触している領域の幅がＷ２となる。これは、比較例における幅Ｗ１と比べて大きい。すなわち、配線連結部２０と側壁配線１８との接触面積を大きくすることができる。このため、例えば側壁配線１８を形成する工程における切断面１３で側壁配線１８の剥離が発生しても、配線連結部２０と側壁配線１８との接続は確保される。また、上述のように配線１２と配線連結部２０とは同じ金属層からなる。従って、実施例１によれば、配線１２と側壁配線１８との接続の信頼性が高くなる。
絶縁体４と金属膜１６を合わせた幅Ｔ１は例えば数十μｍである。また、配線連結部２０の幅Ｔ３は例えば１０μｍ以上である。側壁配線１８を形成するためには、配線連結部２０が切断されるように、切断線１１の深さが配線連結部２０の幅Ｔ３以上であることが好ましい。また、上述のように切断線１１は、隣接する配線１２の間に位置している。
図１１（ａ）は側壁配線１８を形成する工程において、連結したブレード２２を使用した例を示す斜視図であり、図１１（ｂ）はその上面図である。
図１１（ａ）及び図１１（ｂ）に示すように、連結したブレード２２を使用して金属膜１６を切断することで、一度の工程により側壁配線１８を形成することができる。また、配線１２間のピッチＬ２は例えば７０μｍであり、また配線連結部２０により連結されている。このため、例えば、ブレード２２の位置が、図中の左右方向に１０μｍ程度ずれた場合でも、配線１２と側壁配線１８との接続は維持され、また隣接する配線１２間のショートも発生しない。レーザーを用いて金属膜１６を切断することもできるが、位置合わせが困難であるため、連結したブレード２２を使用することが好ましい。
図１２は実施例１の変形例を示す上面図である。
図１２に示すように、複数の配線１２のうち、一部の配線１２ａを、例えば直径Ｒが１００μｍのテスト用パッド２４に接続してもよい。側壁配線１８を形成した後に、テスト用パッド２４にプローブを当てることで、積層型半導体装置のテストを行うことができる。図１２においては、テスト用パッド２４に接続された配線１２ａと、接続されていない配線１２ｂとが交互に並んでいるが、これに限られない。例えば、配線１２ａの間に二つの配線１２ｂが配置されていてもよい。
実施例２は配線連結部２０の形状を変化させた例である。実施例２に係る積層型半導体装置１２０の製造方法の流れは図７に示したフローチャートと同様である。図１３（ａ）はステップＳ２３の積層後における積層型半導体装置１２０の上面図であり、図１３（ｂ）はステップＳ２５の側壁配線形成後における積層型半導体装置１２０の上面図である。
図１３（ａ）に示すように、隣接する半導体装置１０に設けられた互いに対向する配線１２が接続され、かつ同一の半導体装置１０に設けられた隣接する配線１２が接続されないように、複数の配線連結部２０ａを設ける。すなわち、隣接する半導体装置１０に設けられた互いに対向する配線１２が接続された、互いに隣接する配線連結部２０ａが離間するように、配線連結部を設ける。配線連結部２０ａの幅Ｗ３は、配線１２の幅Ｗ１（図８（ａ）の幅Ｗ１に等しい）よりも大きい。
図１３（ｂ）に示すように、実施例１と同様に、半導体装置１０の各々に設けられた複数の配線１２のうち、隣接する配線１２の間に切断線が位置するように、金属膜１６と配線連結部２０ａとを積層方向に切断する。これにより、側壁配線１８を形成する。
実施例２によれば、配線連結部２０ａと側壁配線１８との接触している領域の幅Ｗ４は、従来例における幅Ｗ１よりも大きい。すなわち、このため、実施例１と同様に、例えば切断面２３において側壁配線１８の剥離が発生しても、配線連結部２０ａと側壁配線１８との接続は確保される。従って、配線１２と側壁配線１８との接続の信頼性が向上する。
また、図１３（ａ）に示すように、互いに隣接する配線連結部２０ａが離間しているため、側壁配線１８を形成する前においても、配線連結部２０ａの各々にプローブを当てることで、半導体装置のテストを実施することができる。
実施例３は、半導体装置１０を積層する工程の後であって、金属膜１６を設ける工程の前に、配線連結部２０を切断する工程（第２切断工程）を行う例である。図１４は実施例３に係る積層型半導体装置１３０の製造方法を示すフローチャートである。図１５（ａ）から図１６（ｂ）は上面図である。図１４のステップＳ２０からステップＳ２３までは、図７と同様なので説明を省略する。
図１５（ａ）に示すように、図１４のステップＳ３４において、例えば上述したブレード２２を使用し切断線２５で配線連結部２０を、半導体装置１０の積層方向に切断する。この工程は、積層工程（ステップＳ２３）後であって、金属膜形成工程（ステップＳ３５）前に行われる。
図１５（ｂ）に示すように、ステップＳ３５において、積層された複数の半導体装置１０の側面に金属膜１６を設ける。このとき、配線連結部２０を切断する工程を先に行っているため、金属膜１６は配線連結部２０の切断面２６にも形成される。
図１５（ｃ）に示すように、再度ブレード２２を切断線２５に当て、ブレード２２の位置を固定させる。これにより、配線連結部２０を切断する工程における切断線と、側壁配線１８を形成する工程（第１切断工程）における切断線とを重ねることができる。
図１６（ａ）に示すように、ステップＳ３６において、切断線２５と重なる切断線で、金属膜１６を半導体装置１０の積層方向に切断し、側壁配線１８を形成する。
図１６（ｂ）に示すように、以上の工程により実施例３に係る積層型半導体装置１３０が完成する。
図１６（ｂ）に示すように、実施例３によれば、側壁配線１８が切断面２６にも形成されるため、配線連結部２０と側壁配線１８との接触する領域の接触面積を、実施例１及び実施例２の場合と比較して、より大きくすることができるため、配線１２と側壁配線１８との接続の信頼性がより高くなる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図１は、比較例に係る積層型半導体装置１００の製造方法を示すフローチャートである。 図２（ａ）から図２（ｅ）は、比較例に係る積層型半導体装置１００の製造方法を示す側面図である。 図３（ａ）から図３（ｄ）は、比較例に係る積層型半導体装置１００の製造方法を示す斜視図である。 図４（ａ）から図４（ｃ）は、比較例に係る積層型半導体装置１００の製造方法を示す斜視図である。 図５は、比較例に係る積層型半導体装置１００の側面図である。 図６は、比較例に係る積層型半導体装置１００の上面図である。 図７は、実施例１に係る積層型半導体装置１１０の製造方法を示すフローチャートである。 図８（ａ）から図８（ｂ）は、実施例１に係る積層型半導体装置１１０の製造方法を示す斜視図である。 図９（ａ）から図９（ｃ）は、実施例１に係る積層型半導体装置１１０の製造方法を示す斜視図である。 図１０は、積層型半導体装置１１０の上面図である。 図１１（ａ）は実施例１において連結したブレード２２を使用した例を示す斜視図であり、図１１（ｂ）はその上面図である。 図１２は実施例１の変形例を示す上面図である。 図１３（ａ）及び図１３（ｂ）は実施例２に係る積層型半導体装置１２０の製造方法を示す上面図である。 図１４は実施例３に係る積層型半導体装置１３０の製造方法を示すフローチャートである。 図１５（ａ）から図１５（ｃ）は、実施例３に係る積層型半導体装置１３０の製造方法を示す上面図である。 図１６（ａ）から図１６（ｂ）は、実施例３に係る積層型半導体装置１３０の製造方法を示す上面図である。
符号の説明
絶縁体 ４
パッド ６
絶縁膜 ８
半導体チップ ９
半導体装置 １０
切断線 １１、２５
配線 １２
ブレード １４、２２
金属膜 １６
側壁配線 １８
配線連結部 ２０、２０ａ
積層型半導体装置 １００、１１０、１２０、１３０

Claims (9)

  1. 複数の半導体チップの各々の上に、複数の配線を設ける工程と、
    前記複数の半導体チップのうち、隣接する半導体チップの間に配置された絶縁体の上に、前記複数の配線と電気的に接続されるように、前記配線の幅よりも大きな幅を有する配線連結部を設ける工程と、
    前記複数の半導体チップの各々の側面に前記配線連結部の側面が露出するように前記複数の半導体チップを個片化し、半導体装置を形成する工程と、
    複数の前記半導体装置を積層する工程と、
    前記配線連結部同士が接続されるように、前記積層された複数の半導体装置の側面に延在する側壁配線を設ける工程と、
    を含み、
    前記側壁配線を設ける工程は、
    前記積層された複数の半導体装置の各々の側面に露出した前記配線連結部の各々と接続されるように、前記積層された複数の半導体装置の側面に金属膜を設ける工程と、
    前記積層された複数の半導体装置の各々に設けられた前記複数の配線のうち、隣接する配線の間に切断線が位置するように、前記金属膜を積層方向に切断する第１切断工程と、を含む、
    ことを特徴とする積層型半導体装置の製造方法。
  2. 前記配線連結部を設ける工程は、前記配線の前記配線連結部と接触する領域の幅よりも大きな幅を有する前記配線連結部を設ける工程であることを特徴とする請求項１記載の積層型半導体装置の製造方法。
  3. 前記配線連結部を設ける工程は、前記複数の半導体チップの各々に設けられた全ての前記複数の配線が互いに接続されるように、帯状の前記配線連結部を設ける工程であることを特徴とする請求項１又は２記載の積層型半導体装置の製造方法。
  4. 前記配線連結部を設ける工程は、前記隣接する半導体チップに設けられた互いに対向する配線が接続された、互いに隣接する配線連結部が離間するように、前記配線連結部を設ける工程であることを特徴とする請求項１又は２記載の積層型半導体装置の製造方法。
  5. 前記第１切断工程は前記金属膜と前記配線連結部とを切断する工程であることを特徴とする請求項１から４いずれか一項記載の積層型半導体装置の製造方法。
  6. 前記複数の半導体装置を積層する工程の後であって、前記金属膜を設ける工程の前に、前記第１切断工程の切断線と重なる切断線で前記配線連結部を積層方向に切断する、第２切断工程を有することを特徴とする請求項１から４いずれか一項記載の積層型半導体装置の製造方法。
  7. 前記複数の配線を設ける工程は、前記複数の配線の一部をテスト用パッドと接続する工程を含むことを特徴とする請求項１から６いずれか一項記載の積層型半導体装置の製造方法。
  8. 前記側壁配線を設ける工程の後に、半田を用いて前記側壁配線と基板とを接続することにより、前記積層された複数の半導体装置を前記基板上に実装する工程を有することを特徴とする請求項１から７いずれか一項記載の積層型半導体装置の製造方法。
  9. 各々が複数の配線を有し、かつ積層された複数の半導体装置と、
    前記複数の配線の各々と接続され、前記配線の幅よりも大きな幅を有し、前記積層された複数の半導体装置の各々の側面に設けられた複数の配線連結部と、
    前記配線連結部同士が接続されるように、前記積層された複数の半導体装置の側面に延在する側壁配線と、
    を具備し、
    前記側壁配線は、前記積層された複数の半導体装置の各々の側面に露出した前記配線連結部の各々と接続されるように、前記積層された複数の半導体装置の側面にある金属膜を備え、該金属膜は、前記積層された複数の半導体装置の各々に設けられた前記複数の配線のうち、隣接する配線の間に切断線が位置するように、積層方向に切断される、
    ことを特徴とする積層型半導体装置。
JP2008107790A 2008-04-17 2008-04-17 積層型半導体装置、及びその製造方法 Expired - Fee Related JP5174518B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008107790A JP5174518B2 (ja) 2008-04-17 2008-04-17 積層型半導体装置、及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008107790A JP5174518B2 (ja) 2008-04-17 2008-04-17 積層型半導体装置、及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009260062A JP2009260062A (ja) 2009-11-05
JP5174518B2 true JP5174518B2 (ja) 2013-04-03

Family

ID=41387111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008107790A Expired - Fee Related JP5174518B2 (ja) 2008-04-17 2008-04-17 積層型半導体装置、及びその製造方法

Country Status (1)

Country Link
JP (1) JP5174518B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201214656A (en) * 2010-09-27 2012-04-01 Universal Scient Ind Shanghai Chip stacked structure and method of fabricating the same
US9190390B2 (en) * 2012-08-22 2015-11-17 Freescale Semiconductor Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3509239B2 (ja) * 1994-11-04 2004-03-22 イビデン株式会社 リードレスチップキャリア及びその製造方法
JP2944449B2 (ja) * 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
JP2004221372A (ja) * 2003-01-16 2004-08-05 Seiko Epson Corp 半導体装置、半導体モジュール、電子機器、半導体装置の製造方法および半導体モジュールの製造方法
JP4934053B2 (ja) * 2005-12-09 2012-05-16 スパンション エルエルシー 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2009260062A (ja) 2009-11-05

Similar Documents

Publication Publication Date Title
JP4271590B2 (ja) 半導体装置及びその製造方法
JP6263573B2 (ja) 積層電子デバイスとその製造方法
TWI607531B (zh) 底部元件限制於介電材凹穴內之封裝疊加半導體組體
US8536714B2 (en) Interposer, its manufacturing method, and semiconductor device
US9258899B2 (en) Method of fabricating a wiring board
KR101734882B1 (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
JP2008311599A (ja) モールド再構成ウェハー、これを利用したスタックパッケージ及びその製造方法
JP4489821B2 (ja) 半導体装置及びその製造方法
US20130313716A1 (en) Substrate-less stackable package with wire-bond interconnect
JP5071084B2 (ja) 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール
KR100786741B1 (ko) 반도체 장치, 반도체 장치의 제조 방법, 전자 부품, 회로기판, 및 전자 기기
JP5610105B1 (ja) 電子部品内蔵モジュール
KR101538541B1 (ko) 반도체 디바이스
US9257338B2 (en) TSV substrate structure and the stacked assembly thereof
JP2011187863A (ja) 配線基板及びその製造方法
US20210134757A1 (en) Fanout integration for stacked silicon package assembly
US8349736B2 (en) Semiconductor device manufacturing method and semiconductor device
KR102468796B1 (ko) 인쇄 회로 기판 및 이를 포함하는 반도체 패키지
KR101614856B1 (ko) 반도체 칩의 실장 기판, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
JP2019050302A (ja) 半導体装置
JP5174518B2 (ja) 積層型半導体装置、及びその製造方法
JP2010205921A (ja) 半導体装置および半導体装置の製造方法
JP4334397B2 (ja) 半導体装置及びその製造方法
JP2017191840A (ja) 半導体装置および半導体装置の製造方法
JP5264640B2 (ja) 積層型半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100402

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121228

R150 Certificate of patent or registration of utility model

Ref document number: 5174518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees