CN110491839A - 一种射频器件 - Google Patents

一种射频器件 Download PDF

Info

Publication number
CN110491839A
CN110491839A CN201910700108.4A CN201910700108A CN110491839A CN 110491839 A CN110491839 A CN 110491839A CN 201910700108 A CN201910700108 A CN 201910700108A CN 110491839 A CN110491839 A CN 110491839A
Authority
CN
China
Prior art keywords
frame
welding disk
radio
conductive welding
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910700108.4A
Other languages
English (en)
Inventor
黄凯洪
陈家乐
文德景
姚若河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GUANGDONG FENGHUA SEMICONDUCTOR TECHNOLOGY Co Ltd
Guangdong Fenghua Advanced Tech Holding Co Ltd
Original Assignee
GUANGDONG FENGHUA SEMICONDUCTOR TECHNOLOGY Co Ltd
Guangdong Fenghua Advanced Tech Holding Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GUANGDONG FENGHUA SEMICONDUCTOR TECHNOLOGY Co Ltd, Guangdong Fenghua Advanced Tech Holding Co Ltd filed Critical GUANGDONG FENGHUA SEMICONDUCTOR TECHNOLOGY Co Ltd
Priority to CN201910700108.4A priority Critical patent/CN110491839A/zh
Publication of CN110491839A publication Critical patent/CN110491839A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供一种射频器件，包括框架以及包覆于框架外的塑封料，框架上设有芯片和导电焊盘，芯片通过内引线与导电焊盘电气连接，芯片和内引线被塑封料包覆在内，导电焊盘露出于塑封料的外表面，用来与电路板焊接。与现有技术相比，该射频器件采用由塑封料包覆框架而形成的扁平式封装，不仅体积小，厚度薄，重量轻，适用于安装空间狭小的电子产品内，而且具有非常低的阻抗和自感，可满足微波或者通信领域的应用；与此同时，塑封料包覆框架而形成的实心结构可显著地增加射频器件的强度，降低其脆性，使其不易损坏；另外，该射频器件采用无引脚设计，直接利用导电焊盘与电路板焊接，由此降低了对电路板的尺寸要求，可应用于尺寸更小的电路板上。

Description

一种射频器件
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种射频器件。
背景技术
封装，就是指把硅片上的电路管脚，用内引线接引到外部接头处，以便与其它器件连接。封装形式是指安装半导体集成电路芯片用的外壳。它不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用，而且还通过芯片上的接点用内引线连接到封装外壳的边框上，这些边框又通过印刷电路板上的内引线与其他器件相连接，从而实现内部芯片与外部电路的连接。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的PCB(印制电路板)的设计和制造，因此它是至关重要的。
现有的射频器件大都采用陶瓷、玻璃或者金属作为封装材料，具有体积大、对安装空间要求高、性价比低、脆性高、容易受到应力破坏等缺陷，并且生产成本高，制作工艺复杂，不适合自动化生产。
发明内容
为解决上述技术问题，本发明提供一种射频器件，该射频器件体积小，厚度薄，重量轻，脆性低，不易损坏，并且生产成本低，制作工艺简单，适于自动化生产。
基于此，本发明提供了一种射频器件，包括框架以及包覆于所述框架外的塑封料，所述框架上设有芯片和导电焊盘，所述芯片通过内引线与所述导电焊盘电气连接，所述芯片和所述内引线被所述塑封料包覆在内，所述导电焊盘露出于所述塑封料的外表面，用来与电路板焊接。
作为优选方案，所述框架包括基岛以及设于基岛边缘的边框，所述芯片设于所述基岛的中心位置，所述导电焊盘设于所述边框。
作为优选方案，所述芯片通过导电银浆与所述基岛固定连接。
作为优选方案，所述芯片设有源极、栅极以及漏极，所述导电焊盘包括第一导电焊盘、第二导电焊盘以及第三导电焊盘，所述内引线包括第一内引线、第二内引线以及第三内引线，所述源极通过所述第一内引线与所述第一导电焊盘电气连接，所述栅极通过所述第二内引线与所述第二导电焊盘电气连接，所述漏极通过所述第三内引线与所述第三导电焊盘电气连接。
作为优选方案，所述边框包括第一边框、第二边框以及第三边框，所述第一导电焊盘设于所述第一边框，所述第二导电焊盘设于所述第二边框，所述第三导电焊盘设于所述第三边框。
作为优选方案，所述基岛的边缘还设有第四边框，所述第四边框上设有散热焊盘，所述散热焊盘露出于所述塑封料的外表面。
作为优选方案，所述导电焊盘和所述散热焊盘露出于所述塑封料的同一侧外表面。
作为优选方案，所述框架的为铜质框架。
作为优选方案，所述塑封料为无卤塑封料。
作为优选方案，所述芯片为多栅指GaN基射频功率芯片。
作为优选方案，所述内引线为金质内引线。
实施本发明实施例，具有如下有益效果：
本发明提供的射频器件包括框架以及包覆于框架外的塑封料，框架上设有芯片和导电焊盘，芯片通过内引线与导电焊盘电气连接，芯片和内引线被塑封料包覆在内，导电焊盘露出于塑封料的外表面，用来与电路板焊接。与现有技术相比，该射频器件采用由塑封料包覆框架而形成的扁平式封装，不仅体积小，厚度薄，重量轻，适用于安装空间狭小的电子产品内，而且具有非常低的阻抗和自感，可满足微波或者通信领域的应用；与此同时，塑封料包覆框架而形成的实心结构可显著地增加射频器件的强度，降低其脆性，使其不易损坏；另外，该射频器件采用无引脚设计，直接利用导电焊盘与电路板焊接，由此降低了对电路板的尺寸要求，可应用于尺寸更小的电路板上。除此之外，该射频器件还具有生产成本低、制作工艺简单、适于自动化生产等优点。
附图说明
图1是本发明实施例的射频器件的结构示意图；
图2是本发明实施例的芯片的结构示意图。
附图标记说明：
1、框架；11、基岛；12、边框；12a、第一边框；12b、第二边框；12c、第三边框；12d、第四边框；2、塑封料；3、芯片；31、源极；32、栅极；33、漏极；4、内引线；4a、第一内引线；4b、第二内引线；4c、第三内引线；5、导电银浆。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供一种射频器件，包括框架1以及包覆于框架1外的无卤塑封料2，框架1上设有芯片3和导电焊盘(图未示)，芯片3通过0.8mil的金质内引线4与导电焊盘电气连接，其中，芯片3和内引线4被塑封料2包覆在内，而导电焊盘则露出于塑封料2的外表面，用来与电路板焊接。
与现有技术相比，该射频器件采用由塑封料2包覆框架1而形成的扁平式封装，不仅体积小，厚度薄，重量轻，适用于安装空间狭小的电子产品内，而且具有非常低的阻抗和自感，可满足微波或者通信领域的应用；与此同时，塑封料2包覆框架1而形成的实心结构可显著地增加射频器件的强度，降低其脆性，使其不易损坏；另外，该射频器件采用无引脚设计，直接利用导电焊盘与电路板焊接，由此降低了对电路板的尺寸要求，可应用于尺寸更小的电路板上。除此之外，该射频器件还具有生产成本低、制作工艺简单、适于自动化生产等优点。
具体地，如图1所示，框架1为铜质框架，其包括五边形的基岛11以及设于基岛11两侧边缘的边框12，芯片3通过导电银浆5固定连接于基岛11的一侧表面的中心位置，导电焊盘则设于边框12上。
进一步地，如图1和图2所示，芯片3设有源极31、栅极32以及漏极33，对应的，导电焊盘包括第一导电焊盘、第二导电焊盘以及第三导电焊盘，内引线4包括第一内引线4a、第二内引线4b以及第三内引线4c，源极31通过第一内引线4a与第一导电焊盘电气连接，栅极32通过第二内引线4b与第二导电焊盘电气连接，漏极33通过第三内引线4c与第三导电焊盘电气连接。
进一步地，如图1所示，边框12包括第一边框12a、第二边框12b以及第三边框12c，第一导电焊盘设于第一边框12a，第二导电焊盘设于第二边框12b，第三导电焊盘设于第三边框12c。
如图1所示，为了提高该射频器件的散热性能，基岛11的边缘还设有第四边框12d，第四边框12d上设有散热焊盘(图未示)，散热焊盘露出于塑封料2的外表面，并且，为了便于该射频器件的焊接，散热焊盘和导电焊盘露出于塑封料2的同一侧外表面。基于此，在应用时，若电路板上设有专门的散热器件，则散热焊盘与散热器件的连接盘焊接，用于传输该射频器件产生的热量；反之，则散热焊盘悬空，不与任何连接盘焊接。
优选地，芯片3为多栅指GaN基射频功率芯片，它是横向结构的高截止频率、最大振荡频率的GaN基射频芯片,具有高工作频率、高功率密度、高输出阻抗等特性，可实现射频功放领域追求的高效率、超宽带、小体积的目标。
综上，本发明提供一种射频器件，其体积小，厚度薄，重量轻，脆性低，不易损坏，并且生产成本低，制作工艺简单，适于自动化生产。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和变形，这些改进和变形也视为本发明的保护范围。

Claims (11)

1.一种射频器件，其特征在于，包括框架以及包覆于所述框架外的塑封料，所述框架上设有芯片和导电焊盘，所述芯片通过内引线与所述导电焊盘电气连接，所述芯片和所述内引线被所述塑封料包覆在内，所述导电焊盘露出于所述塑封料的外表面，用来与电路板焊接。
2.根据权利要求1所述的射频器件，其特征在于，所述框架包括基岛以及设于基岛边缘的边框，所述芯片设于所述基岛的中心位置，所述导电焊盘设于所述边框。
3.根据权利要求2所述的射频器件，其特征在于，所述芯片通过导电银浆与所述基岛固定连接。
4.根据权利要求2所述的射频器件，其特征在于，所述芯片设有源极、栅极以及漏极，所述导电焊盘包括第一导电焊盘、第二导电焊盘以及第三导电焊盘，所述内引线包括第一内引线、第二内引线以及第三内引线，所述源极通过所述第一内引线与所述第一导电焊盘电气连接，所述栅极通过所述第二内引线与所述第二导电焊盘电气连接，所述漏极通过所述第三内引线与所述第三导电焊盘电气连接。
5.根据权利要求4所述的射频器件，其特征在于，所述边框包括第一边框、第二边框以及第三边框，所述第一导电焊盘设于所述第一边框，所述第二导电焊盘设于所述第二边框，所述第三导电焊盘设于所述第三边框。
6.根据权利要求5所述的射频器件，其特征在于，所述基岛的边缘还设有第四边框，所述第四边框上设有散热焊盘，所述散热焊盘露出于所述塑封料的外表面。
7.根据权利要求6所述的射频器件，其特征在于，所述导电焊盘和所述散热焊盘露出于所述塑封料的同一侧外表面。
8.根据权利要求1所述的射频器件，其特征在于，所述框架的为铜质框架。
9.根据权利要求1所述的射频器件，其特征在于，所述塑封料为无卤塑封料。
10.根据权利要求1所述的射频器件，其特征在于，所述芯片为多栅指GaN基射频功率芯片。
11.根据权利要求1所述的射频器件，其特征在于，所述内引线为金质内引线。
CN201910700108.4A 2019-07-31 2019-07-31 一种射频器件 Pending CN110491839A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910700108.4A CN110491839A (zh) 2019-07-31 2019-07-31 一种射频器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910700108.4A CN110491839A (zh) 2019-07-31 2019-07-31 一种射频器件

Publications (1)

Publication Number Publication Date
CN110491839A true CN110491839A (zh) 2019-11-22

Family

ID=68548896

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910700108.4A Pending CN110491839A (zh) 2019-07-31 2019-07-31 一种射频器件

Country Status (1)

Country Link
CN (1) CN110491839A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534496A (zh) * 2019-08-13 2019-12-03 中山市华南理工大学现代产业技术研究院 一种GaN基射频器件及其封装方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110254143A1 (en) * 2010-04-16 2011-10-20 Hangzhou Silergy Semiconductor Technology LTD Chip package structure and method of making the same
JP2014099535A (ja) * 2012-11-15 2014-05-29 Sanken Electric Co Ltd 半導体装置
US20140306330A1 (en) * 2013-03-09 2014-10-16 Adventive Ipbank Low Profile Leaded Semiconductor Package
US20150200155A1 (en) * 2014-01-13 2015-07-16 Altera Corporation Semiconductor device having mirror-symmetric terminals and methods of forming the same
US9397029B1 (en) * 2015-06-29 2016-07-19 Alpha And Omega Semiconductor Incorporated Power semiconductor package device having locking mechanism, and preparation method thereof
US20160307826A1 (en) * 2015-03-11 2016-10-20 Gan Systems Inc. PACKAGING SOLUTIONS FOR DEVICES AND SYSTEMS COMPRISING LATERAL GaN POWER TRANSISTORS
US20170018487A1 (en) * 2015-07-15 2017-01-19 Broadcom Corporation Thermal enhancement for quad flat no lead (qfn) packages
US20170025333A1 (en) * 2015-07-24 2017-01-26 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
CN210224004U (zh) * 2019-07-31 2020-03-31 广东风华高新科技股份有限公司 一种射频器件

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110254143A1 (en) * 2010-04-16 2011-10-20 Hangzhou Silergy Semiconductor Technology LTD Chip package structure and method of making the same
JP2014099535A (ja) * 2012-11-15 2014-05-29 Sanken Electric Co Ltd 半導体装置
US20140306330A1 (en) * 2013-03-09 2014-10-16 Adventive Ipbank Low Profile Leaded Semiconductor Package
US20150200155A1 (en) * 2014-01-13 2015-07-16 Altera Corporation Semiconductor device having mirror-symmetric terminals and methods of forming the same
US20160307826A1 (en) * 2015-03-11 2016-10-20 Gan Systems Inc. PACKAGING SOLUTIONS FOR DEVICES AND SYSTEMS COMPRISING LATERAL GaN POWER TRANSISTORS
US9397029B1 (en) * 2015-06-29 2016-07-19 Alpha And Omega Semiconductor Incorporated Power semiconductor package device having locking mechanism, and preparation method thereof
US20170018487A1 (en) * 2015-07-15 2017-01-19 Broadcom Corporation Thermal enhancement for quad flat no lead (qfn) packages
US20170025333A1 (en) * 2015-07-24 2017-01-26 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
CN210224004U (zh) * 2019-07-31 2020-03-31 广东风华高新科技股份有限公司 一种射频器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534496A (zh) * 2019-08-13 2019-12-03 中山市华南理工大学现代产业技术研究院 一种GaN基射频器件及其封装方法

Similar Documents

Publication Publication Date Title
JPWO2019045088A1 (ja) 高周波モジュールおよびその製造方法
TWI594380B (zh) 封裝結構及三維封裝結構
CN104701273A (zh) 一种具有电磁屏蔽功能的芯片封装结构
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
KR20110020548A (ko) 반도체 패키지 및 그의 제조방법
CN109326580A (zh) 一种多芯片封装互联结构及多芯片封装互联方法
CN102368494A (zh) 一种抗电磁干扰的芯片封装结构
CN110491839A (zh) 一种射频器件
TW201131672A (en) Quad flat no-lead package and method for forming the same
CN109273371A (zh) 一种功率半导体器件封装结构及封装方法
CN108873190A (zh) 一种含有低噪声放大器的集成化光电接收模块及其生产工艺
CN210224004U (zh) 一种射频器件
CN103779343A (zh) 功率半导体模块
TW200305959A (en) Ball grid array semiconductor package with resin coated metal core
CN106252338A (zh) 一种高导热mcob的封装方法
CN206774530U (zh) 用于双基岛封装电路的引线框架
CN116487362A (zh) 电子器件的封装结构及其制作方法
CN103346129B (zh) 一种陶瓷封装外壳及其制作方法、芯片封装方法
CN205723496U (zh) 一种微组装小型化的三维微波电路结构
JP2012156428A (ja) 電子部品収納用パッケージ、およびそれを備えた電子装置
CN105206594B (zh) 单面蚀刻水滴凸点式封装结构及其工艺方法
CN105355567B (zh) 双面蚀刻水滴凸点式封装结构及其工艺方法
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
CN203746841U (zh) 功率半导体模块
CN105097722A (zh) 半导体封装结构和封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination