KR101445759B1 - 리드 프레임 및 이를 사용한 집적회로 소자 - Google Patents

리드 프레임 및 이를 사용한 집적회로 소자 Download PDF

Info

Publication number
KR101445759B1
KR101445759B1 KR1020100028599A KR20100028599A KR101445759B1 KR 101445759 B1 KR101445759 B1 KR 101445759B1 KR 1020100028599 A KR1020100028599 A KR 1020100028599A KR 20100028599 A KR20100028599 A KR 20100028599A KR 101445759 B1 KR101445759 B1 KR 101445759B1
Authority
KR
South Korea
Prior art keywords
layer
copper
lands
palladium
die
Prior art date
Application number
KR1020100028599A
Other languages
English (en)
Other versions
KR20110109051A (ko
Inventor
신동일
백성관
심창한
Original Assignee
해성디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 해성디에스 주식회사 filed Critical 해성디에스 주식회사
Priority to KR1020100028599A priority Critical patent/KR101445759B1/ko
Publication of KR20110109051A publication Critical patent/KR20110109051A/ko
Application granted granted Critical
Publication of KR101445759B1 publication Critical patent/KR101445759B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명에 따른 리드 프레임은 집적회로 다이가 부착되는 다이 패드 및 상기 다이 패드 주위에 형성된 복수의 랜드들을 포함한다. 여기에서, 복수의 랜드들 각각의 다이 연결부에 니켈(Ni)을 포함하지 않는 도금층들이 형성되어 있다.

Description

리드 프레임 및 이를 사용한 집적회로 소자{Lead frame and integrated-circuit device using the same}
본 발명은 리드 프레임 및 이를 사용한 집적회로 소자에 관한 것으로서, 보다 상세하게는, OFN(Quad Flat No leads) 형식의 리드 프레임 및 이를 사용한 집적회로 소자에 관한 것이다.
잘 알려져 있는 바와 같이, OFN(Quad Flat No leads) 형식의 리드 프레임의 경우, 다이 패드 주위에 복수의 랜드들이 형성된다.
여기에서, 랜드(land)들은 리드(lead)들이라고도 불리워지지만, 이하에서는 랜드(land)들로 통칭된다.
이 랜드들의 윗면 즉, 안쪽 면은 와이어 본딩에 의하여 집적회로 다이와 전기적으로 연결된다. 또한, 랜드들의 아랫면 즉, 바깥쪽 면은 솔더링(soldering)에 의하여 외부 예를 들어, 인쇄 회로 기판(PCB : Printed Circuit Board)과 전기적으로 연결된다.
상기와 같은 리드 프레임에 있어서, 종래에는, 상기 랜드들 각각의 다이 연결부와 외부 연결부 모두에 피피에프(PPF : Palladium Pre-plated Frame) 도금이 행해진다. 이에 따라 다음과 같은 문제점들이 있다.
상기 랜드들 각각의 다이 연결부에 있어서, 니켈(Ni), 팔라듐(Pd) 및 금(Au) 등이 포함되는 피피에프(PPF) 도금 층은 금(Au) 와이어 본딩에 적합하다. 하지만, 피피에프(PPF) 도금 층의 경도(硬度, hardness)가 높음으로 인하여, 구리(Cu) 와이어 본딩시에 적합하지 못하다. 왜냐하면, 구리(Cu)의 경도도 높기 때문이다. 따라서, 값싼 구리(Cu) 와이어를 사용하여 본딩을 할 수 없는 문제점이 있다.
본 발명의 목적은, 값싼 구리(Cu) 와이어를 사용하여 본딩을 할 수 있게 하는 리드 프레임 및 이를 사용한 집적회로 소자를 제공하는 것이다.
본 발명의 리드 프레임은 집적회로 다이가 부착되는 다이 패드 및 상기 다이 패드 주위에 형성된 복수의 랜드들을 포함한다.
여기에서, 상기 복수의 랜드들 각각의 다이 연결부에 니켈(Ni)을 포함하지 않는 도금층들이 형성되어 있다.
본 발명의 집적회로 소자에서는, 집적회로 다이가 리드 프레임의 랜드들에 전기적으로 연결된다.
여기에서, 상기 리드 프레임에서 상기 랜드들 각각의 다이 연결부에 니켈(Ni)을 포함하지 않는 도금층들이 형성되어 있다.
본 발명의 상기 리드 프레임 및 이를 사용한 집적회로 소자에 의하면, 상기 랜드들 각각의 다이 연결부에 니켈(Ni)을 포함하지 않는 도금층들이 형성되어 있다.
즉, 경도가 매우 높은 니켈(Ni)이 상기 다이 연결부의 도금층들에서 배제된다.
이에 따라, 종래의 피피에프(PPF) 도금층에 비하여 다이 연결부의 경도(硬度, hardness)가 효과적으로 낮아진다. 따라서, 금(Au) 와이어에 비하여 값싸고 경도가 높은 구리(Cu) 와이어를 사용하더라도 와이어 본딩이 가능하다.
도 1은 본 발명에 따른 리드 프레임을 설명하기 위한 평면도이다.
도 2는 도 1의 A-A'선의 단면도이다.
도 3은 제1 비교 대상으로서의 통상적인 리드 프레임에서 랜드들 각각의 도금 구조를 보여주는 단면도이다.
도 4는 제2 비교 대상으로서의 통상적인 리드 프레임에서 랜드들 각각의 도금 구조를 보여주는 단면도이다.
도 5는 제3 비교 대상으로서의 통상적인 리드 프레임에서 랜드들 각각의 도금 구조를 보여주는 단면도이다.
도 6은 본 발명의 제1 실시예에 의한 도 2의 랜드들 각각의 도금 구조를 보여주는 단면도이다.
도 7은 본 발명의 제2 실시예에 의한 도 2의 랜드들 각각의 도금 구조를 보여주는 단면도이다.
도 8은 도 3 내지 7의 랜드들 각각의 다이 연결부에 대한 경도 측정 결과를 보여주는 그래프이다.
도 9는 본 발명의 제3 실시예에 의한 도 2의 랜드들 각각의 도금 구조를 보여주는 단면도이다.
도 10은 본 발명의 제4 실시예에 의한 도 2의 랜드들 각각의 도금 구조를 보여주는 단면도이다.
도 11은 본 발명의 제5 실시예에 의한 도 2의 랜드들 각각의 도금 구조를 보여주는 단면도이다.
도 12는 본 발명의 제6 실시예에 의한 도 2의 랜드들 각각의 도금 구조를 보여주는 단면도이다.
도 13은 본 발명의 제7 실시예에 의한 도 2의 랜드들 각각의 도금 구조를 보여주는 단면도이다.
도 14는 본 발명의 제8 실시예에 의한 도 2의 랜드들 각각의 도금 구조를 보여주는 단면도이다.
도 15는, 도 2의 단면도에 대응하여 랜드들이 2열로 형성된 경우를 보여주는 단면도이다.
도 16은 도 15의 리드 프레임에 다이 부착, 와이어 본딩 및 몰딩이 수행된 결과를 보여주는 단면도이다.
도 17은 도 16의 타이-바들이 제거된 후에 소잉(sawing)됨을 보여주는 단면도이다.
이하, 첨부된 도면들과 함께 본 발명에 따른 바람직한 실시예가 상세히 설명된다.
도 1은 본 발명에 따른 리드 프레임(101)을 설명하기 위한 평면도이다. 도 1에서 참조 부호 111은 제조 공정에서 리드 프레임(101)의 스트립을 이송하는 레일을 가리킨다. 참조 부호 121은 다이 패드를, 141은 타이-바들(tie-bars)을, 그리고 151은 테두리 부들을 각각 가리킨다.
도 2는 도 1의 A-A'선의 단면도이다. 도 2에서 도 1과 동일한 참조 부호는 동일한 기능의 대상을 가리킨다.
도 1 및 2를 참조하면, 본 발명에 따른 리드 프레임(101)은 집적회로 다이가 부착되는 다이 패드(121) 및 다이 패드(121) 주위에 형성된 복수의 랜드들(131)을 포함한다. 여기에서, 복수의 랜드들(131) 각각의 다이 연결부(131in) 즉, 안쪽 연결부에 니켈(Ni)을 포함하지 않는 도금층들이 형성되어 있다.
즉, 경도가 매우 높은 니켈(Ni)이 다이 연결부(131in)의 도금층들에서 배제된다.
이에 따라, 종래의 피피에프(PPF) 도금층에 비하여 다이 연결부의 경도(硬度, hardness)가 효과적으로 낮아진다. 따라서, 금(Au) 와이어에 비하여 값싸고 경도가 높은 구리(Cu) 와이어를 사용하더라도 와이어 본딩이 가능하다.
이와 같은 내용은 도 6 내지 18을 참조하여 상세히 설명될 것이다.
도 3은 제1 비교 대상으로서의 통상적인 리드 프레임에서 랜드들(131) 각각의 도금 구조를 보여주는 단면도이다.
도 3을 참조하면, 제1 비교 대상으로서의 통상적인 리드 프레임에 있어서, 복수의 랜드들(131) 각각의 다이 연결부(131in)에 니켈(Ni)을 포함한 도금층들(32)이 형성되어 있다.
보다 상세하게는, 제1 비교 대상으로서의 통상적인 리드 프레임의 원 소재(31)는 구리(Cu) 또는 구리(Cu)-합금 예를 들어, 구리(Cu)-니켈(Ni) 합금이다.
다이 연결부(131in)의 도금층들(32) 및 외부 연결부(131out)의 도금층들(33)로서 전형적인 피피에프(PPF : Palladium Pre-plated Frame) 도금층들이 형성되어 있다.
보다 상세하게는, 다이 연결부(131in)의 도금층들(32)에 있어서, 원 소재의 구리(Cu)층 또는 구리(Cu)-합금층(31) 위에는 상부 니켈(Ni)층 또는 상부 니켈(Ni)-합금층(32a)이 형성된다,
상부 니켈(Ni)층 또는 상부 니켈(Ni)-합금층(32a) 위에는 상부 팔라듐(Pd)층 또는 상부 팔라듐(Pd)-합금층(32b)이 형성된다.
상부 팔라듐(Pd)층 또는 상부 팔라듐(Pd)-합금층(32b) 위에는 상부 금(Au)층 또는 상부 금(Au)-합금층이 형성된다.
대칭적으로, 외부 연결부(131out)의 도금층들(33)에 있어서, 원 소재의 구리(Cu)층 또는 구리(Cu)-합금층(31) 아래에는 하부 니켈(Ni)층 또는 하부 니켈(Ni)-합금층(33a)이 형성된다.
하부 니켈(Ni)층 또는 하부 니켈(Ni)-합금층(33a) 아래에는 하부 팔라듐(Pd)층 또는 하부 팔라듐(Pd)-합금층(33b)이 형성된다.
하부 팔라듐(Pd)층 또는 하부 팔라듐(Pd)-합금층(33b) 아래에는 하부 금(Au)층 또는 하부 금(Au)-합금층(33c)을 포함한다.
도 4는 제2 비교 대상으로서의 통상적인 리드 프레임에서 랜드들(131) 각각의 도금 구조를 보여주는 단면도이다.
도 4를 참조하면, 제2 비교 대상으로서의 통상적인 리드 프레임에 있어서, 복수의 랜드들(131) 각각의 다이 연결부(131in)에 니켈(Ni)을 포함한 도금층들(42)이 형성되어 있다.
보다 상세하게는, 다이 연결부(131in)의 도금층들(42)에 있어서, 원 소재의 구리(Cu)층 또는 구리(Cu)-합금층(41) 위에는 거칠게 도금된 결과로서 그 윗면이 거친 니켈(Ni)층(42d)이 형성된다.
여기에 다시 니켈(Ni)층 또는 니켈(Ni)-합금층(42a)이 도금됨에 따라 니켈(Ni)층 또는 니켈(Ni)-합금층(42a)의 윗면도 거칠어진다.
니켈(Ni)층 또는 니켈(Ni)-합금층(42a) 위에 형성된 팔라듐(Pd)층 또는 팔라듐(Pd)-합금층(42b)의 윗면도 거칠어진다.
또한, 팔라듐(Pd)층 또는 팔라듐(Pd)-합금층(42b) 위에 형성된 금(Au)층 또는 금(Au)-합금층(42c)의 윗면도 거칠어진다.
이와 같이 금(Au)층 또는 금(Au)-합금층(42c)의 윗면이 거칠어짐에 따라, 차후 몰딩(molding) 공정에서 금(Au)-합금층(42c)과 EMC(Epoxy Molding Compound)와의 밀착성이 향상될 수 있다.
외부 연결부(131out)의 도금층들(43)에 있어서, 전형적인 피피에프(PPF : Palladium Pre-plated Frame) 도금층들이 형성되어 있다.
재언하면, 원 소재의 구리(Cu)층 또는 구리(Cu)-합금층(31) 아래에는 하부 니켈(Ni)층 또는 하부 니켈(Ni)-합금층(43a)이 형성된다.
하부 니켈(Ni)층 또는 하부 니켈(Ni)-합금층(43a) 아래에는 하부 팔라듐(Pd)층 또는 하부 팔라듐(Pd)-합금층(43b)이 형성된다.
하부 팔라듐(Pd)층 또는 하부 팔라듐(Pd)-합금층(43b) 아래에는 하부 금(Au)층 또는 하부 금(Au)-합금층(43c)을 포함한다.
도 5는 제3 비교 대상으로서의 통상적인 리드 프레임에서 랜드들(131) 각각의 도금 구조를 보여주는 단면도이다.
도 5를 참조하면, 제3 비교 대상으로서의 통상적인 리드 프레임에 있어서, 복수의 랜드들(131) 각각의 다이 연결부(131in)에 니켈(Ni)을 포함한 도금층들(52)이 형성되어 있다.
보다 상세하게는, 다이 연결부(131in)의 도금층들(52)에 있어서, 원 소재의 구리(Cu)층 또는 구리(Cu)-합금층(51) 위에는 거친 도금 또는 에칭에 의하여 그 윗면이 거친 구리(Ni)층(52d)이 형성된다.
잘 알려져 있는 스트라이크(strike) 도금 기법이 적용된 구리(Cu)-스트라이크(strike)층(52e)은, 거친 구리(Ni)층(52d) 위에 형성되므로, 그 윗면이 거칠다.
따라서, 구리(Cu)-스트라이크(strike)층(52e) 위에 형성된 니켈(Ni)층 또는 니켈(Ni)-합금층(52a)의 윗면도 거칠어진다. 여기에서, 구리(Cu)-스트라이크(strike)층(52e)의 개재로 인하여, 거친 구리(Ni)층(52d) 및 니켈(Ni)층 또는 니켈(Ni)-합금층(52a) 사이의 밀착성이 향상된다.
니켈(Ni)층 또는 니켈(Ni)-합금층(52a) 위에 형성된 팔라듐(Pd)층 또는 팔라듐(Pd)-합금층(52b)의 윗면도 거칠어진다.
또한, 팔라듐(Pd)층 또는 팔라듐(Pd)-합금층(52b) 위에 형성된 금(Au)층 또는 금(Au)-합금층(52c)의 윗면도 거칠어진다.
외부 연결부(131out)의 도금층들(53)에 있어서, 전형적인 피피에프(PPF : Palladium Pre-plated Frame) 도금층들이 형성되어 있다.
재언하면, 원 소재의 구리(Cu)층 또는 구리(Cu)-합금층(31) 아래에는 하부 니켈(Ni)층 또는 하부 니켈(Ni)-합금층(53a)이 형성된다.
하부 니켈(Ni)층 또는 하부 니켈(Ni)-합금층(53a) 아래에는 하부 팔라듐(Pd)층 또는 하부 팔라듐(Pd)-합금층(53b)이 형성된다.
하부 팔라듐(Pd)층 또는 하부 팔라듐(Pd)-합금층(53b) 아래에는 하부 금(Au)층 또는 하부 금(Au)-합금층(53c)을 포함한다.
도 6은 본 발명의 제1 실시예에 의한 도 2의 랜드들 각각(131)의 도금 구조를 보여주는 단면도이다. 물론, 도 2의 랜드들(131) 이외의 모든 영역에도 동일한 도금 구조가 채용될 수 있다.
도 1, 2 및 6을 참조하면, 복수의 랜드들 각각(131)의 다이 연결부(131in)에 니켈(Ni)을 포함하지 않는 도금층들(62)이 형성되어 있다. 즉, 경도가 매우 높은 니켈(Ni)이 다이 연결부(131in)의 도금층들(62)에서 배제된다.
이에 따라, 종래의 피피에프(PPF) 도금층에 비하여 다이 연결부(131in)의 경도(硬度, hardness)가 효과적으로 낮아진다. 따라서, 금(Au) 와이어에 비하여 값싸고 경도가 높은 구리(Cu) 와이어를 사용하더라도 와이어 본딩이 가능하다.
보다 상세하게는, 원 소재의 구리(Cu)층 또는 구리(Cu)-합금층(61) 위에는 거친 도금 또는 에칭에 의하여 그 윗면이 거친 구리(Ni)층(62d)이 형성된다.
따라서, 거친 구리(Ni)층(62d) 위에 형성된 은(Ag)층 또는 은(Ag)-합금층(62e)의 윗면도 거칠어진다.
또한, 은(Ag)층 또는 은(Ag)-합금층(62e) 위에 형성된 금(Au)층 또는 금(Au)-합금층(62c)의 윗면도 거칠어진다.
이와 같이 금(Au)층 또는 금(Au)-합금층(62c)의 윗면이 거칠어짐에 따라, 차후 몰딩(molding) 공정에서 금(Au)-합금층(62c)과 EMC(Epoxy Molding Compound)와의 밀착성이 향상될 수 있다.
외부 연결부(131out)의 도금층들(63)에 있어서, 전형적인 피피에프(PPF : Palladium Pre-plated Frame) 도금층들이 형성되어 있다.
재언하면, 원 소재의 구리(Cu)층 또는 구리(Cu)-합금층(61) 아래에는 하부 니켈(Ni)층 또는 하부 니켈(Ni)-합금층(63a)이 형성된다.
하부 니켈(Ni)층 또는 하부 니켈(Ni)-합금층(63a) 아래에는 하부 팔라듐(Pd)층 또는 하부 팔라듐(Pd)-합금층(63b)이 형성된다.
하부 팔라듐(Pd)층 또는 하부 팔라듐(Pd)-합금층(63b) 아래에는 하부 금(Au)층 또는 하부 금(Au)-합금층(63c)을 포함한다.
도 7은 본 발명의 제2 실시예에 의한 도 2의 랜드들(131) 각각의 도금 구조를 보여주는 단면도이다. 물론, 도 2의 랜드들(131) 이외의 모든 영역에도 동일한 도금 구조가 채용될 수 있다.
도 1, 2 및 7을 참조하면, 복수의 랜드들 각각(131)의 다이 연결부(131in)에 니켈(Ni)을 포함하지 않는 도금층들(72)이 형성되어 있다. 즉, 경도가 매우 높은 니켈(Ni)이 다이 연결부(131in)의 도금층들(72)에서 배제된다.
이에 따라, 종래의 피피에프(PPF) 도금층에 비하여 다이 연결부(131in)의 경도(硬度, hardness)가 효과적으로 낮아진다. 따라서, 금(Au) 와이어에 비하여 값싸고 경도가 높은 구리(Cu) 와이어를 사용하더라도 와이어 본딩이 가능하다.
보다 상세하게는, 원 소재의 구리(Cu)층 또는 구리(Cu)-합금층(71) 위에는 거친 도금 또는 에칭에 의하여 그 윗면이 거친 구리(Ni)층(72d)이 형성된다.
따라서, 잘 알려져 있는 스트라이크(strike) 도금 기법이 적용된 구리(Cu)-스트라이크(strike)층(72e)은, 거친 구리(Ni)층(72d) 위에 형성되므로, 그 윗면이 거칠다.
따라서, 구리(Cu)-스트라이크(strike)층(72e) 위에 형성된 은(Ag)층 또는 은(Ag)-합금층(72f)의 윗면도 거칠어진다.
여기에서, 구리(Cu)-스트라이크(strike)층(52e)의 개재로 인하여, 거친 구리(Ni)층(72d) 및 은(Ag)층 또는 은(Ag)-합금층(72f) 사이의 밀착성이 향상된다.
또한, 은(Ag)층 또는 은(Ag)-합금층(72f)의 윗면이 거칠어짐에 따라, 차후 몰딩(molding) 공정에서 은(Ag)층 또는 은(Ag)-합금층(72f)과 EMC(Epoxy Molding Compound)와의 밀착성이 향상될 수 있다.
외부 연결부(131out)의 도금층들(73)에 있어서, 전형적인 피피에프(PPF : Palladium Pre-plated Frame) 도금층들이 형성되어 있다.
재언하면, 원 소재의 구리(Cu)층 또는 구리(Cu)-합금층(71) 아래에는 하부 니켈(Ni)층 또는 하부 니켈(Ni)-합금층(73a)이 형성된다.
하부 니켈(Ni)층 또는 하부 니켈(Ni)-합금층(73a) 아래에는 하부 팔라듐(Pd)층 또는 하부 팔라듐(Pd)-합금층(73b)이 형성된다.
하부 팔라듐(Pd)층 또는 하부 팔라듐(Pd)-합금층(73b) 아래에는 하부 금(Au)층 또는 하부 금(Au)-합금층(73c)을 포함한다.
도 8은 도 3 내지 7의 랜드들 각각(131)의 다이 연결부(131in)에 대한 경도(Hv) 측정 결과를 보여주는 그래프이다.
도 3 내지 8을 참조하면, 도 4의 리드 프레임의 다이 연결부(131in)의 경도(82)가 도 3의 것(81)보다 낮다. 도 5의 리드 프레임의 다이 연결부(131in)의 경도(83)가 도 4의 것(82)보다 낮다.
또한, 도 7의 제2 실시예의 다이 연결부(131in)의 경도(82)가 도 5의 것(81)보다 낮다. 그리고, 도 6의 제1 실시예의 다이 연결부(131in)의 경도(82)가 도 7의 제2 실시예의 것(81)보다 낮다.
따라서, 도 6 및 7의 실시예들에 의하면, 복수의 랜드들 각각(131)의 다이 연결부(131in)에 니켈(Ni)을 포함하지 않는 도금층들(62, 72)이 형성되어 있으므로, 종래의 피피에프(PPF) 도금층에 비하여 다이 연결부(131in)의 경도(硬度, hardness)가 효과적으로 낮아진다. 따라서, 금(Au) 와이어에 비하여 값싸고 경도가 높은 구리(Cu) 와이어를 사용하더라도 와이어 본딩이 가능하다.
이하, 본 발명의 변형된 실시예들의 리드 프레임 및 이를 사용한 집적회로 소자에 대하여 설명된다.
도 9는 본 발명의 제3 실시예에 의한 도 2의 랜드들(131) 각각의 도금 구조를 보여주는 단면도이다. 물론, 도 2의 랜드들(131) 이외의 모든 영역에도 동일한 도금 구조가 채용될 수 있다.
도 1, 2 및 9를 참조하면, 복수의 랜드들 각각(131)의 다이 연결부(131in)에 니켈(Ni)을 포함하지 않는 도금층들(92)이 형성되어 있다. 즉, 경도가 매우 높은 니켈(Ni)이 다이 연결부(131in)의 도금층들(92)에서 배제된다.
이에 따라, 종래의 피피에프(PPF) 도금층에 비하여 다이 연결부(131in)의 경도(硬度, hardness)가 효과적으로 낮아진다. 따라서, 금(Au) 와이어에 비하여 값싸고 경도가 높은 구리(Cu) 와이어를 사용하더라도 와이어 본딩이 가능하다.
보다 상세하게는, 원 소재의 구리(Cu)층 또는 구리(Cu)-합금층(91) 위에는 거친 도금 또는 에칭에 의하여 그 윗면이 거친 구리(Ni)층(92d)이 형성된다.
따라서, 잘 알려져 있는 스트라이크(strike) 도금 기법이 적용된 구리(Cu)-스트라이크(strike)층(92e)은, 거친 구리(Ni)층(92d) 위에 형성되므로, 그 윗면이 거칠다.
또한, 구리(Cu)-스트라이크(strike)층(92e) 위에 형성된 팔라듐(Pd)층 또는 팔라듐(Pd)-합금층(92b)의 윗면도 거칠어진다.
그리고, 팔라듐(Pd)층 또는 팔라듐(Pd)-합금층(92b) 위에 형성된 금(Au)층 또는 금(Au)-합금층(92c)의 윗면도 거칠어진다.
여기에서, 구리(Cu)-스트라이크(strike)층(92e)의 개재로 인하여, 거친 구리(Ni)층(92d) 및 팔라듐(Pd)층 또는 팔라듐(Pd)-합금층(92b) 사이의 밀착성이 향상된다.
또한, 금(Au)층 또는 금(Au)-합금층(92c)의 윗면이 거칠어짐에 따라, 차후 몰딩(molding) 공정에서 금(Au)층 또는 금(Au)-합금층(92c)과 EMC(Epoxy Molding Compound)와의 밀착성이 향상될 수 있다.
외부 연결부(131out)의 도금층들(93)에 있어서, 전형적인 피피에프(PPF : Palladium Pre-plated Frame) 도금층들이 형성되어 있다.
재언하면, 원 소재의 구리(Cu)층 또는 구리(Cu)-합금층(91) 아래에는 하부 니켈(Ni)층 또는 하부 니켈(Ni)-합금층(93a)이 형성된다.
하부 니켈(Ni)층 또는 하부 니켈(Ni)-합금층(93a) 아래에는 하부 팔라듐(Pd)층 또는 하부 팔라듐(Pd)-합금층(93b)이 형성된다.
하부 팔라듐(Pd)층 또는 하부 팔라듐(Pd)-합금층(93b) 아래에는 하부 금(Au)층 또는 하부 금(Au)-합금층(73c)을 포함한다.
도 10은 본 발명의 제4 실시예에 의한 도 2의 랜드들(131) 각각의 도금 구조를 보여주는 단면도이다. 물론, 도 2의 랜드들(131) 이외의 모든 영역에도 동일한 도금 구조가 채용될 수 있다.
도 1, 2 및 10을 참조하면, 복수의 랜드들 각각(131)의 다이 연결부(131in)에 니켈(Ni)을 포함하지 않는 도금층들(92)이 형성되어 있다. 즉, 경도가 매우 높은 니켈(Ni)이 다이 연결부(131in)의 도금층들(102)에서 배제된다.
이에 따라, 종래의 피피에프(PPF) 도금층에 비하여 다이 연결부(131in)의 경도(硬度, hardness)가 효과적으로 낮아진다. 따라서, 금(Au) 와이어에 비하여 값싸고 경도가 높은 구리(Cu) 와이어를 사용하더라도 와이어 본딩이 가능하다.
보다 상세하게는, 원 소재의 구리(Cu)층 또는 구리(Cu)-합금층(101) 위에는 팔라듐(Pd)층 또는 팔라듐(Pd)-합금층(102b)이 형성된다.
그리고, 팔라듐(Pd)층 또는 팔라듐(Pd)-합금층(102b) 위에는 금(Au)층 또는 금(Au)-합금층(102c)이 형성된다.
외부 연결부(131out)의 도금층들(103)에 있어서, 전형적인 피피에프(PPF : Palladium Pre-plated Frame) 도금층들이 형성되어 있다.
재언하면, 원 소재의 구리(Cu)층 또는 구리(Cu)-합금층(101) 아래에는 하부 니켈(Ni)층 또는 하부 니켈(Ni)-합금층(103a)이 형성된다.
하부 니켈(Ni)층 또는 하부 니켈(Ni)-합금층(103a) 아래에는 하부 팔라듐(Pd)층 또는 하부 팔라듐(Pd)-합금층(103b)이 형성된다.
하부 팔라듐(Pd)층 또는 하부 팔라듐(Pd)-합금층(103b) 아래에는 하부 금(Au)층 또는 하부 금(Au)-합금층(103c)을 포함한다.
도 11은 본 발명의 제5 실시예에 의한 도 2의 랜드들 각각(131)의 도금 구조를 보여주는 단면도이다. 물론, 도 2의 랜드들(131) 이외의 모든 영역에도 동일한 도금 구조가 채용될 수 있다.
도 1, 2 및 11을 참조하면, 복수의 랜드들 각각(131)의 다이 연결부(131in)에 니켈(Ni)을 포함하지 않는 도금층들(112)이 형성되어 있다. 즉, 경도가 매우 높은 니켈(Ni)이 다이 연결부(131in)의 도금층들(112)에서 배제된다.
이에 따라, 종래의 피피에프(PPF) 도금층에 비하여 다이 연결부(131in)의 경도(硬度, hardness)가 효과적으로 낮아진다. 따라서, 금(Au) 와이어에 비하여 값싸고 경도가 높은 구리(Cu) 와이어를 사용하더라도 와이어 본딩이 가능하다.
보다 상세하게는, 원 소재의 구리(Cu)층 또는 구리(Cu)-합금층(111) 위에는 거친 도금 또는 에칭에 의하여 그 윗면이 거친 구리(Ni)층(112d)이 형성된다.
따라서, 잘 알려져 있는 스트라이크(strike) 도금 기법이 적용된 구리(Cu)-스트라이크(strike)층(112e)은, 거친 구리(Ni)층(112d) 위에 형성되므로, 그 윗면이 거칠다.
그리고, 구리(Cu)-스트라이크(strike)층(112e) 위에 형성된 팔라듐(Pd)층 또는 팔라듐(Pd)-합금층(112b)의 윗면도 거칠어진다.
여기에서, 구리(Cu)-스트라이크(strike)층(112e)의 개재로 인하여, 거친 구리(Ni)층(112d) 및 팔라듐(Pd)층 또는 팔라듐(Pd)-합금층(112b) 사이의 밀착성이 향상된다.
또한, 팔라듐(Pd)층 또는 팔라듐(Pd)-합금층(112b)의 윗면이 거칠어짐에 따라, 차후 몰딩(molding) 공정에서 팔라듐(Pd)층 또는 팔라듐(Pd)-합금층(112b)과 EMC(Epoxy Molding Compound)와의 밀착성이 향상될 수 있다.
외부 연결부(131out)의 도금층들(93)에 있어서, 전형적인 피피에프(PPF : Palladium Pre-plated Frame) 도금층들이 형성되어 있으므로, 그 설명이 생략된다.
도 12는 본 발명의 제6 실시예에 의한 도 2의 랜드들 각각(131)의 도금 구조를 보여준다.
도 12의 제6 실시예를 도 11의 제5 실시예에 비교하면, 도 11의 팔라듐(Pd)층 또는 팔라듐(Pd)-합금층(112b) 대신에 도 12의 금(Au)층 또는 금(Au)-합금층(122c)이 적용됨을 알 수 있다. 나머지 사항들은 도 11의 제5 실시예와 같으므로 그 설명이 생략된다.
도 13은 본 발명의 제7 실시예에 의한 도 2의 랜드들 각각(131)의 도금 구조를 보여주는 단면도이다. 물론, 도 2의 랜드들(131) 이외의 모든 영역에도 동일한 도금 구조가 채용될 수 있다.
도 13의 제7 실시예를 도 9의 제3 실시예에 비교하면, 외부 연결부(131out)의 도금층들(93, 133)에 있어서, 도 9의 하부 니켈(Ni)층 또는 하부 니켈(Ni)-합금층(93a)이 도 13에서 생략됨을 알 수 있다. 나머지 사항들은 도 9의 제3 실시예와 같으므로 그 설명이 생략된다.
도 14는 본 발명의 제8 실시예에 의한 도 2의 랜드들 각각(131)의 도금 구조를 보여주는 단면도이다. 물론, 도 2의 랜드들(131) 이외의 모든 영역에도 동일한 도금 구조가 채용될 수 있다.
도 14의 제8 실시예를 도 9의 제3 실시예에 비교하면, 외부 연결부(131out)의 도금층들(93, 143)에 있어서, 도 9의 전형적인 피피에프(PPF : Palladium Pre-plated Frame) 도금층들(93) 대신에, 다이 연결부(131in)의 도금층들(142)과 대칭적인 도금층들(143)이 도 13에서 적용됨을 알 수 있다. 나머지 사항들은 도 9의 제3 실시예와 같으므로 그 설명이 생략된다.
도 15는, 도 2의 단면도에 대응하여 랜드들(131)이 2열로 형성된 경우를 보여주는 단면도이다. 도 15에서 참조 부호 121은 다이 패드를, 그리고 141은 타이-바들(tie-bars)을 각각 가리킨다.
도 15를 도 2와 비교하면, 다이 패드(121) 주위에 복수의 랜드들(131)이 2열로 형성될 수 있다.
도 16은 도 15의 리드 프레임에 다이 부착, 와이어 본딩 및 몰딩이 수행된 결과를 보여주는 단면도이다. 도 16에서 도 1 및 15와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다.
도 15 및 16을 참조하면, 도 15의 리드 프레임의 다이 패드(121)에 집적회로 다이(911)가 부착된다.
다음에, 구리(Cu) 와이어(921)가 사용되어 와이어 본딩이 수행된다.
여기에서, 경도가 매우 높은 니켈(Ni)이 다이 연결부(도 6, 7, 9 내지 14의 131in)의 도금층들에서 배제되어 있다.
이에 따라, 종래의 피피에프(PPF) 도금층에 비하여 다이 연결부(131in)의 경도(硬度, hardness)가 효과적으로 낮아진다. 따라서, 금(Au) 와이어에 비하여 값싸고 경도가 높은 구리(Cu) 와이어를 사용하더라도 와이어 본딩이 가능하다.
다음에, 몰딩(molding)에 의하여 패키지가 형성된다. 이를 위하여, 다이 부착 및 구리(Cu) 와이어(921) 본딩이 완료된 리드 프레임들이 수지 성형용 금형 내에 수납된 후, 예를 들어, EMC(Epoxy Molding Compound)가 주입되고 적정 고온에서 경화가 진행된다.
도 17은 본 발명에 따른 집적회로 소자를 완성하기 위하여 도 16의 타이-바들(141)이 제거된 후에 소잉(sawing)됨을 보여주는 단면도이다. 도 17에서 도 16과 동일한 참조 부호는 동일한 기능의 대상을 가리킨다.
도 16 및 17을 참조하면, 타이-바들(141)이 제거된 후, 상호 연결된 복수의 집적회로 소자들이 소잉 장치에 의하여 화살표 방향으로 절단된다. 이에 따라 본 실시예의 집적회로 소자들 각각이 서로 분리되어 완성될 수 있다.
이상 설명된 바와 같이, 본 발명에 따른 리드 프레임 및 이를 사용한 집적회로 소자에 의하면, 랜드들 각각의 다이 연결부에 니켈(Ni)을 포함하지 않는 도금층들이 형성되어 있다.
즉, 경도가 매우 높은 니켈(Ni)이 다이 연결부의 도금층들에서 배제된다.
이에 따라, 종래의 피피에프(PPF) 도금층에 비하여 다이 연결부의 경도(硬度, hardness)가 효과적으로 낮아진다. 따라서, 금(Au) 와이어에 비하여 값싸고 경도가 높은 구리(Cu) 와이어를 사용하더라도 와이어 본딩이 가능하다.
본 발명은, 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
구리(Cu) 와이어 본딩이 행해지는 모든 분야에 이용될 수 있다.
101...리드 프레임, 111...레일,
121...다이 패드, 131...랜드,
141...타이-바, 151...테두리 부,
131in...다이 연결부, 131out...외부 연결부,
301, 801...테이프 마스크, 911...집적회로 다이,
921...와이어.

Claims (16)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 집적회로 다이가 부착되는 다이 패드 및 상기 다이 패드 주위에 형성된 복수의 랜드들을 포함한 리드 프레임에 있어서,
    상기 복수의 랜드들 각각의 다이 연결부에 니켈(Ni)을 포함하지 않는 도금층들이 형성되어 있고,
    상기 다이 패드 및 복수의 랜드들의 원 소재가 구리(Cu) 또는 구리(Cu)-합금이고,
    상기 복수의 랜드들 각각의 다이 연결부에 형성되어 있는 도금층들이,
    상기 원 소재의 구리(Cu)층 또는 구리(Cu)-합금층 위에 형성되되, 그 윗면이 거친 구리(Cu)층,
    상기 거친 구리(Cu)층 위에 형성됨에 따라 그 윗면이 거친 은(Ag)층 또는 은(Ag)-합금층, 및
    상기 은(Ag)층 또는 은(Ag)-합금층 위에 형성됨에 따라 그 윗면이 거친 금(Au)층 또는 금(Au)-합금층을 포함한 리드 프레임.
  6. 집적회로 다이가 부착되는 다이 패드 및 상기 다이 패드 주위에 형성된 복수의 랜드들을 포함한 리드 프레임에 있어서,
    상기 복수의 랜드들 각각의 다이 연결부에 니켈(Ni)을 포함하지 않는 도금층들이 형성되어 있고,
    상기 다이 패드 및 복수의 랜드들의 원 소재가 구리(Cu) 또는 구리(Cu)-합금이고,
    상기 복수의 랜드들 각각의 다이 연결부에 형성되어 있는 도금층들이,
    상기 원 소재의 구리(Cu)층 또는 구리(Cu)-합금층 위에 형성되되, 그 윗면이 거친 구리(Cu)층,
    상기 거친 구리(Cu)층 위에 형성됨에 따라 그 윗면이 거칠고 스트라이크(strike) 도금 기법이 적용된 구리(Cu)-스트라이크(strike)층, 및
    상기 구리(Cu)-스트라이크(strike)층 위에 형성됨에 따라 그 윗면이 거친 은(Ag)층 또는 은(Ag)-합금층을 포함한 리드 프레임.
  7. 집적회로 다이가 부착되는 다이 패드 및 상기 다이 패드 주위에 형성된 복수의 랜드들을 포함한 리드 프레임에 있어서,
    상기 복수의 랜드들 각각의 다이 연결부에 니켈(Ni)을 포함하지 않는 도금층들이 형성되어 있고,
    상기 다이 패드 및 복수의 랜드들의 원 소재가 구리(Cu) 또는 구리(Cu)-합금이고,
    상기 복수의 랜드들 각각의 다이 연결부에 형성되어 있는 도금층들이,
    상기 원 소재의 구리(Cu)층 또는 구리(Cu)-합금층 위에 형성되되, 그 윗면이 거친 구리(Cu)층,
    상기 거친 구리(Cu)층 위에 형성됨에 따라 그 윗면이 거칠고 스트라이크(strike) 도금 기법이 적용된 구리(Cu)-스트라이크(strike)층,
    상기 구리(Cu)-스트라이크(strike)층 위에 형성됨에 따라 그 윗면이 거친 팔라듐(Pd)층 또는 팔라듐(Pd)-합금층, 및
    상기 팔라듐(Pd)층 또는 팔라듐(Pd)-합금층 위에 형성됨에 따라 그 윗면이 거친 금(Au)층 또는 금(Au)-합금층을 포함한 리드 프레임.
  8. 집적회로 다이가 부착되는 다이 패드 및 상기 다이 패드 주위에 형성된 복수의 랜드들을 포함한 리드 프레임에 있어서,
    상기 복수의 랜드들 각각의 다이 연결부에 니켈(Ni)을 포함하지 않는 도금층들이 형성되어 있고,
    상기 다이 패드 및 복수의 랜드들의 원 소재가 구리(Cu) 또는 구리(Cu)-합금이고,
    상기 복수의 랜드들 각각의 다이 연결부에 형성되어 있는 도금층들이,
    상기 원 소재의 구리(Cu)층 또는 구리(Cu)-합금층 위에 형성된 팔라듐(Pd)층 또는 팔라듐(Pd)-합금층, 및
    상기 팔라듐(Pd)층 또는 팔라듐(Pd)-합금층 위에 형성된 금(Au)층 또는 금(Au)-합금층을 포함한 리드 프레임.
  9. 집적회로 다이가 부착되는 다이 패드 및 상기 다이 패드 주위에 형성된 복수의 랜드들을 포함한 리드 프레임에 있어서,
    상기 복수의 랜드들 각각의 다이 연결부에 니켈(Ni)을 포함하지 않는 도금층들이 형성되어 있고,
    상기 다이 패드 및 복수의 랜드들의 원 소재가 구리(Cu) 또는 구리(Cu)-합금이고,
    상기 복수의 랜드들 각각의 다이 연결부에 형성되어 있는 도금층들이,
    상기 원 소재의 구리(Cu)층 또는 구리(Cu)-합금층 위에 형성되되, 그 윗면이 거친 구리(Cu)층,
    상기 거친 구리(Cu)층 위에 형성됨에 따라 그 윗면이 거칠고 스트라이크(strike) 도금 기법이 적용된 구리(Cu)-스트라이크(strike)층, 및
    상기 구리(Cu)-스트라이크(strike)층 위에 형성됨에 따라 그 윗면이 거친 팔라듐(Pd)층 또는 팔라듐(Pd)-합금층을 포함한 리드 프레임.
  10. 집적회로 다이가 부착되는 다이 패드 및 상기 다이 패드 주위에 형성된 복수의 랜드들을 포함한 리드 프레임에 있어서,
    상기 복수의 랜드들 각각의 다이 연결부에 니켈(Ni)을 포함하지 않는 도금층들이 형성되어 있고,
    상기 다이 패드 및 복수의 랜드들의 원 소재가 구리(Cu) 또는 구리(Cu)-합금이고,
    상기 복수의 랜드들 각각의 다이 연결부에 형성되어 있는 도금층들이,
    상기 원 소재의 구리(Cu)층 또는 구리(Cu)-합금층 위에 형성되되, 그 윗면이 거친 구리(Cu)층,
    상기 거친 구리(Cu)층 위에 형성됨에 따라 그 윗면이 거칠고 스트라이크(strike) 도금 기법이 적용된 구리(Cu)-스트라이크(strike)층, 및
    상기 거친 구리(Cu)-스트라이크(strike)층 위에 형성됨에 따라 그 윗면이 거친 금(Au)층 또는 금(Au)-합금층을 포함한 리드 프레임.
  11. 집적회로 다이가 부착되는 다이 패드 및 상기 다이 패드 주위에 형성된 복수의 랜드들을 포함한 리드 프레임에 있어서,
    상기 복수의 랜드들 각각의 다이 연결부에 니켈(Ni)을 포함하지 않는 도금층들이 형성되어 있고,
    상기 다이 패드 및 복수의 랜드들의 원 소재가 구리(Cu) 또는 구리(Cu)-합금이고,
    상기 복수의 랜드들 각각의 다이 연결부에 형성되어 있는 도금층들이,
    상기 원 소재의 구리(Cu)층 또는 구리(Cu)-합금층 위에 형성되되, 그 윗면이 거친 구리(Cu)층,
    상기 거친 구리(Cu)층 위에 형성됨에 따라 그 윗면이 거칠고 스트라이크(strike) 도금 기법이 적용된 구리(Cu)-스트라이크(strike)층,
    상기 구리(Cu)-스트라이크(strike)층 위에 형성됨에 따라 그 윗면이 거친 팔라듐(Pd)층 또는 팔라듐(Pd)-합금층, 및
    상기 팔라듐(Pd)층 또는 팔라듐(Pd)-합금층 위에 형성됨에 따라 그 윗면이 거친 금(Au)층 또는 금(Au)-합금층을 포함하고,
    상기 랜드들 각각의 외부 연결부에 형성되어 있는 도금층들이,
    상기 원 소재의 구리(Cu)층 또는 구리(Cu)-합금층 아래에 형성된 팔라듐(Pd)층 또는 팔라듐(Pd)-합금층, 및
    상기 팔라듐(Pd)층 또는 팔라듐(Pd)-합금층 아래에 형성된 금(Au)층 또는 금(Au)-합금층을 포함한 리드 프레임.
  12. 집적회로 다이가 부착되는 다이 패드 및 상기 다이 패드 주위에 형성된 복수의 랜드들을 포함한 리드 프레임에 있어서,
    상기 복수의 랜드들 각각의 다이 연결부에 니켈(Ni)을 포함하지 않는 도금층들이 형성되어 있고,
    상기 다이 패드 및 복수의 랜드들의 원 소재가 구리(Cu) 또는 구리(Cu)-합금이고,
    상기 복수의 랜드들 각각의 다이 연결부에 형성되어 있는 도금층들이,
    상기 원 소재의 구리(Cu)층 또는 구리(Cu)-합금층 위에 형성되되, 그 윗면이 거친 상부 구리(Cu)층,
    상기 거친 구리(Cu)층 위에 형성됨에 따라 그 윗면이 거칠고 스트라이크(strike) 도금 기법이 적용된 상부 구리(Cu)-스트라이크(strike)층,
    상기 구리(Cu)-스트라이크(strike)층 위에 형성됨에 따라 그 윗면이 거친 상부 팔라듐(Pd)층 또는 상부 팔라듐(Pd)-합금층, 및
    상기 상부 팔라듐(Pd)층 또는 상부 팔라듐(Pd)-합금층 위에 형성됨에 따라 그 윗면이 거친 상부 금(Au)층 또는 상부 금(Au)-합금층을 포함하고,
    상기 랜드들 각각의 외부 연결부에 형성되어 있는 도금층들이,
    상기 원 소재의 구리(Cu)층 또는 구리(Cu)-합금층 아래에 형성되되, 그 아랫면이 거친 하부 구리(Cu)층,
    상기 거친 하부 구리(Cu)층 아래에 형성됨에 따라 그 아랫면이 거칠고 스트라이크(strike) 도금 기법이 적용된 하부 구리(Cu)-스트라이크(strike)층,
    상기 하부 구리(Cu)-스트라이크(strike)층 아래에 형성됨에 따라 그 아랫면이 거친 하부 팔라듐(Pd)층 또는 하부 팔라듐(Pd)-합금층, 및
    상기 하부 팔라듐(Pd)층 또는 하부 팔라듐(Pd)-합금층 아래에 형성됨에 따라 그 아랫면이 거친 하부 금(Au)층 또는 하부 금(Au)-합금층을 포함한 리드 프레임.
  13. 집적회로 다이가 리드 프레임의 랜드들에 전기적으로 연결된 집적회로 소자에 있어서,
    상기 리드 프레임은 상기 청구항 5 내지 12 중에서 어느 한 청구항의 리드 프레임인, 집적회로 소자.
  14. 삭제
  15. 삭제
  16. 삭제
KR1020100028599A 2010-03-30 2010-03-30 리드 프레임 및 이를 사용한 집적회로 소자 KR101445759B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100028599A KR101445759B1 (ko) 2010-03-30 2010-03-30 리드 프레임 및 이를 사용한 집적회로 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100028599A KR101445759B1 (ko) 2010-03-30 2010-03-30 리드 프레임 및 이를 사용한 집적회로 소자

Publications (2)

Publication Number Publication Date
KR20110109051A KR20110109051A (ko) 2011-10-06
KR101445759B1 true KR101445759B1 (ko) 2014-10-06

Family

ID=45390257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100028599A KR101445759B1 (ko) 2010-03-30 2010-03-30 리드 프레임 및 이를 사용한 집적회로 소자

Country Status (1)

Country Link
KR (1) KR101445759B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093616A (ja) * 2003-09-16 2005-04-07 Renesas Technology Corp 半導体装置およびその製造方法
JP3947750B2 (ja) 2005-07-25 2007-07-25 株式会社三井ハイテック 半導体装置の製造方法及び半導体装置
JP2008071815A (ja) 2006-09-12 2008-03-27 Mitsui High Tec Inc 半導体装置およびこの半導体装置に使用するリードフレーム製品並びにこの半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093616A (ja) * 2003-09-16 2005-04-07 Renesas Technology Corp 半導体装置およびその製造方法
JP3947750B2 (ja) 2005-07-25 2007-07-25 株式会社三井ハイテック 半導体装置の製造方法及び半導体装置
JP2008071815A (ja) 2006-09-12 2008-03-27 Mitsui High Tec Inc 半導体装置およびこの半導体装置に使用するリードフレーム製品並びにこの半導体装置の製造方法

Also Published As

Publication number Publication date
KR20110109051A (ko) 2011-10-06

Similar Documents

Publication Publication Date Title
US7960818B1 (en) Conformal shield on punch QFN semiconductor package
US8329509B2 (en) Packaging process to create wettable lead flank during board assembly
US20060033184A1 (en) Process and lead frame for making leadless semiconductor packages
US7972906B2 (en) Semiconductor die package including exposed connections
US7968998B1 (en) Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7788800B2 (en) Method for fabricating a leadframe
US20130241041A1 (en) Semiconductor packages with lead extensions and related methods
US7173321B2 (en) Semiconductor package having multiple row of leads
US20210020553A1 (en) Leadframe leads having fully plated end faces
CN105261605B (zh) 引线框架、半导体装置以及引线框架的制造方法
US20130115737A1 (en) Method of manufacturing a semiconductor device with outer leads having a lead-free plating
US20080290483A1 (en) Semiconductor device, leadframe and structure for mounting semiconductor device
US6882048B2 (en) Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area
US10985094B2 (en) Lead frame and method of manufacturing lead frame
US20030141577A1 (en) Short-prevented lead frame and method for fabricating semiconductor package with the same
KR20220121173A (ko) 선택적 몰딩을 통한 도금을 위한 패키징 프로세스
US6893903B2 (en) Semiconductor device and method for manufacturing the same
KR101445759B1 (ko) 리드 프레임 및 이를 사용한 집적회로 소자
JP2011077092A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
US9287238B2 (en) Leadless semiconductor package with optical inspection feature
US10699990B2 (en) Integrated circuit device with plating on lead interconnection point and method of forming the device
US9929077B2 (en) Magnetic sensor
TW201801261A (zh) 導線架、及半導體封裝之製造方法
KR20110109050A (ko) 리드 프레임 및 이를 사용한 집적회로 소자
JP2002110879A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180823

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190826

Year of fee payment: 6