JPH09246447A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH09246447A JPH09246447A JP5428696A JP5428696A JPH09246447A JP H09246447 A JPH09246447 A JP H09246447A JP 5428696 A JP5428696 A JP 5428696A JP 5428696 A JP5428696 A JP 5428696A JP H09246447 A JPH09246447 A JP H09246447A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead
- external terminals
- semiconductor
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 多数の外部端子を備えた安価な半導体装置を
提供する。 【解決手段】 複数のリードを一体化したリードフレー
ムを用い、前記各リードの中間部分を封止体底面にて露
出させた状態で、半導体ペレット及びリードを封止体に
より封止し、前記リードの露出部分を外部端子とする。
また、前記外部端子にハンダメッキによってハンダを付
着させ、外部端子にバンプ電極を形成した後に、封止体
周囲のリードフレームを切断する。 【効果】 リードフレーム等の従来の技術を用いて半導
体装置の底面に外部端子を形成するため、コストを抑制
しつつ、外部端子数を増加させることができる。リード
の長さを短縮することができるので、半導体装置の伝送
路が低抵抗、低インダクタンスとなり、信号電圧の減衰
或いはノイズの発生を防止することが可能となる。
提供する。 【解決手段】 複数のリードを一体化したリードフレー
ムを用い、前記各リードの中間部分を封止体底面にて露
出させた状態で、半導体ペレット及びリードを封止体に
より封止し、前記リードの露出部分を外部端子とする。
また、前記外部端子にハンダメッキによってハンダを付
着させ、外部端子にバンプ電極を形成した後に、封止体
周囲のリードフレームを切断する。 【効果】 リードフレーム等の従来の技術を用いて半導
体装置の底面に外部端子を形成するため、コストを抑制
しつつ、外部端子数を増加させることができる。リード
の長さを短縮することができるので、半導体装置の伝送
路が低抵抗、低インダクタンスとなり、信号電圧の減衰
或いはノイズの発生を防止することが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、多数の外部端子を必要とする
半導体装置及びその製造方法に適用して有効な技術に関
するものである。
の製造方法に関し、特に、多数の外部端子を必要とする
半導体装置及びその製造方法に適用して有効な技術に関
するものである。
【０００２】
【従来の技術】半導体装置の高集積化によって半導体装
置に搭載される回路も容量が増大しその機能もより高度
なものとなってきている。こうした高度な機能を発揮す
るために、半導体装置の外部端子の数も増加している。
従来、多端子の半導体装置としてＰＧＡ（Pin Grid Arr
ay）型の半導体装置或いはＱＦＰ（Quad Flat Packag
e）型の半導体装置が用いられていた。
置に搭載される回路も容量が増大しその機能もより高度
なものとなってきている。こうした高度な機能を発揮す
るために、半導体装置の外部端子の数も増加している。
従来、多端子の半導体装置としてＰＧＡ（Pin Grid Arr
ay）型の半導体装置或いはＱＦＰ（Quad Flat Packag
e）型の半導体装置が用いられていた。
【０００３】しかしながら、ＰＧＡ型の半導体装置で
は、外部端子となるピンの形成が複雑となり、封止体に
セラミックパッケージを用いるために高価であり、基板
への表面実装を行なうためにはソケットが必要となる等
の問題がある。また、ＱＦＰ型の半導体装置では端子数
の増加に限界がある或いは端子の微細化によって端子の
変形による不良が生じる等の問題があった。
は、外部端子となるピンの形成が複雑となり、封止体に
セラミックパッケージを用いるために高価であり、基板
への表面実装を行なうためにはソケットが必要となる等
の問題がある。また、ＱＦＰ型の半導体装置では端子数
の増加に限界がある或いは端子の微細化によって端子の
変形による不良が生じる等の問題があった。
【０００４】このため、樹脂封止型のパッケージで外部
端子の多い新たな半導体装置が求められており、このよ
うな要求を満足させるためにＢＧＡ（Ball Grid Arra
y）型の半導体装置が考えられた。ＢＧＡ型の半導体装
置は、半導体ペレットを搭載したプリント基板の底面に
アレイ状にバンプ電極を形成し、このバンプ電極と対応
する半導体ペレットの外部電極とをプリント基板の配線
及びボンディングワイヤによって接続するものである。
このようなＢＧＡ型の半導体装置については日経ＢＰ社
刊「日経エレクトロニクス」１９９４年２月１４日号に
記載されている。
端子の多い新たな半導体装置が求められており、このよ
うな要求を満足させるためにＢＧＡ（Ball Grid Arra
y）型の半導体装置が考えられた。ＢＧＡ型の半導体装
置は、半導体ペレットを搭載したプリント基板の底面に
アレイ状にバンプ電極を形成し、このバンプ電極と対応
する半導体ペレットの外部電極とをプリント基板の配線
及びボンディングワイヤによって接続するものである。
このようなＢＧＡ型の半導体装置については日経ＢＰ社
刊「日経エレクトロニクス」１９９４年２月１４日号に
記載されている。
【０００５】
【発明が解決しようとする課題】しかしながら、ＢＧＡ
型の半導体装置では、プリント基板及びバンプ電極の形
成が複雑であり、充分に安価となってはいないという欠
点があった。本発明の課題はリードフレーム或いは樹脂
封止等の従来用いられてきた技術を利用して、多数の外
部端子を備えながら、単純化された工程により安価な半
導体装置を製造することが可能な技術を提供することに
ある。
型の半導体装置では、プリント基板及びバンプ電極の形
成が複雑であり、充分に安価となってはいないという欠
点があった。本発明の課題はリードフレーム或いは樹脂
封止等の従来用いられてきた技術を利用して、多数の外
部端子を備えながら、単純化された工程により安価な半
導体装置を製造することが可能な技術を提供することに
ある。
【０００６】本発明の前記ならびにその他の課題と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【０００７】
【問題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。
【０００８】半導体ペレットの外部電極と一端が接続さ
れ、外部端子となる複数のリードを一体化したリードフ
レームを用い、リードと半導体ペレットとを接続し、前
記各リードの中間部分を封止体下面にて露出させた状態
で、半導体ペレット及びリードを封止体により封止を行
ない、前記リードの露出部分を外部端子とする。
れ、外部端子となる複数のリードを一体化したリードフ
レームを用い、リードと半導体ペレットとを接続し、前
記各リードの中間部分を封止体下面にて露出させた状態
で、半導体ペレット及びリードを封止体により封止を行
ない、前記リードの露出部分を外部端子とする。
【０００９】また、前記外部端子にハンダメッキによっ
てハンダを付着させ、外部端子にバンプ電極を形成した
後に、封止体周囲のリードフレームを切断する。
てハンダを付着させ、外部端子にバンプ電極を形成した
後に、封止体周囲のリードフレームを切断する。
【００１０】上述した手段によれば、リードフレーム等
の従来の技術を用いて半導体装置の底面に外部端子を形
成することができる。このため、コストを抑制しつつ、
外部端子数を増加させることが可能となりる。また、リ
ードの長さを短縮することができるので、半導体装置の
伝送路が低抵抗、低インダクタンスとなり、信号電圧の
減衰或いはノイズの発生を防止することが可能となる。
の従来の技術を用いて半導体装置の底面に外部端子を形
成することができる。このため、コストを抑制しつつ、
外部端子数を増加させることが可能となりる。また、リ
ードの長さを短縮することができるので、半導体装置の
伝送路が低抵抗、低インダクタンスとなり、信号電圧の
減衰或いはノイズの発生を防止することが可能となる。
【００１１】以下、本発明の実施の形態を説明する。
【００１２】なお、実施の形態を説明するための全図に
おいて、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
おいて、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
【００１３】
（実施の形態１）図１に示すのは、本発明の一実施の形
態である半導体装置の要部を示す縦断面図である。
態である半導体装置の要部を示す縦断面図である。
【００１４】図中、１は単結晶シリコン等の半導体基板
主面に所定の回路を形成した半導体ペレット、２は半導
体ペレット１を載置するタブ、３は一端が半導体ペレッ
ト１と導通し中間部が外部端子となるリード、４は半導
体ペレット１の外部電極とリード３とを接続するボンデ
ィングワイヤ、５は半導体ペレット１を封止するエポキ
シ等の樹脂からなる封止体である。
主面に所定の回路を形成した半導体ペレット、２は半導
体ペレット１を載置するタブ、３は一端が半導体ペレッ
ト１と導通し中間部が外部端子となるリード、４は半導
体ペレット１の外部電極とリード３とを接続するボンデ
ィングワイヤ、５は半導体ペレット１を封止するエポキ
シ等の樹脂からなる封止体である。
【００１５】通常、タブ２とリード３とはフレーム及び
ダムバーによって一体となったリードフレームとなって
おり、封止体５によってタブ２及び各リード３を固定し
た後に前記フレーム及びダムバーを切断し、各リード３
及びタブ２を独立させる。
ダムバーによって一体となったリードフレームとなって
おり、封止体５によってタブ２及び各リード３を固定し
た後に前記フレーム及びダムバーを切断し、各リード３
及びタブ２を独立させる。
【００１６】本実施の形態では、リード３をその中間に
てＶ字状に折り曲げて形成した凸部を封止体５の底面か
ら外部に突出させ、この部分が半導体装置の外部端子６
となる。外部端子６を突出させるためには、樹脂封止に
用いられる金型には前記凸部を収納する凹部を設けてお
けばよい。外部端子６には樹脂封止後に、基板実装時の
ハンダ濡れ性及び耐食性を向上させるためにハンダメッ
キを施す。
てＶ字状に折り曲げて形成した凸部を封止体５の底面か
ら外部に突出させ、この部分が半導体装置の外部端子６
となる。外部端子６を突出させるためには、樹脂封止に
用いられる金型には前記凸部を収納する凹部を設けてお
けばよい。外部端子６には樹脂封止後に、基板実装時の
ハンダ濡れ性及び耐食性を向上させるためにハンダメッ
キを施す。
【００１７】また、外部端子６は、隣接する他の外部端
子６に対して位置をずらせてジグザグに形成することに
よって、隣接する他の外部端子６との間隔を確保できる
ので、端子間のピッチを縮少することが可能となる。
子６に対して位置をずらせてジグザグに形成することに
よって、隣接する他の外部端子６との間隔を確保できる
ので、端子間のピッチを縮少することが可能となる。
【００１８】本実施の形態では、リード３の中間部を封
止体５の底面から突出させた構成とすることによって、
外部端子６の両端が封止体５によって固定されているの
で強度が確保され、外部端子６の変形が生じにくくな
る。
止体５の底面から突出させた構成とすることによって、
外部端子６の両端が封止体５によって固定されているの
で強度が確保され、外部端子６の変形が生じにくくな
る。
【００１９】（実施の形態２）図２に示すのは、本発明
の他の実施の形態である半導体装置の要部を示す縦断面
図である。
の他の実施の形態である半導体装置の要部を示す縦断面
図である。
【００２０】図中、１は単結晶シリコン等の半導体基板
主面に所定の回路を形成した半導体ペレット、２は半導
体ペレット１を載置するタブ、３は一端が半導体ペレッ
ト１と導通し中間部が外部端子となるリード、４は半導
体ペレット１の外部電極とリード３とを接続するボンデ
ィングワイヤ、５は半導体ペレット１を封止するエポキ
シ等の樹脂からなる封止体である。
主面に所定の回路を形成した半導体ペレット、２は半導
体ペレット１を載置するタブ、３は一端が半導体ペレッ
ト１と導通し中間部が外部端子となるリード、４は半導
体ペレット１の外部電極とリード３とを接続するボンデ
ィングワイヤ、５は半導体ペレット１を封止するエポキ
シ等の樹脂からなる封止体である。
【００２１】本実施の形態では、リード３をその中間に
て折り曲げて、部分的に封止体５の底面に接近する状態
とし、封止後にこの部分が封止体５の底面にて露出し、
この露出部分に取り付けたハンダボールが半導体装置の
外部端子６となる。リード３を部分的に露出させるため
には、樹脂封止に用いられる金型内にリード３と部分的
に接触する凸部を設けておけばよい。リード３の露出部
分には樹脂封止後に、ハンダボールの取付けを容易にす
るためにハンダメッキを施す。
て折り曲げて、部分的に封止体５の底面に接近する状態
とし、封止後にこの部分が封止体５の底面にて露出し、
この露出部分に取り付けたハンダボールが半導体装置の
外部端子６となる。リード３を部分的に露出させるため
には、樹脂封止に用いられる金型内にリード３と部分的
に接触する凸部を設けておけばよい。リード３の露出部
分には樹脂封止後に、ハンダボールの取付けを容易にす
るためにハンダメッキを施す。
【００２２】また、外部端子６は、隣接する他の外部端
子６に対して位置をずらせてジグザグに形成することに
よって、隣接する他の外部端子６との間隔を確保できる
ので、端子間のピッチを縮少することが可能となる。
子６に対して位置をずらせてジグザグに形成することに
よって、隣接する他の外部端子６との間隔を確保できる
ので、端子間のピッチを縮少することが可能となる。
【００２３】本実施の形態では、リード３の中間部を封
止体５の底面から突出させた構成とすることによって、
外部端子６の両端が封止体５によって固定されているの
で強度が確保され、外部端子６の変形が生じにくくな
る。
止体５の底面から突出させた構成とすることによって、
外部端子６の両端が封止体５によって固定されているの
で強度が確保され、外部端子６の変形が生じにくくな
る。
【００２４】（実施の形態３）図３及び図４に示すの
は、本発明の他の実施の形態である半導体装置の要部を
示す縦断面図である。
は、本発明の他の実施の形態である半導体装置の要部を
示す縦断面図である。
【００２５】図中、１は単結晶シリコン等の半導体基板
主面に所定の回路を形成した半導体ペレット、２は半導
体ペレット１を載置するタブ、３は一端が半導体ペレッ
ト１と導通し中間部が外部端子となるリード、４は半導
体ペレット１の外部電極とリード３とを接続するボンデ
ィングワイヤ、５は半導体ペレット１を封止するエポキ
シ等の樹脂からなる封止体である。
主面に所定の回路を形成した半導体ペレット、２は半導
体ペレット１を載置するタブ、３は一端が半導体ペレッ
ト１と導通し中間部が外部端子となるリード、４は半導
体ペレット１の外部電極とリード３とを接続するボンデ
ィングワイヤ、５は半導体ペレット１を封止するエポキ
シ等の樹脂からなる封止体である。
【００２６】本実施の形態では、先ず、図３に示すよう
に、リード３をその中間にて折り曲げて、部分的に封止
体５の底面まで下げた状態とし、封止後にこの部分が封
止体５の底面にて露出する。また、前記リード３の露出
部分の封止体５には、貫通孔を設けておく。
に、リード３をその中間にて折り曲げて、部分的に封止
体５の底面まで下げた状態とし、封止後にこの部分が封
止体５の底面にて露出する。また、前記リード３の露出
部分の封止体５には、貫通孔を設けておく。
【００２７】次に、図４に示すように、封止体５の前記
貫通孔にロッド７を挿入しリード３の露出部分を押圧す
ることによって、リード３の延性からリード３が封止体
５の底面から突出し、この部分が半導体装置の外部端子
６となる。外部端子６には樹脂封止後に、基板実装時の
ハンダ濡れ性及び耐食性を向上させるためにハンダメッ
キを施す。
貫通孔にロッド７を挿入しリード３の露出部分を押圧す
ることによって、リード３の延性からリード３が封止体
５の底面から突出し、この部分が半導体装置の外部端子
６となる。外部端子６には樹脂封止後に、基板実装時の
ハンダ濡れ性及び耐食性を向上させるためにハンダメッ
キを施す。
【００２８】また、外部端子６は、隣接する他の外部端
子６に対して位置をずらせてジグザグに形成することに
よって、隣接する他の外部端子６との間隔を確保できる
ので、端子間のピッチを縮少することが可能となる。
子６に対して位置をずらせてジグザグに形成することに
よって、隣接する他の外部端子６との間隔を確保できる
ので、端子間のピッチを縮少することが可能となる。
【００２９】本実施の形態では、外部端子６が適度の弾
性を有するので、基板実装時に半導体装置に反りが生じ
た場合等外部端子６の高さに誤差が生じても、外部端子
６が変形し、確実な実装が可能となる。
性を有するので、基板実装時に半導体装置に反りが生じ
た場合等外部端子６の高さに誤差が生じても、外部端子
６が変形し、確実な実装が可能となる。
【００３０】（実施の形態４）図５に示すのは、本発明
の他の実施の形態である半導体装置の要部を示す平面図
である。
の他の実施の形態である半導体装置の要部を示す平面図
である。
【００３１】図中、１は単結晶シリコン等の半導体基板
主面に所定の回路を形成した半導体ペレット、２は半導
体ペレット１を載置するタブ、３は一端が半導体ペレッ
ト１と導通し中間部が外部端子となるリード、４は半導
体ペレット１の外部電極とリード３とを接続するボンデ
ィングワイヤ、８はリードフレームのフレームである。
主面に所定の回路を形成した半導体ペレット、２は半導
体ペレット１を載置するタブ、３は一端が半導体ペレッ
ト１と導通し中間部が外部端子となるリード、４は半導
体ペレット１の外部電極とリード３とを接続するボンデ
ィングワイヤ、８はリードフレームのフレームである。
【００３２】本実施の形態では、各リード３を隣接する
他のリード３に対してリードピッチに相当するずれを与
えて配置することによって、外部端子６をアレイ状に配
置している。外部端子６の形成には前述した各実施の形
態に開示した技術を用いることができる。外部端子６に
ハンダボールを取り付けることによって、リードフレー
ムとハンダボールによって容易に、ＢＧＡ型の半導体装
置を形成することができる。
他のリード３に対してリードピッチに相当するずれを与
えて配置することによって、外部端子６をアレイ状に配
置している。外部端子６の形成には前述した各実施の形
態に開示した技術を用いることができる。外部端子６に
ハンダボールを取り付けることによって、リードフレー
ムとハンダボールによって容易に、ＢＧＡ型の半導体装
置を形成することができる。
【００３３】（実施の形態５）図６に示すのは、本発明
の他の実施の形態である半導体装置の要部を示す縦断面
図である。
の他の実施の形態である半導体装置の要部を示す縦断面
図である。
【００３４】図中、１は単結晶シリコン等の半導体基板
主面に所定の回路を形成した半導体ペレット、２は半導
体ペレット１を載置するタブ、３は一端が半導体ペレッ
ト１と導通し中間部が外部端子となるリード、４は半導
体ペレット１の外部電極とリード３とを接続するボンデ
ィングワイヤ、５は半導体ペレット１を封止するエポキ
シ等の樹脂からなる封止体である。
主面に所定の回路を形成した半導体ペレット、２は半導
体ペレット１を載置するタブ、３は一端が半導体ペレッ
ト１と導通し中間部が外部端子となるリード、４は半導
体ペレット１の外部電極とリード３とを接続するボンデ
ィングワイヤ、５は半導体ペレット１を封止するエポキ
シ等の樹脂からなる封止体である。
【００３５】本実施の形態では、リード３が多重構造と
なったリードフレームを用いている。すなわち、下層の
リード３ａは絶縁性のフィルム９を介して上層のリード
３ｂに接着されており、リード３ｂが前記フレームと一
体となっている。下層のリード３ａは封止体５の底面に
接近する状態とし、封止後に一部分が封止体５の底面に
て露出し、上層のリード３ｂは、その中間にて折り曲げ
て、部分的に封止体５の底面に接近する状態とし、封止
後にこの部分が封止体５の底面にて露出し、この露出部
分にバンプ電極を形成し半導体装置の外部端子６とす
る。
なったリードフレームを用いている。すなわち、下層の
リード３ａは絶縁性のフィルム９を介して上層のリード
３ｂに接着されており、リード３ｂが前記フレームと一
体となっている。下層のリード３ａは封止体５の底面に
接近する状態とし、封止後に一部分が封止体５の底面に
て露出し、上層のリード３ｂは、その中間にて折り曲げ
て、部分的に封止体５の底面に接近する状態とし、封止
後にこの部分が封止体５の底面にて露出し、この露出部
分にバンプ電極を形成し半導体装置の外部端子６とす
る。
【００３６】リード３ａ，３ｂを部分的に露出させるた
めには、樹脂封止に用いられる金型内にリード３ａ，３
ｂと部分的に接触する凸部を設けておけばよい。
めには、樹脂封止に用いられる金型内にリード３ａ，３
ｂと部分的に接触する凸部を設けておけばよい。
【００３７】本実施の形態では多重構造のリードフレー
ムを用いることによって、半導体装置の中心から周辺に
向かって複数の外部端子６を設け、外部端子６をアレイ
状に形成している。本実施の形態では２重のリードを用
いたが、より多重のリードを用いて、より端子数の多い
半導体装置を形成することも可能であり、外部端子６と
して前述した各実施の形態に示す各種形状の外部端子に
適用することも可能である。
ムを用いることによって、半導体装置の中心から周辺に
向かって複数の外部端子６を設け、外部端子６をアレイ
状に形成している。本実施の形態では２重のリードを用
いたが、より多重のリードを用いて、より端子数の多い
半導体装置を形成することも可能であり、外部端子６と
して前述した各実施の形態に示す各種形状の外部端子に
適用することも可能である。
【００３８】以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
【００３９】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００４０】（１）本発明によれば、リードフレーム等
の従来の技術を用いて半導体装置の底面に外部端子を形
成することができるという効果がある。
の従来の技術を用いて半導体装置の底面に外部端子を形
成することができるという効果がある。
【００４１】（２）本発明によれば、上記効果（１）に
より、コストを抑制することが可能になるという効果が
ある。
より、コストを抑制することが可能になるという効果が
ある。
【００４２】（３）本発明によれば、上記効果（１）に
より、外部端子間の間隔を充分に確保したままで外部端
子数を増加させることが可能となるという効果がある。
より、外部端子間の間隔を充分に確保したままで外部端
子数を増加させることが可能となるという効果がある。
【００４３】（４）本発明によれば、上記効果（３）に
より、半導体装置の基板実装を確実に行ない得るという
効果がある。
より、半導体装置の基板実装を確実に行ない得るという
効果がある。
【００４４】（５）本発明によれば、上記効果（１）に
より、リードの長さを短縮することができるので、半導
体装置の伝送路が低抵抗、低インダクタンスとなるとい
う効果がある。
より、リードの長さを短縮することができるので、半導
体装置の伝送路が低抵抗、低インダクタンスとなるとい
う効果がある。
【００４５】（６）本発明によれば、上記効果（５）に
より、信号電圧の減衰或いはノイズの発生を防止するこ
とが可能となるという効果がある。
より、信号電圧の減衰或いはノイズの発生を防止するこ
とが可能となるという効果がある。
【図１】本発明の一実施の形態である半導体装置の要部
を示す縦断面図である。
を示す縦断面図である。
【図２】本発明の他の実施の形態である半導体装置の要
部を示す縦断面図である。
部を示す縦断面図である。
【図３】本発明の他の実施の形態である半導体装置の要
部を示す縦断面図である。
部を示す縦断面図である。
【図４】本発明の他の実施の形態である半導体装置の要
部を示す縦断面図である。
部を示す縦断面図である。
【図５】本発明の他の実施の形態である半導体装置の要
部を示す平面図である。
部を示す平面図である。
【図６】本発明の他の実施の形態である半導体装置の要
部を示す縦断面図である。
部を示す縦断面図である。
１…半導体ペレット、２…タブ、３，３ａ，３ｂ…リー
ド、４…ボンディングワイヤ、５…封止体、６…外部端
子、７…ロッド、８…フレーム、９…フィルム。
ド、４…ボンディングワイヤ、５…封止体、６…外部端
子、７…ロッド、８…フレーム、９…フィルム。
Claims (8)
- 【請求項１】 リードと半導体ペレットとを接続し、封
止体によって封止した半導体装置において、 前記リードの中間部分を前記封止体底面にて露出させ、
該露出部分を外部端子としたことを特徴とする半導体装
置。 - 【請求項２】 前記外部端子に金属を付着させてあるこ
とを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 前記外部端子に付着させた金属に、バン
プ電極を形成したことを特徴とする請求項２に記載の半
導体装置。 - 【請求項４】 前記封止体による封止が樹脂を用いた樹
脂封止であることを特徴とする請求項１乃至請求項３の
何れか一項に記載の半導体装置。 - 【請求項５】 半導体ペレットの外部電極と接続され、
外部端子となる複数のリードを一体化したリードフレー
ムを用いた半導体装置の製造方法において、 リードフレームに半導体ペレットを固定し、半導体ペレ
ットの外部電極と各リードとを電気的に接続する工程
と、 前記各リードの中間部分を封止体下面にて露出させた状
態で、半導体ペレット及びリードを封止体によって封止
する工程と、 封止体周囲のリードフレームを切断する工程とを備えた
ことを特徴とする半導体装置。 - 【請求項６】 前記外部端子に金属を付着させる工程を
有することを特徴とする請求項５に記載の半導体装置。 - 【請求項７】 前記外部端子にメッキによって金属を付
着させ、この付着させた金属に、バンプ電極を形成する
工程を有することを特徴とする請求項６に記載の半導体
装置。 - 【請求項８】 前記封止体による封止が樹脂を用いた樹
脂封止であることを特徴とする請求項５乃至請求項７の
何れか一項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5428696A JPH09246447A (ja) | 1996-03-12 | 1996-03-12 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5428696A JPH09246447A (ja) | 1996-03-12 | 1996-03-12 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09246447A true JPH09246447A (ja) | 1997-09-19 |
Family
ID=12966330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5428696A Pending JPH09246447A (ja) | 1996-03-12 | 1996-03-12 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09246447A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007329503A (ja) * | 1997-01-23 | 2007-12-20 | Seiko Epson Corp | フィルムキャリアテープ、半導体アッセンブリ、半導体装置およびそれらの製造方法、実装基板および電子機器 |
| JP2016048784A (ja) * | 2014-08-27 | 2016-04-07 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
-
1996
- 1996-03-12 JP JP5428696A patent/JPH09246447A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007329503A (ja) * | 1997-01-23 | 2007-12-20 | Seiko Epson Corp | フィルムキャリアテープ、半導体アッセンブリ、半導体装置およびそれらの製造方法、実装基板および電子機器 |
| JP2016048784A (ja) * | 2014-08-27 | 2016-04-07 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7274088B2 (en) | Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof | |
| US6849949B1 (en) | Thin stacked package | |
| US6162664A (en) | Method for fabricating a surface mounting type semiconductor chip package | |
| US5864174A (en) | Semiconductor device having a die pad structure for preventing cracks in a molding resin | |
| US6762118B2 (en) | Package having array of metal pegs linked by printed circuit lines | |
| US7247944B2 (en) | Connector assembly | |
| KR101119708B1 (ko) | 집적 회로 다이를 패키징하는 방법 | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| KR19990083610A (ko) | 감소된두께를갖는반도체장치및그의제조방법 | |
| JP3732987B2 (ja) | 半導体装置 | |
| JPH07307405A (ja) | ソルダボールを用いた半導体パッケージおよびその製造方法 | |
| US6201294B1 (en) | Ball grid array semiconductor package comprised of two lead frames | |
| JP2915282B2 (ja) | プラスチックモールドした集積回路パッケージ | |
| US8030766B2 (en) | Semiconductor device | |
| JP2908330B2 (ja) | リードフレーム，半導体装置及び半導体装置の製造方法 | |
| JPH09246447A (ja) | 半導体装置及びその製造方法 | |
| US6198160B1 (en) | Surface mounted type semiconductor device with wrap-around external leads | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3104695B2 (ja) | Ｂｇａ型樹脂封止半導体装置 | |
| JPH0547954A (ja) | 樹脂封止型半導体装置 | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| JP2001267484A (ja) | 半導体装置およびその製造方法 | |
| JP2518575B2 (ja) | 半導体チップ封止方法 | |
| JPH0846091A (ja) | ボールグリッドアレイ半導体装置 | |
| KR950010866B1 (ko) | 표면 실장형(surface mounting type) 반도체 패키지(package) |