JPH06302759A - 集積回路キャリアおよびその回路構成変更方法 - Google Patents
集積回路キャリアおよびその回路構成変更方法Info
- Publication number
- JPH06302759A JPH06302759A JP3348394A JP34839491A JPH06302759A JP H06302759 A JPH06302759 A JP H06302759A JP 3348394 A JP3348394 A JP 3348394A JP 34839491 A JP34839491 A JP 34839491A JP H06302759 A JPH06302759 A JP H06302759A
- Authority
- JP
- Japan
- Prior art keywords
- contact portions
- conductive
- pad
- terminals
- engineering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5382—Adaptable interconnections, e.g. for engineering changes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】
【目的】 本発明は、多数の集積回路デバイスを支持お
よび相互接続するモジュール基板におけるアクセス不可
能な回路網を変更する新しく改良された方法および構造
を提供することを目的とする。 【構成】 本発明の目的は、上面を有するモジュール基
板１０と、基板の上面の複数の導電デバイス端子３２
と、基板の上面の複数の導電エンジニアリング変更パッ
ド１６と、デバイス端子の任意のサブセットの各々とエ
ンジニアリング変更パッドの任意のサブセットの各々と
の間の固有の電気的接続を形成するエンジニアリング変
更回路網１４とを有する、集積回路キャリアによって達
成される。
よび相互接続するモジュール基板におけるアクセス不可
能な回路網を変更する新しく改良された方法および構造
を提供することを目的とする。 【構成】 本発明の目的は、上面を有するモジュール基
板１０と、基板の上面の複数の導電デバイス端子３２
と、基板の上面の複数の導電エンジニアリング変更パッ
ド１６と、デバイス端子の任意のサブセットの各々とエ
ンジニアリング変更パッドの任意のサブセットの各々と
の間の固有の電気的接続を形成するエンジニアリング変
更回路網１４とを有する、集積回路キャリアによって達
成される。
Description
【０００１】
【産業上の利用分野】本発明は、一般にパッケージとし
て知られ、電気的コンタクトおよび機械的支持を得るた
めにデバイスをボンディングすることのできる集積回路
デバイス・キャリアに関する。特に、本発明は、このキ
ャリアにおいて、キャリアの元の回路構成を変更したり
配線上の欠陥を修正したりするエンジニアリング変更を
行うための技術および構造に関する。
て知られ、電気的コンタクトおよび機械的支持を得るた
めにデバイスをボンディングすることのできる集積回路
デバイス・キャリアに関する。特に、本発明は、このキ
ャリアにおいて、キャリアの元の回路構成を変更したり
配線上の欠陥を修正したりするエンジニアリング変更を
行うための技術および構造に関する。
【０００２】
【従来の技術】現代の集積回路パッケージ技術において
は、多くの集積回路デバイスは、デバイスを互いに相互
接続するプリント回路網を備える基板上に、および基板
上の入出力端子に、取り付けることができる。このよう
な基板は通常、セラミック物質から作られるが、非常に
複雑で３０以上のセラミック・シート層を備えている。
一般的に、この基板の内部プリント回路網は、層上の多
数の配線またはトレースと、層間の多数のコネクタまた
は小接続アセンブリとからなる。これらのコネクタまた
は接続アセンブリはバイア（ｖｉａｓ）と呼ばれる。
は、多くの集積回路デバイスは、デバイスを互いに相互
接続するプリント回路網を備える基板上に、および基板
上の入出力端子に、取り付けることができる。このよう
な基板は通常、セラミック物質から作られるが、非常に
複雑で３０以上のセラミック・シート層を備えている。
一般的に、この基板の内部プリント回路網は、層上の多
数の配線またはトレースと、層間の多数のコネクタまた
は小接続アセンブリとからなる。これらのコネクタまた
は接続アセンブリはバイア（ｖｉａｓ）と呼ばれる。
【０００３】回路網の配線またはトレースは、基板の上
面と平行な１以上の面において基板の内部に延在してい
る。バイアはこれらの内部配線またはトレースに電気的
に接続され、そこから基板の上面に向かって延在し、そ
れによって内部回路網へのアクセスを与える。より具体
的には、回路網の内部配線またはトレースはＸ方向と呼
ばれる第１の方向に延在している平行導電線の第１のセ
ットと、Ｙ方向と呼ばれ上述の第１の方向と垂直な第２
の方向に延在している平行導電線の第２のセットからな
る。
面と平行な１以上の面において基板の内部に延在してい
る。バイアはこれらの内部配線またはトレースに電気的
に接続され、そこから基板の上面に向かって延在し、そ
れによって内部回路網へのアクセスを与える。より具体
的には、回路網の内部配線またはトレースはＸ方向と呼
ばれる第１の方向に延在している平行導電線の第１のセ
ットと、Ｙ方向と呼ばれ上述の第１の方向と垂直な第２
の方向に延在している平行導電線の第２のセットからな
る。
【０００４】基板が積層および焼結された後は、埋込ま
れた内部回路網を実際に変更する方法はない。しかし、
不良配線またはバイアを修正したり基本回路を変更した
りするために、基板の回路構成を変更することが必要と
なることは多い。そのような基本的な変更は、基板上に
担持された集積回路デバイスに変更を加えたり、基板を
改良したり、変更して別の回路デバイスで使用したりす
るのが適切である。
れた内部回路網を実際に変更する方法はない。しかし、
不良配線またはバイアを修正したり基本回路を変更した
りするために、基板の回路構成を変更することが必要と
なることは多い。そのような基本的な変更は、基板上に
担持された集積回路デバイスに変更を加えたり、基板を
改良したり、変更して別の回路デバイスで使用したりす
るのが適切である。
【０００５】基板またはキャリアの内部回路網を変更す
るのに必要な変更は、エンジニアリング変更と呼ばれ
る。このような変更が必要とされる事態に対しては、一
般にエンジニアリング変更パッドの使用によって対処さ
れる。このエンジニアリング・パッドはキャリアの基板
の最上面の小さな電気導電部である。エンジニアリング
変更パッドは基板上にマウントされた各集積回路を取り
囲み、エンジニアリング変更パッドのそれぞれは、基板
上に担持された各回路デバイスの各信号（論理）端子に
関連している。ファンアウト冶金は通常、各集積回路デ
バイス端子を関連するエンジニアリング変更パッドと接
続するために、基板の最上面または最上層に与えられ、
各エンジニアリング変更パッドは基板に埋込まれた回路
にも接続され、それによって関連する回路デバイス端子
を基板上の他の回路デバイスおよび／または入出力端子
に接続する。
るのに必要な変更は、エンジニアリング変更と呼ばれ
る。このような変更が必要とされる事態に対しては、一
般にエンジニアリング変更パッドの使用によって対処さ
れる。このエンジニアリング・パッドはキャリアの基板
の最上面の小さな電気導電部である。エンジニアリング
変更パッドは基板上にマウントされた各集積回路を取り
囲み、エンジニアリング変更パッドのそれぞれは、基板
上に担持された各回路デバイスの各信号（論理）端子に
関連している。ファンアウト冶金は通常、各集積回路デ
バイス端子を関連するエンジニアリング変更パッドと接
続するために、基板の最上面または最上層に与えられ、
各エンジニアリング変更パッドは基板に埋込まれた回路
にも接続され、それによって関連する回路デバイス端子
を基板上の他の回路デバイスおよび／または入出力端子
に接続する。
【０００６】基板に埋込まれた不良配線またはトレース
をバイパスするため、または基板の内部回路を変更する
ために、エンジニアリング変更パッドは切断されて、そ
のエンジニアリング変更パッド，および関連する回路デ
バイス端子を基板内の内部回路から電気的に非接続にす
る。ワイヤの一端は、関連する回路デバイス端子に依然
として電気的に接続されているエンジニアリング変更パ
ッドの一部に接続される。ワイヤの他端は、同様に切断
された第２のエンジニアリング変更パッドに接続され
る。それによって、このパッドは、第１の回路デバイス
端子を第２の端子に接続するか、または第２のエンジニ
アリング変更パッドに接続されている内部回路に電気的
に接続する。同様の基本的技術は、基板の不良電気配線
を置換し、基板の内部電気回路網を変更するのに用いる
ことができる。
をバイパスするため、または基板の内部回路を変更する
ために、エンジニアリング変更パッドは切断されて、そ
のエンジニアリング変更パッド，および関連する回路デ
バイス端子を基板内の内部回路から電気的に非接続にす
る。ワイヤの一端は、関連する回路デバイス端子に依然
として電気的に接続されているエンジニアリング変更パ
ッドの一部に接続される。ワイヤの他端は、同様に切断
された第２のエンジニアリング変更パッドに接続され
る。それによって、このパッドは、第１の回路デバイス
端子を第２の端子に接続するか、または第２のエンジニ
アリング変更パッドに接続されている内部回路に電気的
に接続する。同様の基本的技術は、基板の不良電気配線
を置換し、基板の内部電気回路網を変更するのに用いる
ことができる。
【０００７】上述のエンジニアリング変更技術には利点
もあるが、いくつか欠点もある。例えば、必要なワイヤ
・ボンディングを収容するために、エンジニアリング変
更パッドは、基板によって担持された集積回路デバイス
端子と比べてかなり大きく、このためエンジニアリング
変更パッドは基板の最上面で多くの空間を占有する。集
積回路デバイスが小さくなるにつれ、より多くのデバイ
スが基板表面の所定の領域にマウントされる。こうなる
と、それに対応して、基板の所定の領域におけるデバイ
ス論理端子の数が増大する。さらなるデバイス端子には
さらなるエンジニアリング変更パッドが必要である。エ
ンジニアリング変更パッドの大きさがワイヤ・ボンディ
ングを収容するように強制されるにつれ、エンジニアリ
ング変更パッドに必要な全領域は劇的に増大する。実
際、高密度のデバイス論理端子を有する集積回路デバイ
ス・キャリアに対して、１つのエンジニアリング変更パ
ッドを各回路デバイス端子に供給するのに十分な広さは
キャリア上にない。
もあるが、いくつか欠点もある。例えば、必要なワイヤ
・ボンディングを収容するために、エンジニアリング変
更パッドは、基板によって担持された集積回路デバイス
端子と比べてかなり大きく、このためエンジニアリング
変更パッドは基板の最上面で多くの空間を占有する。集
積回路デバイスが小さくなるにつれ、より多くのデバイ
スが基板表面の所定の領域にマウントされる。こうなる
と、それに対応して、基板の所定の領域におけるデバイ
ス論理端子の数が増大する。さらなるデバイス端子には
さらなるエンジニアリング変更パッドが必要である。エ
ンジニアリング変更パッドの大きさがワイヤ・ボンディ
ングを収容するように強制されるにつれ、エンジニアリ
ング変更パッドに必要な全領域は劇的に増大する。実
際、高密度のデバイス論理端子を有する集積回路デバイ
ス・キャリアに対して、１つのエンジニアリング変更パ
ッドを各回路デバイス端子に供給するのに十分な広さは
キャリア上にない。
【０００８】
【発明が解決しようとする課題】本発明の目的は、多数
の集積回路デバイスを支持および相互接続するモジュー
ル基板におけるアクセス不可能な回路網を変更する新し
く改良された方法および構造を提供することにある。
の集積回路デバイスを支持および相互接続するモジュー
ル基板におけるアクセス不可能な回路網を変更する新し
く改良された方法および構造を提供することにある。
【０００９】本発明の他の目的は、エンジニアリング変
更パッドの数がキャリア上のデバイス論理端子の数より
少ない場合に、多数の集積回路デバイスのためのキャリ
アにおいて回路変更を行うエンジニアリング変更技術を
提供することにある。
更パッドの数がキャリア上のデバイス論理端子の数より
少ない場合に、多数の集積回路デバイスのためのキャリ
アにおいて回路変更を行うエンジニアリング変更技術を
提供することにある。
【００１０】本発明のさらに他の目的は、キャリア上の
複数のデバイス論理端子の各々と、キャリア上の複数の
エンジニアリング変更パッドの各々との間に固有の導電
路を与え、それによって、エンジニアリング変更パッド
の数がデバイス端子の数より少なくても、端子の任意の
サブセットの各々をエンジニアリング変更パッドのそれ
ぞれに接続できるようにすることにある。
複数のデバイス論理端子の各々と、キャリア上の複数の
エンジニアリング変更パッドの各々との間に固有の導電
路を与え、それによって、エンジニアリング変更パッド
の数がデバイス端子の数より少なくても、端子の任意の
サブセットの各々をエンジニアリング変更パッドのそれ
ぞれに接続できるようにすることにある。
【００１１】本発明のさらに他の目的は、集積回路デバ
イスに対して、従来の回路キャリアに比べてより多くの
接続とより少ない削除を実施してエンジニアリング変更
が行われるキャリアを提供することにある。
イスに対して、従来の回路キャリアに比べてより多くの
接続とより少ない削除を実施してエンジニアリング変更
が行われるキャリアを提供することにある。
【００１２】
【課題を解決するための手段】これらの目的は、上面を
有するモジュール基板と、基板の上面の複数の導電デバ
イス端子と、基板の上面の複数の導電エンジニアリング
変更パッドと、デバイス端子の任意のサブセットの各々
とエンジニアリング変更パッドの任意のサブセットの各
々との間の固有の電気的接続を形成するエンジニアリン
グ変更回路網とを有する、集積回路キャリアによって得
られる。好適には、エンジニアリング変更回路網は、複
数の接続パッドと、複数の第１，第２，および第３の導
電リード線またはワイヤとを有し、接続パッドの各々は
第１および第２の離間されたセクションを有する。
有するモジュール基板と、基板の上面の複数の導電デバ
イス端子と、基板の上面の複数の導電エンジニアリング
変更パッドと、デバイス端子の任意のサブセットの各々
とエンジニアリング変更パッドの任意のサブセットの各
々との間の固有の電気的接続を形成するエンジニアリン
グ変更回路網とを有する、集積回路キャリアによって得
られる。好適には、エンジニアリング変更回路網は、複
数の接続パッドと、複数の第１，第２，および第３の導
電リード線またはワイヤとを有し、接続パッドの各々は
第１および第２の離間されたセクションを有する。
【００１３】各デバイス端子は、第１のリード線の１つ
によってそれぞれの接続パッドの第１のセクションに接
続される。各接続パッドの第２のセクションは、第２の
リード線それぞれによってエンジニアリング変更パッド
の１つに接続され、第３のリード線のそれぞれによって
エンジニアリング変更パッドの他の１つに接続される。
各エンジニアリング変更パッドは主ボンディング領域と
多数の引入端子を有している。各エンジニアリング変更
パッドの各引入端子は、第２のリード線のそれぞれによ
って接続パッドの１つに接続され、第３のリード線のぞ
れぞれによって接続パッドの他の１つに接続される。こ
のエンジニアリング変更回路網は、デバイス端子より少
ないエンジニアリング変更パッドしか存在しないという
事実にもかかわらず、複数の隣接デバイス端子の各々を
エンジニアリング変更パッドのそれぞれに接続する多数
の導電路を形成するのに用いることができる。
によってそれぞれの接続パッドの第１のセクションに接
続される。各接続パッドの第２のセクションは、第２の
リード線それぞれによってエンジニアリング変更パッド
の１つに接続され、第３のリード線のそれぞれによって
エンジニアリング変更パッドの他の１つに接続される。
各エンジニアリング変更パッドは主ボンディング領域と
多数の引入端子を有している。各エンジニアリング変更
パッドの各引入端子は、第２のリード線のそれぞれによ
って接続パッドの１つに接続され、第３のリード線のぞ
れぞれによって接続パッドの他の１つに接続される。こ
のエンジニアリング変更回路網は、デバイス端子より少
ないエンジニアリング変更パッドしか存在しないという
事実にもかかわらず、複数の隣接デバイス端子の各々を
エンジニアリング変更パッドのそれぞれに接続する多数
の導電路を形成するのに用いることができる。
【００１４】
【実施例】図１は、その上に複数の集積回路デバイス１
２を取り付けたモジュール基板１０の一部を示し、その
各々の回りには、略図的に示した複数のエンジニアリン
グ変更回路網１４が存在する。これらのエンジニアリン
グ変更回路網１４は、ほぼ同じであり、１つの回路網の
一部が図２および図３において示される。この図では、
各回路網１４は、複数のエンジニアリング変更パッド１
６と、複数のリンクまたは接続パッド２０と、複数の第
１のリード線２２と、配線サブ回路網２４とを含み、こ
のサブ回路網は逆に複数の第２のリード線２６と複数の
第３のリード線３０を含む。５つのエンジニアリング変
更パッド１６−１，１６−２，１６−３，１６−４，お
よび１６−５を図２および図３に示す。図２では２０個
の接続パッドを示し、これらのうちの６つを２０−１〜
２０−６で示す。図２および図３には２０本の第１のリ
ード線，２０本の第２のリード線，および２０本の第３
のリード線を示す。第１のリード線のうち４本は２２−
１〜２２−４で示し、第２のリード線のうちの６本は２
６−１〜２６−６で示し、第３のリード線のうちの４本
は３０−１〜３０−４で示す。図２および図３は、集積
回路デバイス１２の１つの、複数のデバイス接触パッド
または端子３２を略図的に示し、これらのデバイス端子
のうちの４つは特に、３２−１〜３２−４で示す。
２を取り付けたモジュール基板１０の一部を示し、その
各々の回りには、略図的に示した複数のエンジニアリン
グ変更回路網１４が存在する。これらのエンジニアリン
グ変更回路網１４は、ほぼ同じであり、１つの回路網の
一部が図２および図３において示される。この図では、
各回路網１４は、複数のエンジニアリング変更パッド１
６と、複数のリンクまたは接続パッド２０と、複数の第
１のリード線２２と、配線サブ回路網２４とを含み、こ
のサブ回路網は逆に複数の第２のリード線２６と複数の
第３のリード線３０を含む。５つのエンジニアリング変
更パッド１６−１，１６−２，１６−３，１６−４，お
よび１６−５を図２および図３に示す。図２では２０個
の接続パッドを示し、これらのうちの６つを２０−１〜
２０−６で示す。図２および図３には２０本の第１のリ
ード線，２０本の第２のリード線，および２０本の第３
のリード線を示す。第１のリード線のうち４本は２２−
１〜２２−４で示し、第２のリード線のうちの６本は２
６−１〜２６−６で示し、第３のリード線のうちの４本
は３０−１〜３０−４で示す。図２および図３は、集積
回路デバイス１２の１つの、複数のデバイス接触パッド
または端子３２を略図的に示し、これらのデバイス端子
のうちの４つは特に、３２−１〜３２−４で示す。
【００１５】図１に示したように、各エンジニアリング
変更回路網は完全にそれぞれの回路デバイス１２の回り
に延在している。同様に、各回路網１４のエンジニアリ
ング変更パッド１６は４つの線形アレイで配置され、各
アレイは関連する回路デバイス１２の４つの側面に沿っ
ている。こうした特徴は本発明の実施には必要でない。
例えば、回路網１４を回路デバイス１２の２または３つ
の側面のみに延在させることができる。さらに好適に、
複数の犬骨状パッドが、その１つは図１に３４で示した
が、各回路デバイス１２および各回路網１４の周囲に延
在している。
変更回路網は完全にそれぞれの回路デバイス１２の回り
に延在している。同様に、各回路網１４のエンジニアリ
ング変更パッド１６は４つの線形アレイで配置され、各
アレイは関連する回路デバイス１２の４つの側面に沿っ
ている。こうした特徴は本発明の実施には必要でない。
例えば、回路網１４を回路デバイス１２の２または３つ
の側面のみに延在させることができる。さらに好適に、
複数の犬骨状パッドが、その１つは図１に３４で示した
が、各回路デバイス１２および各回路網１４の周囲に延
在している。
【００１６】特に図５を参照すると、ｙ方向に埋込まれ
た多数のエンジニアリング変更配線と、これらの埋込ま
れたエンジニアリング変更配線から基板の最上面まで延
在し犬骨状パッド３４に接続される多数のバイアとから
なる、内部回路網３６が基板１０に含まれる。回路網３
６は、犬骨状パッドおよび第２の集積回路デバイスの他
の犬骨状パッドにワイヤ・ボンディングされた接続パッ
ドに対する集積回路デバイスのデバイス端子間の相互接
続を完了する。
た多数のエンジニアリング変更配線と、これらの埋込ま
れたエンジニアリング変更配線から基板の最上面まで延
在し犬骨状パッド３４に接続される多数のバイアとから
なる、内部回路網３６が基板１０に含まれる。回路網３
６は、犬骨状パッドおよび第２の集積回路デバイスの他
の犬骨状パッドにワイヤ・ボンディングされた接続パッ
ドに対する集積回路デバイスのデバイス端子間の相互接
続を完了する。
【００１７】基板１０は代表的には多層セラミック基板
であり、例えば米国特許第４，２４５，２７３号明細書
に説明されている種類のものである。基板１０は複数の
積層セラミック・シートからなり、このシートはバイア
としての穴を形成するようにパンチされ、そこでは導電
金属配線パターンが埋込みエンジニアリング変更配線を
形成するように作られている。積層シート・アセンブリ
は連続して焼結され、単一の基板を形成する。キャリア
の形成に対して多くの適切な処理が、および集積回路デ
バイスに対して内部回路網が周知であるが、このような
処理はすべて基板１０および内部回路網３６を製造する
のに採用される。
であり、例えば米国特許第４，２４５，２７３号明細書
に説明されている種類のものである。基板１０は複数の
積層セラミック・シートからなり、このシートはバイア
としての穴を形成するようにパンチされ、そこでは導電
金属配線パターンが埋込みエンジニアリング変更配線を
形成するように作られている。積層シート・アセンブリ
は連続して焼結され、単一の基板を形成する。キャリア
の形成に対して多くの適切な処理が、および集積回路デ
バイスに対して内部回路網が周知であるが、このような
処理はすべて基板１０および内部回路網３６を製造する
のに採用される。
【００１８】基板１０上のエンジニアリング変更パッド
はほぼ同じであり、図６ではこのうちの１つのパッドだ
けを示し、詳細な説明を行う。各エンジニアリング変更
パッドは、主ボンディング領域またはセクションと、複
数の入力端子と、パッドの各入力端子を主ボンディング
領域に接続する個々の１本のリード線とを有している。
図６に示したエンジニアリング変更パッドの特定の実施
例において、各パッドは４つの入力端子と、４本の接続
リード線を有している。図６では、エンジニアリング・
パッドの主ボンディング領域は、エンジニアリング・パ
ッドと同じ番号ではあるがサフィックス“ａ”が付加さ
れた番号で識別される。また、エンジニアリング・パッ
ドの入力端子は、エンジニアリング・パッドと同じ番号
ではあるがサフィックス“ｂ”，“ｃ”，“ｄ”，
“ｅ”が付加された番号で識別される。同様に、図６の
エンジニアリング・パッドの接続リード線は、エンジニ
アリング・パッドと同じ番号ではあるがサフィックス
“ｊ”，“ｇ”，“ｈ”，“ｉ”が付加された番号で識
別される。このように例えば、リード線１６−３ｆは端
子１６−３ｂをボンディング領域１６−３ａに接続さ
れ、リード線１６−３ｈは端子１６−３ｄをボンディン
グ領域１６−３ａに接続される。
はほぼ同じであり、図６ではこのうちの１つのパッドだ
けを示し、詳細な説明を行う。各エンジニアリング変更
パッドは、主ボンディング領域またはセクションと、複
数の入力端子と、パッドの各入力端子を主ボンディング
領域に接続する個々の１本のリード線とを有している。
図６に示したエンジニアリング変更パッドの特定の実施
例において、各パッドは４つの入力端子と、４本の接続
リード線を有している。図６では、エンジニアリング・
パッドの主ボンディング領域は、エンジニアリング・パ
ッドと同じ番号ではあるがサフィックス“ａ”が付加さ
れた番号で識別される。また、エンジニアリング・パッ
ドの入力端子は、エンジニアリング・パッドと同じ番号
ではあるがサフィックス“ｂ”，“ｃ”，“ｄ”，
“ｅ”が付加された番号で識別される。同様に、図６の
エンジニアリング・パッドの接続リード線は、エンジニ
アリング・パッドと同じ番号ではあるがサフィックス
“ｊ”，“ｇ”，“ｈ”，“ｉ”が付加された番号で識
別される。このように例えば、リード線１６−３ｆは端
子１６−３ｂをボンディング領域１６−３ａに接続さ
れ、リード線１６−３ｈは端子１６−３ｄをボンディン
グ領域１６−３ａに接続される。
【００１９】各リンクパッド２０は第１，第２，および
第３のセクションを有し、それぞれのリード線はリンク
パッドの第３のセクションを第２のセクションに接続す
る。図６では、各リンクパッドの第１，第２，および第
３のセクションは、リンクパッドと同じ番号であるが、
サフィックス“ａ”，“ｂ”，“ｃ”がそれぞれ付加さ
れた番号で識別され、各リンクパッドの接続リード線
は、リンクパッドと同じ番号であるがサフィックス
“ｄ”が付加された番号で識別される。このように、例
えば、リード線２０−４ｄは、リンクパッド２０−４の
セクション２０−４ｃと２０−４ｂとを接続し、リード
線２０−１ｄは、リンクパッド２０−１のセクション２
０−１ｃと２０−１ｂとを接続する。各リンクパッドの
第１のセクションは、リンクパッドの第２のセクション
から離間されており、通常は電気的に接続されない。各
リンクパッドの第２および第３のセクションも離間され
るが、これら２つのパッドは通常、リンクパッドの接続
リード線によって電気的に接続される。
第３のセクションを有し、それぞれのリード線はリンク
パッドの第３のセクションを第２のセクションに接続す
る。図６では、各リンクパッドの第１，第２，および第
３のセクションは、リンクパッドと同じ番号であるが、
サフィックス“ａ”，“ｂ”，“ｃ”がそれぞれ付加さ
れた番号で識別され、各リンクパッドの接続リード線
は、リンクパッドと同じ番号であるがサフィックス
“ｄ”が付加された番号で識別される。このように、例
えば、リード線２０−４ｄは、リンクパッド２０−４の
セクション２０−４ｃと２０−４ｂとを接続し、リード
線２０−１ｄは、リンクパッド２０−１のセクション２
０−１ｃと２０−１ｂとを接続する。各リンクパッドの
第１のセクションは、リンクパッドの第２のセクション
から離間されており、通常は電気的に接続されない。各
リンクパッドの第２および第３のセクションも離間され
るが、これら２つのパッドは通常、リンクパッドの接続
リード線によって電気的に接続される。
【００２０】図２および図３に示したエンジニアリング
変更回路網１４のリンクパッドは、エンジニアリング変
更パッド１６とデバイス端子３２との間に配置されてい
る。さらに、各リンクパッド２０の第１のセクション
は、エンジニアリング変更パッドに向いたパッドの側に
あり、リンクパッドの第３のセクションは、デバイス端
子に向いたパッドの側にあり、リンクパッドの第２のセ
クションは、第１と第３のセクションの間にある。
変更回路網１４のリンクパッドは、エンジニアリング変
更パッド１６とデバイス端子３２との間に配置されてい
る。さらに、各リンクパッド２０の第１のセクション
は、エンジニアリング変更パッドに向いたパッドの側に
あり、リンクパッドの第３のセクションは、デバイス端
子に向いたパッドの側にあり、リンクパッドの第２のセ
クションは、第１と第３のセクションの間にある。
【００２１】デバイス端子３２の各々は、リンクパッド
２０の各々に接続され、特に第２のセクションは、回路
網１４の第１のリード線２２の１つによって接続され
る。例えば、図２を参照すると、デバイス端子３２−４
はリード線２２−４によってリンクパッド２０−４に接
続され、デバイス端子３２−２はリード線２２−２によ
ってリンクパッド２０−２に接続されている。さらに各
リンクパッド、特にその第１のセクションは、２つの隣
接エンジニアリング変更パッドの引入端子に、第２のリ
ード線２６のそれぞれと第３のリード線３０のそれぞれ
によって、接続される。各エンジニアリング変更パッド
引入端子は、２つのリンクパッド２０、特にその第１の
セクションに、第２のリード線のそれぞれおよび第３の
リード線のそれぞれによって、接続される。例えば、リ
ンクパッド２０−４の第１のセクションは、パッド１６
−３の１つの引入端子に、リード線２６−４によって接
続され、パッド１６−２の１つの引入端子に、リード線
３０−４によって接続され、リンクパッド２０−１の第
１のセクションは、エンジニアリング変更パッド１６−
４の１つの引入端子に、リード線２６−１によって接続
され、パッド１６−３の１つの引入端子にリード線３０
−１によって接続される。同様に、パッド１６−３の１
つの引入端子はリンクパッド２０−１に、リード線３０
−１によって接続され、リンクパッド２０−５にリード
線２６−５によって接続され、パッド１６−２の１つの
引入端子は、リンクパッド２０−３にリード線３０−３
によって接続され、リンクパッド２０−６にリード線２
６−６によって接続される。
２０の各々に接続され、特に第２のセクションは、回路
網１４の第１のリード線２２の１つによって接続され
る。例えば、図２を参照すると、デバイス端子３２−４
はリード線２２−４によってリンクパッド２０−４に接
続され、デバイス端子３２−２はリード線２２−２によ
ってリンクパッド２０−２に接続されている。さらに各
リンクパッド、特にその第１のセクションは、２つの隣
接エンジニアリング変更パッドの引入端子に、第２のリ
ード線２６のそれぞれと第３のリード線３０のそれぞれ
によって、接続される。各エンジニアリング変更パッド
引入端子は、２つのリンクパッド２０、特にその第１の
セクションに、第２のリード線のそれぞれおよび第３の
リード線のそれぞれによって、接続される。例えば、リ
ンクパッド２０−４の第１のセクションは、パッド１６
−３の１つの引入端子に、リード線２６−４によって接
続され、パッド１６−２の１つの引入端子に、リード線
３０−４によって接続され、リンクパッド２０−１の第
１のセクションは、エンジニアリング変更パッド１６−
４の１つの引入端子に、リード線２６−１によって接続
され、パッド１６−３の１つの引入端子にリード線３０
−１によって接続される。同様に、パッド１６−３の１
つの引入端子はリンクパッド２０−１に、リード線３０
−１によって接続され、リンクパッド２０−５にリード
線２６−５によって接続され、パッド１６−２の１つの
引入端子は、リンクパッド２０−３にリード線３０−３
によって接続され、リンクパッド２０−６にリード線２
６−６によって接続される。
【００２２】上述の配置に関して、各リンクパッドは直
接または間接に各回路網１４のエンジニアリング変更パ
ッドのすべてに接続され、固有の導電路を、回路網の各
リンクパッドとエンジニアリング変更パッドのそれぞれ
との間に形成する。さらに、各エンジニアリング変更パ
ッドは直接、エンジニアリング変更パッドの引入端子の
数の２倍に等しい数のリンクパッドに接続される。
接または間接に各回路網１４のエンジニアリング変更パ
ッドのすべてに接続され、固有の導電路を、回路網の各
リンクパッドとエンジニアリング変更パッドのそれぞれ
との間に形成する。さらに、各エンジニアリング変更パ
ッドは直接、エンジニアリング変更パッドの引入端子の
数の２倍に等しい数のリンクパッドに接続される。
【００２３】リード線２２，２６，および３０は、分離
された誘電体層を有する分離表面冶金層として形成さ
れ、これらのリード線は、基板１０の最上層において、
またはその組合せとして形成される。しかし、注目すべ
きは、エンジニアリング変更パッド１６と接続パッド２
０との間の領域で２セットのリード線２６と３０が互い
に交差するように、リード線２６はリード線３０から電
気的に絶縁または分離していることである。さらに、デ
バイス端子３２は好適にはんだ湿潤可能で、エンジニア
リング変更パッド１６はワイヤ・ボンディング可能であ
る。デバイス端子は、適切なはんだ接続、例えば米国特
許第３，４２９，０４０号明細書に開示したような接続
によって、集積回路デバイス１２の端子に接続される。
された誘電体層を有する分離表面冶金層として形成さ
れ、これらのリード線は、基板１０の最上層において、
またはその組合せとして形成される。しかし、注目すべ
きは、エンジニアリング変更パッド１６と接続パッド２
０との間の領域で２セットのリード線２６と３０が互い
に交差するように、リード線２６はリード線３０から電
気的に絶縁または分離していることである。さらに、デ
バイス端子３２は好適にはんだ湿潤可能で、エンジニア
リング変更パッド１６はワイヤ・ボンディング可能であ
る。デバイス端子は、適切なはんだ接続、例えば米国特
許第３，４２９，０４０号明細書に開示したような接続
によって、集積回路デバイス１２の端子に接続される。
【００２４】前述のように、エンジニアリング変更パッ
ドは、モジュール基板の回路を、その基板が製造された
後に変更することができるように与えられる。従来では
典型的に、各デバイス端子はそれぞれ１つのエンジニア
リング変更パッドに接続され、それによって、デバイス
端子接続の各々および全部に対して電気的アクセスが可
能になる。本発明の配置は、エンジニアリング変更パッ
ドの数がデバイス端子の数より少なく、かつ好適には大
幅に少ないけれど、実用上の全目的に対して同じ結果を
もたらす。この結果は、各エンジニアリング変更パッド
１６とデバイス端子３２との間での可能な導電路の多様
性からもたらされる。より具体的には、接続パッド２０
と、リード線２６，３０と、エンジニアリング変更パッ
ドの引入端子とは、デバイス端子よりエンジニアリング
変更パッドが少ない場合でも、それぞれのエンジニアリ
ング変更パッドの主ボンディング領域に、複数の隣接デ
バイス端子のそれぞれを接続する複数の回路を形成する
ように用いることができる。
ドは、モジュール基板の回路を、その基板が製造された
後に変更することができるように与えられる。従来では
典型的に、各デバイス端子はそれぞれ１つのエンジニア
リング変更パッドに接続され、それによって、デバイス
端子接続の各々および全部に対して電気的アクセスが可
能になる。本発明の配置は、エンジニアリング変更パッ
ドの数がデバイス端子の数より少なく、かつ好適には大
幅に少ないけれど、実用上の全目的に対して同じ結果を
もたらす。この結果は、各エンジニアリング変更パッド
１６とデバイス端子３２との間での可能な導電路の多様
性からもたらされる。より具体的には、接続パッド２０
と、リード線２６，３０と、エンジニアリング変更パッ
ドの引入端子とは、デバイス端子よりエンジニアリング
変更パッドが少ない場合でも、それぞれのエンジニアリ
ング変更パッドの主ボンディング領域に、複数の隣接デ
バイス端子のそれぞれを接続する複数の回路を形成する
ように用いることができる。
【００２５】本発明の動作および利点をより良く説明す
るために、特定の例を用いるが、その場合、４つの隣接
デバイス端子３２−１〜３２−４がそれぞれのエンジニ
アリング変更パッドに接続される。
るために、特定の例を用いるが、その場合、４つの隣接
デバイス端子３２−１〜３２−４がそれぞれのエンジニ
アリング変更パッドに接続される。
【００２６】図２，図３，および図７を参照すると、デ
バイス端子３２−１は、図７に示した接続パッド２０−
１の第１および第２のセクションの間の空隙を５０で示
すようにブリッジすることによってエンジニアリング変
更パッド１６−３に電気的に接続することができ、それ
によって、端子３２−１から変更パッド１６−３のボン
ディング領域１６−３ａまでの導電路を形成する。この
導電通路は、リード線２２−１と、接続パッド２０−１
の第１および第２のセクションと、リード線３０−１
と、変更パッド１６−３の端子１６−３ｃおよびリード
線１６−３ｇを含んでいる。典型的には、図７の５２に
示したように、変更パッド１６−３の他のリード線１６
−３ｆ，１６−３ｈ，１６−３ｉを破断するか切断し、
図５の５４に示したように、リード線２６−１および２
６−５は破断するか切断することで、デバイス端子３２
−１はエンジニアリング変更パッド１６−３のボンディ
ング領域に電気的に接続する唯一のデバイス端子である
ことを保証するのが好適である。同様に、図７の５６に
示したように、リード線２０−１ｄを破断するかまたは
切断し、デバイス端子３２−１に前もって接続された内
部回路網の接続パッド・セクション２０−１ｃに接続さ
れたバイアから、デバイス端子３２−１を分離すること
である。
バイス端子３２−１は、図７に示した接続パッド２０−
１の第１および第２のセクションの間の空隙を５０で示
すようにブリッジすることによってエンジニアリング変
更パッド１６−３に電気的に接続することができ、それ
によって、端子３２−１から変更パッド１６−３のボン
ディング領域１６−３ａまでの導電路を形成する。この
導電通路は、リード線２２−１と、接続パッド２０−１
の第１および第２のセクションと、リード線３０−１
と、変更パッド１６−３の端子１６−３ｃおよびリード
線１６−３ｇを含んでいる。典型的には、図７の５２に
示したように、変更パッド１６−３の他のリード線１６
−３ｆ，１６−３ｈ，１６−３ｉを破断するか切断し、
図５の５４に示したように、リード線２６−１および２
６−５は破断するか切断することで、デバイス端子３２
−１はエンジニアリング変更パッド１６−３のボンディ
ング領域に電気的に接続する唯一のデバイス端子である
ことを保証するのが好適である。同様に、図７の５６に
示したように、リード線２０−１ｄを破断するかまたは
切断し、デバイス端子３２−１に前もって接続された内
部回路網の接続パッド・セクション２０−１ｃに接続さ
れたバイアから、デバイス端子３２−１を分離すること
である。
【００２７】図２，図３，および図８では、デバイス端
子３２−２は図８の５８に示したように、接続パッド２
０−２の第１および第２のセクションの間の空隙をブリ
ッジすることによって、エンジニアリング変更パッド１
６−４に電気的に接続することができ、それによって端
子３２−２から変更パッド１６−４のボンディング領域
１６−４ａまで、導電路を形成することができる。この
導電路は、リード線２２−２と、接続パッド２０−２の
第１および第２のセクションと、リード線２６−１と、
変更パッド１６−４の端子１６−４ｂおよびリード線１
６−４ｆとを含んでいる。通常、図８の６０で示したよ
うに変更パッド１６−４の他のリード線１６−４ｇ，１
６−４ｈ，１６−４ｉを破断することで、それによって
デバイス端子３２−２がエンジニアリング変更パッド１
６−４の主ボンディング領域に電気的に接続する唯一の
デバイス端子であることを保証するのが好適である。同
様に、図８の６４に示したように、リード線２０−２ｄ
を破断し、前に接続された内部回路網の接続パッド・セ
クション２０−２ｃに接続されたバイアから端子３２−
２を分離することである。
子３２−２は図８の５８に示したように、接続パッド２
０−２の第１および第２のセクションの間の空隙をブリ
ッジすることによって、エンジニアリング変更パッド１
６−４に電気的に接続することができ、それによって端
子３２−２から変更パッド１６−４のボンディング領域
１６−４ａまで、導電路を形成することができる。この
導電路は、リード線２２−２と、接続パッド２０−２の
第１および第２のセクションと、リード線２６−１と、
変更パッド１６−４の端子１６−４ｂおよびリード線１
６−４ｆとを含んでいる。通常、図８の６０で示したよ
うに変更パッド１６−４の他のリード線１６−４ｇ，１
６−４ｈ，１６−４ｉを破断することで、それによって
デバイス端子３２−２がエンジニアリング変更パッド１
６−４の主ボンディング領域に電気的に接続する唯一の
デバイス端子であることを保証するのが好適である。同
様に、図８の６４に示したように、リード線２０−２ｄ
を破断し、前に接続された内部回路網の接続パッド・セ
クション２０−２ｃに接続されたバイアから端子３２−
２を分離することである。
【００２８】同様に、図２，図３，および図９を参照す
ると、デバイス端子３２−３は図９の６６に示したよう
に、接続パッド２０−３の第１および第２のセクション
の間の空隙をブリッジすることによって、エンジニアリ
ング変更パッド１６−２のボンディング領域に電気的に
接続することができ、こうして端子３２−３とエンジニ
アリング変更パッド１６−２のボンディング領域の間の
導電路を形成することができる。この導電路はリード線
２２−３と、接続パッド２０−３の第１および第２のセ
クションと，リード３０−３と、変更パッド１６−２の
端子１６−２ｅおよびリード線１６−２ｉとを含んでい
る。好適には、変更パッド１６−２のリード線１６−２
ｆ，１６−２ｇ，１６−２ｈと、リード線２６−３およ
び２６−７とをすべて破断して、デバイス端子３２−３
がエンジニアリング変更パッド１６−２の主ボンディン
グ領域に電気的に接続される唯一のデバイス端子である
ことが保証できる。さらに、好適には、図９の６８に示
したように、リード線２０−３ｄを破断し、前に接続さ
れた内部回路網の接続パッド・セクション２０−３ｃに
接続されたバイアからデバイス端子３２−３を分離す
る。
ると、デバイス端子３２−３は図９の６６に示したよう
に、接続パッド２０−３の第１および第２のセクション
の間の空隙をブリッジすることによって、エンジニアリ
ング変更パッド１６−２のボンディング領域に電気的に
接続することができ、こうして端子３２−３とエンジニ
アリング変更パッド１６−２のボンディング領域の間の
導電路を形成することができる。この導電路はリード線
２２−３と、接続パッド２０−３の第１および第２のセ
クションと，リード３０−３と、変更パッド１６−２の
端子１６−２ｅおよびリード線１６−２ｉとを含んでい
る。好適には、変更パッド１６−２のリード線１６−２
ｆ，１６−２ｇ，１６−２ｈと、リード線２６−３およ
び２６−７とをすべて破断して、デバイス端子３２−３
がエンジニアリング変更パッド１６−２の主ボンディン
グ領域に電気的に接続される唯一のデバイス端子である
ことが保証できる。さらに、好適には、図９の６８に示
したように、リード線２０−３ｄを破断し、前に接続さ
れた内部回路網の接続パッド・セクション２０−３ｃに
接続されたバイアからデバイス端子３２−３を分離す
る。
【００２９】図２，図３，および図１０を参照すると、
デバイス端子３２−４は、接続パッド２０−４の第１お
よび第２のセクションの間の空隙をブリッジすることに
より、エンジニアリング変更パッド１６−１に接続され
る。エンジニアリング変更パッド１６−２のリード線１
６−２ｈは、すでに破断されている。これは、デバイス
端子３２−４からエンジニアリング変更パッド１６−１
の主ボンディング領域までの回路を形成し、この変更パ
ッドは、リード線２２−４と、接続パッド２０−４の第
１および第２のセクションと、リード線３０−４と、エ
ンジニアリング変更パッド１６−２の引入端子１６−２
ｄと、リード線２６−２と、接続パッド・セクション２
０−５ａと、エンジニアリング変更パッド１６−１の端
子１６−１ｄおよびリード線１６−１ｈとを含んでい
る。好適には、図１０の７４に示したように、リード線
１６−１ｆ，１６−１ｇ，１６−１ｉをすべて破断し、
図１０の７６に示したように、リード線２６−４および
２６−８を破断すると、デバイス端子３２−４がエンジ
ニアリング変更パッド１６−１の主ボンディング領域に
電気的に接続する唯一のデバイス端子であることが保証
される。図１０の７８に示したように、リード線２０−
４ｄも破断すると、デバイス端子３２−４を、接続パッ
ド・セクション０−４ｃに接続するバイアから断線する
ことができる。
デバイス端子３２−４は、接続パッド２０−４の第１お
よび第２のセクションの間の空隙をブリッジすることに
より、エンジニアリング変更パッド１６−１に接続され
る。エンジニアリング変更パッド１６−２のリード線１
６−２ｈは、すでに破断されている。これは、デバイス
端子３２−４からエンジニアリング変更パッド１６−１
の主ボンディング領域までの回路を形成し、この変更パ
ッドは、リード線２２−４と、接続パッド２０−４の第
１および第２のセクションと、リード線３０−４と、エ
ンジニアリング変更パッド１６−２の引入端子１６−２
ｄと、リード線２６−２と、接続パッド・セクション２
０−５ａと、エンジニアリング変更パッド１６−１の端
子１６−１ｄおよびリード線１６−１ｈとを含んでい
る。好適には、図１０の７４に示したように、リード線
１６−１ｆ，１６−１ｇ，１６−１ｉをすべて破断し、
図１０の７６に示したように、リード線２６−４および
２６−８を破断すると、デバイス端子３２−４がエンジ
ニアリング変更パッド１６−１の主ボンディング領域に
電気的に接続する唯一のデバイス端子であることが保証
される。図１０の７８に示したように、リード線２０−
４ｄも破断すると、デバイス端子３２−４を、接続パッ
ド・セクション０−４ｃに接続するバイアから断線する
ことができる。
【００３０】図７の５０に示したように、接続パッド２
０の第１および第２のセクションを接続するのに、任意
の適切な手段を用いることができる。例えば、これらの
セクションは、はんだ接続によって電気的に接続するこ
とができる。同様に、任意の適切な手段または方法を、
図５の５２および５６に示したように、エンジニアリン
グ変更回路網１４のリード線を切断するのに用いること
ができる。例えば、レーザを用いて、これらの配線を所
望のままに切断することができる。さらに注目すべき
は、本発明の実施に際して、キャリア１０が製造される
とき、端子３２のそれぞれを直接、単一のリンクパッド
に接続する必要はないということである。例えば、キャ
リアが製造されるとき、端子３２のそれぞれは直接何に
も接続しないか、または任意の数のリンクパッド２０に
接続するかである。エンジニアリング変更を行うことが
所望されるとき、５０および５２が示す種類の結合また
は削除を行い、所望の端子３２を選ばれたリンクパッド
２０に接続することができる。
０の第１および第２のセクションを接続するのに、任意
の適切な手段を用いることができる。例えば、これらの
セクションは、はんだ接続によって電気的に接続するこ
とができる。同様に、任意の適切な手段または方法を、
図５の５２および５６に示したように、エンジニアリン
グ変更回路網１４のリード線を切断するのに用いること
ができる。例えば、レーザを用いて、これらの配線を所
望のままに切断することができる。さらに注目すべき
は、本発明の実施に際して、キャリア１０が製造される
とき、端子３２のそれぞれを直接、単一のリンクパッド
に接続する必要はないということである。例えば、キャ
リアが製造されるとき、端子３２のそれぞれは直接何に
も接続しないか、または任意の数のリンクパッド２０に
接続するかである。エンジニアリング変更を行うことが
所望されるとき、５０および５２が示す種類の結合また
は削除を行い、所望の端子３２を選ばれたリンクパッド
２０に接続することができる。
【００３１】当業者であれば分かるように、基板１０上
のデバイス端子すべてが、それぞれのエンジニアリング
変更パッドに接続できるわけではない。なぜなら、エン
ジニアリング変更パッドはデバイス端子より少ないから
である。しかし、どのようなモジュール回路において
も、すべてのデバイス端子が、エンジニアリング変更パ
ッドに接続されることが必要なわけではない。エンジニ
アリング変更パッドに接続する必要のあるデバイス端子
を無作為に選択するとすると、標準的な統計的分析は、
本発明の配置がほとんどすべての場合に必要な柔軟性を
与えることを示す。
のデバイス端子すべてが、それぞれのエンジニアリング
変更パッドに接続できるわけではない。なぜなら、エン
ジニアリング変更パッドはデバイス端子より少ないから
である。しかし、どのようなモジュール回路において
も、すべてのデバイス端子が、エンジニアリング変更パ
ッドに接続されることが必要なわけではない。エンジニ
アリング変更パッドに接続する必要のあるデバイス端子
を無作為に選択するとすると、標準的な統計的分析は、
本発明の配置がほとんどすべての場合に必要な柔軟性を
与えることを示す。
【００３２】例えば、６００個のデバイス端子を有する
回路デバイスにおいては、典型的に４０〜１００個のの
デバイス端子が、エンジニアリング変更パッドに接続す
るのに必要となる。４０，６０，８０，および１００個
のデバイス端子がエンジニアリング変更パッドを経て再
接続される必要がある、という個々の場合に対して、統
計的分析を行った。非常に多くのこのような端子の大グ
ループは配線が困難なので、エンジニアリング変更パッ
ドに接続するのに必要な、隣接デバイス端子の数を種々
に変えたグループの数は、特に興味深い。
回路デバイスにおいては、典型的に４０〜１００個のの
デバイス端子が、エンジニアリング変更パッドに接続す
るのに必要となる。４０，６０，８０，および１００個
のデバイス端子がエンジニアリング変更パッドを経て再
接続される必要がある、という個々の場合に対して、統
計的分析を行った。非常に多くのこのような端子の大グ
ループは配線が困難なので、エンジニアリング変更パッ
ドに接続するのに必要な、隣接デバイス端子の数を種々
に変えたグループの数は、特に興味深い。
【００３３】ｎ個の対象があるとき、ｍ個の対象を選ぶ
場合の数は、順序を無視すれば、標準数学表記
場合の数は、順序を無視すれば、標準数学表記
【数１】 を用いて、
【数２】 と表すことができる。
【００３４】もしｎが回路デバイス上のデバイス端子の
合計数で、ｍが再接続される必要のあるデバイス端子の
数であるなら、α個の隣接デバイス・パッドのグループ
の数ｒは、（αが２とｍの間の数であるとすると）
合計数で、ｍが再接続される必要のあるデバイス端子の
数であるなら、α個の隣接デバイス・パッドのグループ
の数ｒは、（αが２とｍの間の数であるとすると）
【数３】 である。全隣接の合計Ｓの一般的な形式は、
【数４】 である。
【００３５】興味ある別の要素は、存在し得る非隣接の
数である。非隣接は、エンジニアリング変更を必要とす
るデバイス端子が、エンジニアリング変更を必要としな
い２つのデバイス端子の間にあるとき生じる。例えば、
デバイス端子を１〜６００の番号を付すると（端子１は
端子６００に隣接するとして）、デバイス端子２がエン
ジニアリング変更を必要としデバイス端子１および３が
エンジニアリング変更を必要としないとき、非隣接が存
在する。別の非隣接は、デバイス端子４がエンジニアリ
ング変更を必要としデバイス端子５が必要としないとき
生じる。
数である。非隣接は、エンジニアリング変更を必要とす
るデバイス端子が、エンジニアリング変更を必要としな
い２つのデバイス端子の間にあるとき生じる。例えば、
デバイス端子を１〜６００の番号を付すると（端子１は
端子６００に隣接するとして）、デバイス端子２がエン
ジニアリング変更を必要としデバイス端子１および３が
エンジニアリング変更を必要としないとき、非隣接が存
在する。別の非隣接は、デバイス端子４がエンジニアリ
ング変更を必要としデバイス端子５が必要としないとき
生じる。
【００３６】さらに、ｎが回路上のデバイス端子の合計
数で、ｍがエンジニアリング変更パッドに接続される必
要のあるデバイス端子の数とすると、非隣接の数ｊは次
の規則によって与えられる。
数で、ｍがエンジニアリング変更パッドに接続される必
要のあるデバイス端子の数とすると、非隣接の数ｊは次
の規則によって与えられる。
【００３７】 ｉｆ ｍ ＞ ｎ／２，ｔｈｅｎ ｊ ＝ ０ ｉｆ ｍ ＝ ｎ／２，ｔｈｅｎ ｊ ＝ ２
【数５】 可能な全構成に関する非隣接の確率は、
【数６】 である。
【００３８】これを与えると、隣接グルーピングの確率
は、次のように計算される。
は、次のように計算される。
【００３９】 ｐ＝（ｒ／ｓ）・（１−ｑ） （５） 下の表１は、デバイス端子の合計数が６００のとき生じ
る種々の長さの隣接の確率を要約している。
る種々の長さの隣接の確率を要約している。
【００４０】 このように、すべての場合において、５つの隣接デバイ
ス端子のグループがすべてエンジニアリング変更を必要
とする確率は、実質、１％以下である。
ス端子のグループがすべてエンジニアリング変更を必要
とする確率は、実質、１％以下である。
【００４１】統計的分析の検証テストは次のように行わ
れた。合計３００回に対して、数１〜６００から数をア
トランダムに抽出した。これらの抽出の或る１００回そ
れぞれにおいて、４０個の数を抽出した。この抽出の第
２の１００回それぞれにおいて、６０個の数を抽出し、
最後の試行１００回それぞれにおいて、８０個を抽出し
た。抽出の各セットにおいて発生した０，２，３，４，
および５回の隣接の数は、表２に示す。さらに、数６０
０は数１に隣接するものとする。
れた。合計３００回に対して、数１〜６００から数をア
トランダムに抽出した。これらの抽出の或る１００回そ
れぞれにおいて、４０個の数を抽出した。この抽出の第
２の１００回それぞれにおいて、６０個の数を抽出し、
最後の試行１００回それぞれにおいて、８０個を抽出し
た。抽出の各セットにおいて発生した０，２，３，４，
および５回の隣接の数は、表２に示す。さらに、数６０
０は数１に隣接するものとする。
【００４２】 この研究は、２または３個の隣接が十分少ないなら、所
望の全デバイス端子が配線上の困難なくエンジニアリン
グ変更できることを示している。
望の全デバイス端子が配線上の困難なくエンジニアリン
グ変更できることを示している。
【００４３】表２は、ランダムに抽出された数４０の１
００セットにおいて、隣接数４のグループは１個だけが
抽出されたことを示している。この隣接それ自体は十分
分離されていて、４０個のデバイス端子を再接続する際
に困難がなくなることが予測され、この結果は表１と整
合する。表１は、４０個の隣接端子がエンジニアリング
変更される必要がある確率は０．３４％であることを示
している。ランダムに抽出された数６０の１００セット
において、隣接数４のグループは３個抽出された。しか
し、これは配線上の困難は何も与えない。
００セットにおいて、隣接数４のグループは１個だけが
抽出されたことを示している。この隣接それ自体は十分
分離されていて、４０個のデバイス端子を再接続する際
に困難がなくなることが予測され、この結果は表１と整
合する。表１は、４０個の隣接端子がエンジニアリング
変更される必要がある確率は０．３４％であることを示
している。ランダムに抽出された数６０の１００セット
において、隣接数４のグループは３個抽出された。しか
し、これは配線上の困難は何も与えない。
【００４４】ランダムに抽出された数８０の１００セッ
トにおいて、隣接数４のグループは１７個抽出され、隣
接数５のグループは５個抽出された。隣接数５の最も多
い場合でさえ、各デバイス端子は個々のエンジニアリン
グ変更パッドに、接続パッド２０およびリード線２６，
３０を用いることにより接続することができ、エンジニ
アリング変更パッドの引入端子はデバイス端子と種々の
エンジニアリング変更パッドとの間の適切な導電路を形
成する。各デバイス端子が個々のエンジニアリング変更
パッドに、接続パッド２０を経て接続することができな
いという極端にまれな場合においてさえ、リード線２６
および３０と、エンジニアリング変更パッドの引入端子
と、従来の、隣接エンジニアリング変更パッドに対する
ジャンパ・ストラップまたはワイヤとは、これを完成す
るのに用いることができる。配線規則は、デバイス端子
間の優先度を決定するように、またはそうでなければ各
デバイス端子が個々のエンジニアリング変更パッドに接
続されることを保証するように、公式化される。
トにおいて、隣接数４のグループは１７個抽出され、隣
接数５のグループは５個抽出された。隣接数５の最も多
い場合でさえ、各デバイス端子は個々のエンジニアリン
グ変更パッドに、接続パッド２０およびリード線２６，
３０を用いることにより接続することができ、エンジニ
アリング変更パッドの引入端子はデバイス端子と種々の
エンジニアリング変更パッドとの間の適切な導電路を形
成する。各デバイス端子が個々のエンジニアリング変更
パッドに、接続パッド２０を経て接続することができな
いという極端にまれな場合においてさえ、リード線２６
および３０と、エンジニアリング変更パッドの引入端子
と、従来の、隣接エンジニアリング変更パッドに対する
ジャンパ・ストラップまたはワイヤとは、これを完成す
るのに用いることができる。配線規則は、デバイス端子
間の優先度を決定するように、またはそうでなければ各
デバイス端子が個々のエンジニアリング変更パッドに接
続されることを保証するように、公式化される。
【００４５】
【発明の効果】本発明は、多数の集積回路デバイスを支
持および相互接続するモジュール基板におけるアクセス
不可能な回路網を変更する新しく改良された方法および
構造を提供することができる。
持および相互接続するモジュール基板におけるアクセス
不可能な回路網を変更する新しく改良された方法および
構造を提供することができる。
【図１】本発明による集積回路デバイスのためのモジュ
ール・キャリアを上から見た平面図である。
ール・キャリアを上から見た平面図である。
【図２】図１のＡ部を拡大した拡大図で、複数のエンジ
ニアリング変更パッドと、複数のデバイス端子と、エン
ジニアリング変更パッドとデバイス端子を相互接続する
回路網とを示す図である。
ニアリング変更パッドと、複数のデバイス端子と、エン
ジニアリング変更パッドとデバイス端子を相互接続する
回路網とを示す図である。
【図３】図１のＡ部を拡大した拡大図で、多数のエンジ
ニアリング変更パッドと、多数のデバイス端子と、エン
ジニアリング変更パッドとデバイス端子を相互接続する
回路網を示す図である。
ニアリング変更パッドと、多数のデバイス端子と、エン
ジニアリング変更パッドとデバイス端子を相互接続する
回路網を示す図である。
【図４】図２と図３の配置関係を示す図である。
【図５】図１のキャリアに埋込まれたエンジニアリング
変更配線を示す略斜視図である。
変更配線を示す略斜視図である。
【図６】図２および図３の一部をさらに拡大した拡大図
である。
である。
【図７】４つの隣接デバイス端子のそれぞれをエンジニ
アリング変更パッドのそれぞれに接続するために、どの
ように種々の導電路が形成されるかを示す図である。
アリング変更パッドのそれぞれに接続するために、どの
ように種々の導電路が形成されるかを示す図である。
【図８】４つの隣接デバイス端子のそれぞれをエンジニ
アリング変更パッドのそれぞれに接続するために、どの
ように種々の導電路が形成されるかを示す図である。
アリング変更パッドのそれぞれに接続するために、どの
ように種々の導電路が形成されるかを示す図である。
【図９】４つの隣接デバイス端子のそれぞれをエンジニ
アリング変更パッドのそれぞれに接続するために、どの
ように種々の導電路が形成されるかを示す図である。
アリング変更パッドのそれぞれに接続するために、どの
ように種々の導電路が形成されるかを示す図である。
【図１０】４つの隣接デバイス端子のそれぞれをエンジ
ニアリング変更パッドのそれぞれに接続するために、ど
のように種々の導電路が形成されるかを示す図である。
ニアリング変更パッドのそれぞれに接続するために、ど
のように種々の導電路が形成されるかを示す図である。
１０ モジュール基板 １２ 集積回路デバイス １４ エンジニアリング変更回路網 １６ エンジニアリング変更パッド ２０ 接続パッド ２２，２６，３０ リード線 ２４ 配線サブ回路網 ３２ デバイス接触パッドまたは端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ティモシー・リー・ディンガー アメリカ合衆国 ニューヨーク州 クロト ン−オン−ハドソン ノース ハイランド プレイス 110 (72)発明者 デビッド・ポウル・ラポティン アメリカ合衆国 ニューヨーク州 カーメ ル メドウ ロード ２ (72)発明者 ウォルター・ヴァレライアン・ヴィルケリ ス アメリカ合衆国 ニューヨーク州 ポウキ ープシー メドウビュー ドライブ ８
Claims (11)
- 【請求項１】第１の複数の導電コンタクト部と、前記第
１の導電コンタクト部の数よりも少ない数の、第２の複
数の導電コンタクト部と、を有する基板と、 前記第１の複数のコンタクト部の内の選択された前記コ
ンタクト部のサブセットの各要素から、前記第２の複数
のコンタクト部の内の前記コンタクト部の１つまで、固
有の電気的接続を与える手段と、を備える配線構造。 - 【請求項２】前記サブセットは、多くとも前記第２の複
数のコンタクト部内の要素の数に等しい要素の数を有す
る、請求項１記載の配線構造。 - 【請求項３】前記固有の電気的接続を与える手段は、 前記第１の複数のコンタクト部内のコンタクト部の数に
等しいコンタクト部の数を有する第３の複数の導電コン
タクト部と、 それぞれが、前記第１の複数のコンタクト部の１つを前
記第３の複数のコンタクト部のそれぞれに接続する第１
の複数の導電リード線と、 前記第３の複数のコンタクト部のそれぞれと、前記第２
の複数のコンタクト部のそれぞれとの間に、固有の電気
的接続を与えるワイヤ・アセンブリとを有することを特
徴とする、請求項２記載の配線構造。 - 【請求項４】上面を有するモジュール基板と、 前記基板の上面上の第１の複数の導電コンタクト部と、 前記基板の上面上の第２の複数の導電コンタクト部の複
数と、 前記第１のコンタクト部の任意のサブセットのそれぞれ
と、前記第２のコンタクト部の任意のサブセットのそれ
ぞれとの間の、固有の電気的接続を形成するエンジニア
リング変更回路網と、を備える集積回路キャリア。 - 【請求項５】前記エンジニアリング変更回路網は、 それぞれが、第１および第２の離間されたセクションを
含む前記基板の上面上の第３の複数の導電コンタクト部
と、 それぞれが、前記第１のコンタクト部の１つと、前記第
３のコンタクト部のそれぞれの第１のセクションとを接
続する第１の複数の導電リード線と、 前記第３のコンタクト部のそれぞれの第２のセクション
と、前記第２のコンタクト部のそれぞれとの間の、固有
の電気的接続を形成するワイヤ・アセンブリとを有する
ことを特徴とする、請求項４記載の集積回路キャリア。 - 【請求項６】前記第２のコンタクト部のそれぞれは、 ｉ）ワイヤ・ボンディング領域と、 ｉｉ）複数の引入端子と、 ｉｉｉ）第２の複数の導電リード線とを有し、前記引入
端子のそれぞれは、前記第２の導電リード線のそれぞれ
によって前記ワイヤ・ボンディング領域に電気的に接続
され、 前記ワイヤ・アセンブリは、第３の複数の導電リード線
と第４の複数の導電リード線とを有し、 第３のコンタクト部のそれぞれの前記第２のセクション
は、前記第２のコンタクト部の１つに、前記第３の導電
リード線のそれぞれによって接続され、前記第２のコン
タクト部の他のものに、前記第４の導電リード線のそれ
ぞれによって接続され、 各引入端子は、前記第３のコンタクト部の１つの前記第
２のセクションに、前記第３の導電リード線のそれぞれ
によって接続され、前記第３のコンタクト部の他のもの
の前記第２のセクションに、前記第４の導電リード線の
それぞれによって接続される、請求項５記載の集積回路
キャリア。 - 【請求項７】第１の複数の導電デバイス端子と、前記第
１の導電デバイス端子の数よりも少ない数の第２の複数
の導電エンジニアリング変更パッドとを有する電子モジ
ュールの回路構成を変更する方法において、 ａ）各デバイス端子を中間コンタクト部のそれぞれに電
気的に接続するステップと、 ｂ）デバイス端子の任意のサブセットのそれぞれに対し
て、デバイス端子の前記任意のサブセットに接続された
前記中間コンタクト部のそれぞれを、前記エンジニアリ
ング変更パッドのそれぞれに電気的に接続するステップ
と、を含む電子モジュールの回路構成を変更する方法。 - 【請求項８】前記中間コンタクト部のそれぞれは、第１
および第２の離間されたセクションを有し、前記電気的
接続ステップｂ）は、デバイス端子の前記任意のサブセ
ットに接続される前記中間コンタクト部のそれぞれの前
記第１および第２のセクションを一緒に電気的に接続す
るステップを含む、請求項７記載の電子モジュールの回
路構成を変更する方法。 - 【請求項９】前記電子モジュールはさらに、前記エンジ
ニアリング変更パッドの２つに、中間コンタクト部それ
ぞれの前記第２のセクションを電気的に接続する第１の
複数の接続リード線を有する、請求項８記載の電子モジ
ュールの回路構成を変更する方法。 - 【請求項１０】エンジニアリング変更パッドのそれぞれ
は、主ボンディング領域と、複数の引入端子と、第２の
複数の導電リード線とを有し、エンジニアリング変更パ
ッドのそれぞれの引入端子のそれぞれは、前記エンジニ
アリング変更パッドの前記第２の導電リード線のそれぞ
れによって、前記主ボンディング領域に接続され、前記
ステップａ）は、 前記デバイス端子の任意のサブセットのそれぞれに対
し、 ｉ）前記デバイス端子を、前記エンジニアリング変更パ
ッドの前記引入端子の１つに電気的に接続し、 ｉｉ）前記１つのエンジニアリング変更パッドの他の引
入端子のそれぞれに対して、前記引入端子を前記エンジ
ニアリング変更パッドの前記主ボンディング領域に接続
する前記第２の導電リード線を切断し、前記主ボンディ
ング領域を、前記１つの引入端子を除いたすべてから電
気的に分離させる、請求項９記載の電子モジュールの回
路構成を変更する方法。 - 【請求項１１】前記電子モジュールはさらに、内部エン
ジニアリング変更回路網を有し、前記ステップｂ）は、
前記デバイス端子の前記任意のサブセットから選ばれた
もののそれぞれを、前記複数のデバイス端子の他のもの
に、前記内部エンジニアリング変更回路網によって、電
気的に接続するステップを含む、請求項７記載の電子モ
ジュールの回路構成を変更する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US638305 | 1991-01-07 | ||
| US07/638,305 US5155577A (en) | 1991-01-07 | 1991-01-07 | Integrated circuit carriers and a method for making engineering changes in said carriers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06302759A true JPH06302759A (ja) | 1994-10-28 |
| JPH0770673B2 JPH0770673B2 (ja) | 1995-07-31 |
Family
ID=24559488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3348394A Expired - Lifetime JPH0770673B2 (ja) | 1991-01-07 | 1991-12-05 | 集積回路キャリア |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5155577A (ja) |
| JP (1) | JPH0770673B2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5220490A (en) * | 1990-10-25 | 1993-06-15 | Microelectronics And Computer Technology Corporation | Substrate interconnect allowing personalization using spot surface links |
| US5308926A (en) * | 1992-12-08 | 1994-05-03 | Premisys Communications, Inc. | Compact isolating backplane for routing electronic signals |
| US5813881A (en) * | 1994-02-08 | 1998-09-29 | Prolinx Labs Corporation | Programmable cable and cable adapter using fuses and antifuses |
| US5917229A (en) | 1994-02-08 | 1999-06-29 | Prolinx Labs Corporation | Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect |
| US5834824A (en) | 1994-02-08 | 1998-11-10 | Prolinx Labs Corporation | Use of conductive particles in a nonconductive body as an integrated circuit antifuse |
| US5726482A (en) | 1994-02-08 | 1998-03-10 | Prolinx Labs Corporation | Device-under-test card for a burn-in board |
| US5572409A (en) * | 1994-02-08 | 1996-11-05 | Prolinx Labs Corporation | Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board |
| US5808351A (en) | 1994-02-08 | 1998-09-15 | Prolinx Labs Corporation | Programmable/reprogramable structure using fuses and antifuses |
| US5537108A (en) * | 1994-02-08 | 1996-07-16 | Prolinx Labs Corporation | Method and structure for programming fuses |
| US5834705A (en) * | 1994-03-04 | 1998-11-10 | Silicon Graphics, Inc. | Arrangement for modifying eletrical printed circuit boards |
| US5962815A (en) | 1995-01-18 | 1999-10-05 | Prolinx Labs Corporation | Antifuse interconnect between two conducting layers of a printed circuit board |
| US5906042A (en) | 1995-10-04 | 1999-05-25 | Prolinx Labs Corporation | Method and structure to interconnect traces of two conductive layers in a printed circuit board |
| US5767575A (en) | 1995-10-17 | 1998-06-16 | Prolinx Labs Corporation | Ball grid array structure and method for packaging an integrated circuit chip |
| US5872338A (en) | 1996-04-10 | 1999-02-16 | Prolinx Labs Corporation | Multilayer board having insulating isolation rings |
| US6307162B1 (en) | 1996-12-09 | 2001-10-23 | International Business Machines Corporation | Integrated circuit wiring |
| US6034427A (en) | 1998-01-28 | 2000-03-07 | Prolinx Labs Corporation | Ball grid array structure and method for packaging an integrated circuit chip |
| US6373143B1 (en) * | 1998-09-24 | 2002-04-16 | International Business Machines Corporation | Integrated circuit having wirebond pads suitable for probing |
| US6310398B1 (en) | 1998-12-03 | 2001-10-30 | Walter M. Katz | Routable high-density interfaces for integrated circuit devices |
| US6713686B2 (en) | 2002-01-18 | 2004-03-30 | International Business Machines Corporation | Apparatus and method for repairing electronic packages |
| US7815076B2 (en) * | 2002-04-26 | 2010-10-19 | Gotohti.Com Inc. | Vacuum released valve |
| EP1506568B1 (en) * | 2002-04-29 | 2016-06-01 | Samsung Electronics Co., Ltd. | Direct-connect signaling system |
| US7750446B2 (en) | 2002-04-29 | 2010-07-06 | Interconnect Portfolio Llc | IC package structures having separate circuit interconnection structures and assemblies constructed thereof |
| US6891272B1 (en) | 2002-07-31 | 2005-05-10 | Silicon Pipe, Inc. | Multi-path via interconnection structures and methods for manufacturing the same |
| US7014472B2 (en) * | 2003-01-13 | 2006-03-21 | Siliconpipe, Inc. | System for making high-speed connections to board-mounted modules |
| JP4508947B2 (ja) * | 2005-05-30 | 2010-07-21 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の自動設計方法および自動設計装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58127357A (ja) * | 1981-12-31 | 1983-07-29 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 集積回路チツプ・モジユ−ル |
| JPS617657A (ja) * | 1984-06-22 | 1986-01-14 | Toshiba Corp | マルチチツプパツケ−ジ |
| JPS63107056A (ja) * | 1986-10-15 | 1988-05-12 | Hitachi Ltd | 多層配線基板 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4254445A (en) * | 1979-05-07 | 1981-03-03 | International Business Machines Corporation | Discretionary fly wire chip interconnection |
| US4245273A (en) * | 1979-06-29 | 1981-01-13 | International Business Machines Corporation | Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices |
| US4322778A (en) * | 1980-01-25 | 1982-03-30 | International Business Machines Corp. | High performance semiconductor package assembly |
| US4549200A (en) * | 1982-07-08 | 1985-10-22 | International Business Machines Corporation | Repairable multi-level overlay system for semiconductor device |
| US4631100A (en) * | 1983-01-10 | 1986-12-23 | Pellegrino Peter P | Method and apparatus for mass producing printed circuit boards |
| FR2567709B1 (fr) * | 1984-07-11 | 1990-11-09 | Nec Corp | Ensemble a paillette comprenant un substrat de cablage multi-couche |
| JPS6288346A (ja) * | 1985-10-15 | 1987-04-22 | Hitachi Ltd | 多層配線基板 |
| US4652974A (en) * | 1985-10-28 | 1987-03-24 | International Business Machines Corporation | Method and structure for effecting engineering changes in a multiple device module package |
| JPS62136098A (ja) * | 1985-12-09 | 1987-06-19 | 富士通株式会社 | 高密度配線基板 |
| US4720915A (en) * | 1986-03-25 | 1988-01-26 | True Grid, Ltd. | Printed circuit board and process for its manufacture |
-
1991
- 1991-01-07 US US07/638,305 patent/US5155577A/en not_active Expired - Fee Related
- 1991-12-05 JP JP3348394A patent/JPH0770673B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58127357A (ja) * | 1981-12-31 | 1983-07-29 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 集積回路チツプ・モジユ−ル |
| JPS617657A (ja) * | 1984-06-22 | 1986-01-14 | Toshiba Corp | マルチチツプパツケ−ジ |
| JPS63107056A (ja) * | 1986-10-15 | 1988-05-12 | Hitachi Ltd | 多層配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5155577A (en) | 1992-10-13 |
| JPH0770673B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06302759A (ja) | 集積回路キャリアおよびその回路構成変更方法 | |
| US4489364A (en) | Chip carrier with embedded engineering change lines with severable periodically spaced bridging connectors on the chip supporting surface | |
| EP0220503B1 (en) | Method and structure for effecting engineering changes in a multiple device module package | |
| EP0530185B1 (en) | Electronics system with direct write engineering change capability | |
| US5177594A (en) | Semiconductor chip interposer module with engineering change wiring and distributed decoupling capacitance | |
| US5283107A (en) | Modular multilayer interwiring structure | |
| EP0018489A2 (en) | A module for an array of integrated circuit chips, accomodating discretionary fly wire connections | |
| JPH05218287A (ja) | コンピュータシステム内への機能的サブシステム形成方法 | |
| US5077451A (en) | Custom tooled printed circuit board | |
| EP0400332B1 (en) | Thin film multilayer laminate interconnection board assembly method | |
| US5055973A (en) | Custom tooled printed circuit board | |
| US4906987A (en) | Printed circuit board system and method | |
| EP0536075B1 (en) | Direct distribution repair and engineering change system | |
| US3555364A (en) | Microelectronic modules and assemblies | |
| US20020170901A1 (en) | Equipotential fault tolerant integrated circuit heater | |
| JPS62130588A (ja) | プリント回路の結線パタ−ン構造及びその経路指示方法 | |
| US4868980A (en) | Method of designing and manufacturing circuits using universal circuit board | |
| US4791722A (en) | Method of designing and manufacturing circuits using universal circuit board | |
| US3491197A (en) | Universal printed circuit board | |
| US5669136A (en) | Method of making high input/output density MLC flat pack | |
| EP0268111A2 (en) | Interposer chip technique for making engineering changes between interconnected semiconductor chips | |
| EP0116927B1 (en) | An interconnection change pad for use on a ceramic substrate receiving integrated circuit chips | |
| NZ205167A (en) | Flexible printed circuit:folded into stacked array | |
| WO2003049183A2 (en) | Optimum power and ground bump pad and bump patterns for flip chip packaging | |
| JPS58137294A (ja) | 電気的相互接続パツケ−ジの製造方法 |