JPS58122763A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPS58122763A
JPS58122763A JP57004731A JP473182A JPS58122763A JP S58122763 A JPS58122763 A JP S58122763A JP 57004731 A JP57004731 A JP 57004731A JP 473182 A JP473182 A JP 473182A JP S58122763 A JPS58122763 A JP S58122763A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
resin
wire
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57004731A
Other languages
English (en)
Inventor
Takeyumi Abe
阿部　剛弓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57004731A priority Critical patent/JPS58122763A/ja
Publication of JPS58122763A publication Critical patent/JPS58122763A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 この発明は、半導体装置の為集積化に対応で自る樹脂封
止蓋半導体装置く関する。
発明の技術的背景とその問題点 従来、樹脂新正型の半導体装置は第１図（１）〜（ｃ）
に示すように構成されている。（＆）図線その斜視図、
伽）図はチップ搭載部付近の拡大平面図、（ｅ）図は←
）図のＡ−Ａ線に沿った断面構成図である・図において
、１１はモールド樹脂、１２はリードフレーム、１３は
？ンディ／グワイヤ、１４はチッ７’１２４ｍはチッｆ
（Ｄ電極である。
上述し九樹脂封止型の半導体装置におけるリードフレー
ム１２は、金−条または板を抜き形成（ケンカルエツチ
ングあるいは！レス抜き加工）し丸ものを用い、チッｆ
１ａを搭載後チッｆｌ　４ｔ）各電極１４ａとり−ｒｙ
レー五１１０インナーリード部をＩンディ／グワイヤ１
３で一ンｆインダして配線を行なった後、モールド樹脂
１１で封止している。
ところで、近年の集積回路装置にお叶る大規模化、高集
積化は着しく、これに伴ないチッゾＯ電４［鋏が増加し
、現在電極数が１００ピンを趨え２００ビンに近いもの
も製造されている。
こＯような多数の電極を有する半導体装置においては、
リード７レーム１２のインナーリード部を形成する場合
、上述した抜き形成ではその抜書＠が板厚と同Ｓ度以下
にできない技術的な限界がある。多数の電極に対応させ
るために板厚を簿く形成すれ°ば抜き幅ａｔ−狭くでき
るが、す７ビ７レームの強度低下、あるいは装置のリー
ド強度等の点からこれにも限界がある。また、インナー
リードＯ先端はＩンデインダが可能な幅すが必要である
。
し九がって、微細加工技術の発展によ）ビン数が増え丸
場合ヤテツ／が小蓋化した場合には、インナー９−１’
０内方の先端に所定０幅を持たせる丸めに、この先端と
チツＩＯ外形との距離を大会くする必要があ〉あｔ）近
づけられない丸め、−ンデインダワイヤのワイヤ長Ｉが
長くなる傾向にある。このようにワイヤが長くなると、
樹脂モールド時Ｏ樹脂射出圧力によ〕がンデイングワイ
ヤＯ変形を生じ易くなり、＜ｂ＞図に破線で示すように
ワイヤＯ変ＳＫよって隣接するワイヤ同志が接触し、短
絡によみ不良が発生する欠点がある。
発明の目的 ζＯ発＠ＦＲ上記のような事情を−みてなされ臘の亭導
体装置にシいて、封止時におけｂ樹脂の射出圧力による
ボンディングワイヤの変形で生じる短絡を防止できる樹
脂封止厘牛導体装置を提供することである。
発明の概要 すなわち、この発明においては、リードフレームＯイン
ナーリードの先端部に％−ンデインダ可能な電気導体を
配線形成した・配線板体を接合して設けたもので、上記
配線板体の電気導体とチツｆＯｌ極とを一７デイングす
ることＫよｊ）ｚｙｙイングワイヤの長さを短かくして
短絡による不良を防止するものである。このような構成
によれば、絶縁基板上に導体層を形成するので、リード
フレームの板厚よ）はるかに薄くすることができ、リー
ドフレーム１１．１２゜・・・間の関隔畠を狭くできる
。したがって、？ンデイ／グワイヤの長さ！を短かくで
きるので、ワイヤの接触による短絡を防止で龜る。
発明の実施例 以下、この発明の一実施例について図面を参照して１１
１Ｈす為、第２図（ａ）、伽）はその構成を示すもので
、（ａ）図はチツｆ搭載部付近Ｏ拡大平面図、ｏｌＩ）
図は断面構成図である。この発ｌｌＩにおいてはａｔ図
の構成に加えて、リードフレーム・ＩＩＫおけるインナ
ーリードの内側で一ンデインダＷｔＯ裏画に、絶縁基板
１１ｍ上にワイヤーンデインダが可能な電気導体ｊｌｂ
で配線を施し九配線板体Ｌ１を設けたもＯである０図に
おいて、第１図と同一構成部は同じ符号を付してその説
明は省略する。上記配線複体１１０配線は、例えばケミ
カルエツチング、スクリーン印刷あるいはメッキ等によ
〕ノ譬ター／形成したもので、この配線部を導電性接着
剤を用いてリードフレームＪＪＫｌ１合する。上記配線
板体Ｌ１の絶縁基体ＩＪａは、有機（例えばＩラス・エ
ポキシ、Ｉリイζド等）あるいは無機（セライック、ｆ
ラス等）Ｏ材料を充当し、チップ電極１４畠とワイヤー
ンデインダで接続して成る。
このような構成によれば、がンデイングワイヤのワイヤ
長ｌを短かくできるので、ワイヤの接触による短絡を防
止できる。
真体的な実施例で説明すると、ピン数が６０゜リードフ
レーム板厚が０．２露、チップサイズが口 ３、０−の樹脂封止臘半導体装置において、従来方式で
杜、リードフレームとリードフレームと０１１１”０．
２１１ｍ％　　リードフレームの一ンデイング部Ｏ＠ｂ
−０，２■でワイヤ長ｊ−２，５■となｐ１ワイヤの短
絡による不良発生率が１．２−程度で６つ九〇に対し、
がラスーエＩキシグリント板を襞合し九場合は、ａｍｏ
、１ｍ、ｂ＝０．２ｍ、ｊｍｌ、５＠１１であり、不良
発生率はほぼ０−に減少することができた。
第３因は、この発明の他の実施例を示す断面構成図で、
この・譬ツケージにおいては、上記第２ＦＩＪ伽）の配
線板体υに換えて枠状の絶縁基板１ｇ＊ｌｌＣＮンデイ
ング可能な電気一体Ｊｉｂで配線を施した枠状の配線板
体Ｌ１を設けたものである。このような構成においても
上記！ｉＩ施例とｆｉ１１様な効果が得られる。
第４図は、更にこの発明の他の実施例を示す断面構成図
で、この／譬ツケージにおいては、上記第２図（ｂ）の
配線板体１１１１Ｃ５１４えて、枠状の絶縁１１ｉｌｒ
＆に裏表両面ｔ＆ンｒイング可能な電気導体１ｙｂ、１
ｙｂで配線を施し、その両面の配線をスルーホール１１
を介してＪｌ続し丸棒状の配線板体ＩＦを設けたもので
ある。このような構成においても上記実施例と同様な効
果が得られるのはもちろんである。
発明の効果 以上ＩｉＩ！明したようにこの発１１１によれば、Ｉン
デイングワイヤの距離を短かくできるので、封止時の樹
脂の射出圧力による一ノデインダワイヤ相互の接触によ
る短絡を防止できる樹脂封止型半導体装置が得られる。
【図面の簡単な説明】
第１図（＆）〜（４Ｉ）はそれそれ従来の樹脂封止型半
導体装置のＩ４視図、チツｆ搭載部の拡大平面図、およ
び断面構成図、第２図（ａ）　、　（ｂ）はそれぞれこ
Ｏｌｉ明の一実施例に係る樹脂封止型半導体装置のチツ
ｆ％載部の拡大平面図および断面構成図、第３図、ＪＩ
Ｋ４図はζの発明の他の実施例を示す断面構成図である
。 １１・・・モールド樹脂、１２・・・リードフレーム、
１１・・・一ンデイングワイヤ、１４・・・チッグ、１
１、１互，Ｌヱ・・・配線板体。 出願人代理人　　弁理士　鈴　江　武　誹第１図 第２図 １ｉ３図

Claims (1)

    【特許請求の範囲】
  1. ・臂ターン形成され九チッｌを樹脂脚のノ譬ツヶージに
    封止する半導体装置において、チップ搭載部とリードフ
    レームとの関に絶緻基板に配線が施され九配線板体を介
    在し、リード７レーふと上記配線板体の配線とを接続す
    るとともに１チツグと配線板体とをゲンディンダによｎ
    ｉｕ！して上記リードツレ−ふとチップ間の配線を構成
    し九ことを特徴とする樹脂衡止型半導体装置。
JP57004731A 1982-01-14 1982-01-14 樹脂封止型半導体装置 Pending JPS58122763A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57004731A JPS58122763A (ja) 1982-01-14 1982-01-14 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57004731A JPS58122763A (ja) 1982-01-14 1982-01-14 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPS58122763A true JPS58122763A (ja) 1983-07-21

Family

ID=11592042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57004731A Pending JPS58122763A (ja) 1982-01-14 1982-01-14 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPS58122763A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6092832U (ja) * 1983-11-30 1985-06-25 関西日本電気株式会社 混成集積回路装置
JPS6236535U (ja) * 1985-08-21 1987-03-04
JPS62232948A (ja) * 1986-04-03 1987-10-13 Sumitomo Metal Mining Co Ltd リ−ドフレ−ム
US4774635A (en) * 1986-05-27 1988-09-27 American Telephone And Telegraph Company At&T Bell Laboratories Semiconductor package with high density I/O lead connection
US5196992A (en) * 1989-08-25 1993-03-23 Kabushiki Kaisha Toshiba Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin
US5311056A (en) * 1988-10-21 1994-05-10 Shinko Electric Industries Co., Ltd. Semiconductor device having a bi-level leadframe
USRE36894E (en) * 1986-05-27 2000-10-03 Lucent Technologies Inc. Semiconductor package with high density I/O lead connection
JP2005172423A (ja) * 2003-12-11 2005-06-30 Helix Technol Corp 静的ｌ字形シール・リングを有する軸方向負荷方式シール機構

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6092832U (ja) * 1983-11-30 1985-06-25 関西日本電気株式会社 混成集積回路装置
JPH0142344Y2 (ja) * 1983-11-30 1989-12-12
JPS6236535U (ja) * 1985-08-21 1987-03-04
JPH0416437Y2 (ja) * 1985-08-21 1992-04-13
JPS62232948A (ja) * 1986-04-03 1987-10-13 Sumitomo Metal Mining Co Ltd リ−ドフレ−ム
JPH0582977B2 (ja) * 1986-04-03 1993-11-24 Sumitomo Metal Mining Co
US4774635A (en) * 1986-05-27 1988-09-27 American Telephone And Telegraph Company At&T Bell Laboratories Semiconductor package with high density I/O lead connection
USRE36894E (en) * 1986-05-27 2000-10-03 Lucent Technologies Inc. Semiconductor package with high density I/O lead connection
US5311056A (en) * 1988-10-21 1994-05-10 Shinko Electric Industries Co., Ltd. Semiconductor device having a bi-level leadframe
US5196992A (en) * 1989-08-25 1993-03-23 Kabushiki Kaisha Toshiba Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin
JP2005172423A (ja) * 2003-12-11 2005-06-30 Helix Technol Corp 静的ｌ字形シール・リングを有する軸方向負荷方式シール機構

Similar Documents

Publication Publication Date Title
JPH041503B2 (ja)
JPH0870084A (ja) 半導体パッケージおよびその製造方法
JPS6344749A (ja) 半導体装置及びこれに用いるリードフレーム
JP2006210807A (ja) 半導体装置の製造方法
JPS58122763A (ja) 樹脂封止型半導体装置
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
JPH03177060A (ja) 半導体装置用リードフレーム
JP2002208664A (ja) リードフレームの製造方法および半導体装置
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JP3699271B2 (ja) 半導体パッケージ及びその製造方法
JP2007287809A (ja) 積層型半導体装置及び積層型半導体装置の製造方法
JPH029157A (ja) 半導体装置
JP2503646B2 (ja) リ―ドフレ―ムおよび半導体集積回路装置
JP3185455B2 (ja) 樹脂封止型半導体装置
JPH02308563A (ja) リードフレーム
JP2002164496A (ja) 半導体装置およびその製造方法
TW407442B (en) Flat chip package structure
JP2954561B2 (ja) リードフレーム、リードフレームを用いた樹脂封止半導体装置の成形金型、リードフレームを用いた樹脂封止半導体装置および樹脂封止半導体装置の製造方法
JPH02198147A (ja) Ｉｃパッケージ
JPH04174548A (ja) リードフレーム
JP2001094036A (ja) 積層チップパッケージ
JPS62265735A (ja) Ｉｃパツケ−ジ
JPH0194643A (ja) 薄型構造の半導体装置の製造方法
JPH0823067A (ja) リードフレーム
JP2004200719A (ja) 半導体装置