JPS62265735A - Icパツケ−ジ - Google Patents
Icパツケ−ジInfo
- Publication number
- JPS62265735A JPS62265735A JP61109950A JP10995086A JPS62265735A JP S62265735 A JPS62265735 A JP S62265735A JP 61109950 A JP61109950 A JP 61109950A JP 10995086 A JP10995086 A JP 10995086A JP S62265735 A JPS62265735 A JP S62265735A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bonding
- wirings
- film
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 8
- 239000011347 resin Substances 0.000 abstract description 7
- 229920005989 resin Polymers 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 4
- 230000002411 adverse Effects 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- 238000007747 plating Methods 0.000 abstract description 2
- 239000012212 insulator Substances 0.000 abstract 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- 239000000758 substrate Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45565—Single coating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はICパッケージの84造に関し、特にICチッ
プとボンディングワイヤの組立構造に関する。
プとボンディングワイヤの組立構造に関する。
[従来の技術]
ICを組立てる場合、ICチップをICのリードフレー
ムに熱圧着した後、電気信号の入出力のためにICチッ
プのホンディングパッドとICのリードフレーム間を金
又はNのホンディングワイヤで接続する必要が必る。従
来この種のICパッケージを組立てるには第3図に示す
ようにICリードフレームのICチップ台座1上にIC
チップ2を熱圧着した後、ICリードフレームのリード
端子3とICチップ2のホンディングパッドとの間をホ
ンディングワイヤ5によって接続する。
ムに熱圧着した後、電気信号の入出力のためにICチッ
プのホンディングパッドとICのリードフレーム間を金
又はNのホンディングワイヤで接続する必要が必る。従
来この種のICパッケージを組立てるには第3図に示す
ようにICリードフレームのICチップ台座1上にIC
チップ2を熱圧着した後、ICリードフレームのリード
端子3とICチップ2のホンディングパッドとの間をホ
ンディングワイヤ5によって接続する。
その後ICを封止するためにICチップの周りに樹脂を
流し込みリードフレームごと固定することによりICが
完成する。
流し込みリードフレームごと固定することによりICが
完成する。
[発明が解決しようとする問題点]
しかしながら上述した従来のICパッケージの構造では
樹脂で固める前においてはホンディングワイヤの中間部
が何ら支持されていないため、第4図に示すように何ら
かの衝撃又は撮動によるホンディングワイヤの垂れ、又
は怪1脂月止工程における樹脂の流入によるボンディン
グワイヤの変形を起こし、変形したホンディングワイヤ
6とICチップ2のエツジとが接触するという障害か発
生する(エツジタッチ障害)。この接触が完全にシヨー
ド状態であるなら、ICの検査工程において容易に不良
除去されるが、接触が不完全な場合検査をエスケープし
て出荷され、フィールドにおいて間欠的な障害事故に結
びつく場合がおる。このエツジタッチ障害は、ICがコ
ンピュータのメモリICの場合、2ビット以上の障害に
なる可能性があり、コンピュータシステムのダウンにつ
ながるため極めて重大な問題となる。
樹脂で固める前においてはホンディングワイヤの中間部
が何ら支持されていないため、第4図に示すように何ら
かの衝撃又は撮動によるホンディングワイヤの垂れ、又
は怪1脂月止工程における樹脂の流入によるボンディン
グワイヤの変形を起こし、変形したホンディングワイヤ
6とICチップ2のエツジとが接触するという障害か発
生する(エツジタッチ障害)。この接触が完全にシヨー
ド状態であるなら、ICの検査工程において容易に不良
除去されるが、接触が不完全な場合検査をエスケープし
て出荷され、フィールドにおいて間欠的な障害事故に結
びつく場合がおる。このエツジタッチ障害は、ICがコ
ンピュータのメモリICの場合、2ビット以上の障害に
なる可能性があり、コンピュータシステムのダウンにつ
ながるため極めて重大な問題となる。
本発明の目的はポンディングワイヤのショート事故を回
避したICパッケージの構造を提供することにある。
避したICパッケージの構造を提供することにある。
[問題点を解決するための手段]
本発明はICリード端子及びICチップ台座を備えたI
Cリードフレームと、該ICチップ台座に搭載されたI
Cチップとを有し、該ICチップのボンディングパッド
と前記ICリード端子とを絶縁被覆されたホンディング
ワイヤにて接続したことを特徴とするICパッケージで
おる。
Cリードフレームと、該ICチップ台座に搭載されたI
Cチップとを有し、該ICチップのボンディングパッド
と前記ICリード端子とを絶縁被覆されたホンディング
ワイヤにて接続したことを特徴とするICパッケージで
おる。
[実施例コ
次に本発明の一実施例について図面を参照して説明する
。
。
第1図は本発明の一実施例を示すICパック−−−ジの
縦断面図である。本図において、ICチップ台座1とI
Cリード端子2とは、ICリードフレームの一部分を構
成している。そしてICチップ3はICチップ台座1上
に熱圧着にて搭載され、ICチップ3上のホンディング
パッドとICリード端子2との間は第2図に示すように
絶縁度+EJ 6にて被覆された金又はN等のポンディ
ングワイヤ4によって接続されている。
縦断面図である。本図において、ICチップ台座1とI
Cリード端子2とは、ICリードフレームの一部分を構
成している。そしてICチップ3はICチップ台座1上
に熱圧着にて搭載され、ICチップ3上のホンディング
パッドとICリード端子2との間は第2図に示すように
絶縁度+EJ 6にて被覆された金又はN等のポンディ
ングワイヤ4によって接続されている。
本ICパッケージを製造する場合は、まずICリードフ
レームのICチップ台座1上にICデツプ3を熱圧着し
、ICチップ3のボンディングパッドとICリード端子
2との間を絶縁皮膜にて被覆されたポンディングワイヤ
4にて接続する。
レームのICチップ台座1上にICデツプ3を熱圧着し
、ICチップ3のボンディングパッドとICリード端子
2との間を絶縁皮膜にて被覆されたポンディングワイヤ
4にて接続する。
この絶縁皮膜4はM等のポンディングワイヤ4の周りに
メッキ又は塗布にて被着する。絶縁皮膜の厚さは余り厚
すぎると、絶縁皮膜6がホンディングの接続に悪影響を
与えるので、十分薄くする必要がある。最後に樹脂をI
Cチップ3とICリードフレーム全体に流し込み、モー
ルディングを行うことによりICか完成する。
メッキ又は塗布にて被着する。絶縁皮膜の厚さは余り厚
すぎると、絶縁皮膜6がホンディングの接続に悪影響を
与えるので、十分薄くする必要がある。最後に樹脂をI
Cチップ3とICリードフレーム全体に流し込み、モー
ルディングを行うことによりICか完成する。
ところで、ICのホンディングワイヤはICチップと外
部とのインターフェースのために必要なもので必るが、
非常に微細な金線又はM線で出来ているために外部より
の衝撃や振動によって垂れ下がりICチップのエツジと
接触する可能性がある。また樹脂によるモールディング
工程においても、樹脂流入時の圧力によって変形し、I
Cチップエツジに接触する事故(エツジタッチ事故)が
起きうる。このようなエツジタッチ事故に対して、従来
のICパッケージは無防備であり、エツジタッチは即I
Cの障害になっていた。エツジタッチが完全なら初期不
良としてリジェクト出来るが、軽度の場合メーカにあけ
る検査工程では発見できず、コンピュータ装置に実装さ
れてフィールドに出荷された時点て間欠的な障害となっ
て現れる。しかしながら本発明によれば、上記の如き事
故によってホンディングワイヤと)Cチップのエツジが
接触してもホンディングワイヤが絶縁被覆されているた
め、ショートとはならず、上)ホlノだ障害が発生する
可能性は極めて少くなる。
部とのインターフェースのために必要なもので必るが、
非常に微細な金線又はM線で出来ているために外部より
の衝撃や振動によって垂れ下がりICチップのエツジと
接触する可能性がある。また樹脂によるモールディング
工程においても、樹脂流入時の圧力によって変形し、I
Cチップエツジに接触する事故(エツジタッチ事故)が
起きうる。このようなエツジタッチ事故に対して、従来
のICパッケージは無防備であり、エツジタッチは即I
Cの障害になっていた。エツジタッチが完全なら初期不
良としてリジェクト出来るが、軽度の場合メーカにあけ
る検査工程では発見できず、コンピュータ装置に実装さ
れてフィールドに出荷された時点て間欠的な障害となっ
て現れる。しかしながら本発明によれば、上記の如き事
故によってホンディングワイヤと)Cチップのエツジが
接触してもホンディングワイヤが絶縁被覆されているた
め、ショートとはならず、上)ホlノだ障害が発生する
可能性は極めて少くなる。
[発明の効果コ
以上説明したように本発明はホンディングワイヤを絶縁
皮膜にて被覆することにより、ポンディングワイヤが何
らかの事故により折れ曲ったり垂れ下がったりしてポン
ディングワイヤとICチップのエツジの接触事故が起き
ても電気的なショートにはならず、ICの障害発生を回
避できるという効果がおる。
皮膜にて被覆することにより、ポンディングワイヤが何
らかの事故により折れ曲ったり垂れ下がったりしてポン
ディングワイヤとICチップのエツジの接触事故が起き
ても電気的なショートにはならず、ICの障害発生を回
避できるという効果がおる。
第1図は本発明の実施例を示す縦断面図、第2図は本発
明にあけるポンディングワイヤを示す縦断面図、第3図
は従来のIcパッケージを示V縦断面図、第4図は従来
ICパッケージにJ3けるエツジタッチ障害の発生例を
示す図である。 1・・・ICチップ台座 2・・・ICリード端子 3・・・ICチップ
明にあけるポンディングワイヤを示す縦断面図、第3図
は従来のIcパッケージを示V縦断面図、第4図は従来
ICパッケージにJ3けるエツジタッチ障害の発生例を
示す図である。 1・・・ICチップ台座 2・・・ICリード端子 3・・・ICチップ
Claims (1)
- (1)ICリード端子及びICチップ台座を備えたIC
リードフレームと、該ICチップ台座に搭載されたIC
チップとを有し、該ICチップのボンディングパッドと
前記ICリード端子とを絶縁被覆されたボンディングワ
イヤにて接続したことを特徴とするICパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61109950A JPS62265735A (ja) | 1986-05-14 | 1986-05-14 | Icパツケ−ジ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61109950A JPS62265735A (ja) | 1986-05-14 | 1986-05-14 | Icパツケ−ジ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62265735A true JPS62265735A (ja) | 1987-11-18 |
Family
ID=14523233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61109950A Pending JPS62265735A (ja) | 1986-05-14 | 1986-05-14 | Icパツケ−ジ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62265735A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01168036A (ja) * | 1987-12-23 | 1989-07-03 | Tanaka Electron Ind Co Ltd | 半導体素子のボンディング用被覆線 |
-
1986
- 1986-05-14 JP JP61109950A patent/JPS62265735A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01168036A (ja) * | 1987-12-23 | 1989-07-03 | Tanaka Electron Ind Co Ltd | 半導体素子のボンディング用被覆線 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH041503B2 (ja) | ||
JPS5821850A (ja) | 樹脂封止型半導体装置 | |
JPS62265735A (ja) | Icパツケ−ジ | |
JPS58122763A (ja) | 樹脂封止型半導体装置 | |
JPH06204390A (ja) | 半導体装置 | |
JPS61147555A (ja) | 半導体装置 | |
JPS5923550A (ja) | 樹脂封止半導体装置 | |
JPS62265746A (ja) | Icパツケ−ジ | |
JPH0969591A (ja) | 半導体装置及びその製造方法 | |
JPH0493052A (ja) | 半導体集積回路装置 | |
JP2002261197A (ja) | 自動車用電子回路装置 | |
JP3004085B2 (ja) | 半導体装置 | |
JP3018225B2 (ja) | 半導体装置 | |
KR100195507B1 (ko) | 박형 반도체 칩 패키지 소자 | |
JPH0426215B2 (ja) | ||
JPS6094745A (ja) | プリント配線板 | |
JPH08264678A (ja) | 樹脂封止型半導体装置 | |
JPH02114649A (ja) | 半導体実装品の構造 | |
JPH06177188A (ja) | 半導体装置 | |
JPS62265745A (ja) | Icパツケ−ジ | |
JPH0346358A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JPH04278548A (ja) | 樹脂封止型半導体装置 | |
JPH02156559A (ja) | 混成集積回路 | |
JPH0661371A (ja) | 半導体装置 | |
JPS63239845A (ja) | 半導体装置 |