JPS62265746A - Ｉｃパツケ−ジ - Google Patents

Ｉｃパツケ−ジ

Info

Publication number
JPS62265746A
JPS62265746A JP61109948A JP10994886A JPS62265746A JP S62265746 A JPS62265746 A JP S62265746A JP 61109948 A JP61109948 A JP 61109948A JP 10994886 A JP10994886 A JP 10994886A JP S62265746 A JPS62265746 A JP S62265746A
Authority
JP
Japan
Prior art keywords
chip
edge
bonding
lead frame
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61109948A
Other languages
English (en)
Inventor
Tomoharu Nakamura
友春 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61109948A priority Critical patent/JPS62265746A/ja
Publication of JPS62265746A publication Critical patent/JPS62265746A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はＩＣパッケージの構造に関し、特にＩＣチップ
とボンディングワイヤの組立構造に関する。
［従来の技術］ ＩＣを組立てる場合、ＩＣチップをＩＣのり一ドフレー
ムに熱圧着した後、電気信号の入出力のためにＩＣチッ
プのボンディングパッドとリードフレームのＩＣリード
端子との間を金又はＭのボンディングワイヤで接続する
必要が必る。従来、この種のＩＣパッケージは第２図に
示すように、ＩＣリードフレームのＩＣチップ台座１上
にＩＣチップ２を熱圧着した後、ＩＣリードフレームの
ＩＣリード端子３とＩＣチップ２リボンデイングパツド
との間をボンディングワイヤ４によって接続し、その後
ＩＣチップ及びリードフレームの周りに樹脂を流し込み
ＩＣの樹脂封止を行って完成させていた。
［発明が解決しようとする問題点］ しかしながら、上述した従来のＩＣパッケージの構造で
は、ボンディングワイヤ４はその両端がリード端子３と
ＩＣチップ２のボンディングパッドとに接着されている
のみで、その中間部分は何ら支持されていないため、第
３図に示すように何らかの衝撃又は１辰動によるホンデ
ィングワイヤ４の垂れ、又は、樹脂封止工程における樹
脂の流入によるホンディングワイヤ４の変形によって、
変形したボンディングワイヤ４ｂとＩＣチップ２のエツ
ジとが接触する障害が発生する（エツジタッチ障害）。
この接触が完全にショート状態であるなら、ＩＣの検査
工程において容易に不良除去されるが、接触が不完全な
場合検査をエスケープして出荷され、フィールドにおい
て間欠的な障害事故に結びつく場合がある。このエツジ
タッチ障害は、ＩＣがコンピュータのメモリＩＣの場合
２ビット以上の障害になる可能性があり、コンピュータ
システムのダウンにつながるため、極めて重大な問題と
なる。
［問題点を解決するための手段］ 本発明はＩＣリード端子とＩＣチップ台座を有するＩＣ
リードフレームと、該ＩＣチップ台座上に搭載されたＩ
Ｃチップと、該ＩＣチップのボンディングパッドと前記
ＩＣリード端子とを接続するボンディングワイヤとから
なるＩＣパッケージにおいて、少なくとも前記ＩＣチッ
プのボンディングパッドに臨む端縁部分を絶縁材にて被
覆したことを特徴とするＩＣパッケージである。
［実施例１ 次に本発明の一実施例について図面を参照して説明する
。
第１図は本発明の一実施例を示す縦断面図で必る。図に
おいて、ＩＣチップ台座１とＩＣ１ノード端子３とはＩ
Ｃリードフレームの一部分を構成しており、ＩＣチップ
２はＩＣチップ台座１上に熱圧着にて搭載されており、
ＩＣチップ２のエツジの周りには絶縁塗料５が塗布され
ている。そしてＩＣチップ２上のボンディングパッドと
ＩＣリード端子３との間はボンディングワイヤ４によっ
て接続されている。
本ＩＣパッケージを製造する場合は、まずＩＣリードフ
レームのＩＣチップ台座１上にＩＣチップ２を熱圧着し
、次に絶縁塗料５をＩＣチップ２のエツジの周りに塗布
する。この場合、塗布する位置はＩＣチップのボンディ
ングパッドが隠れない程度にする必要がある。絶縁塗料
５は粘性の必る即乾性の材料が好ましい。次にＩＣチッ
プ２のボンディングパッドとＩＣリード端子３との間を
ホンディングワイヤ４によって接続する。最後に樹脂６
をＩＣチップ３とＩＣリードフレームのまわりに流し込
み、モールディングを行なうことによってＩＣが完成す
る。
ところで、ＩＣのボンディングワイヤはＩＣチップと外
部とのインターフェースのために必要なものであるが、
非常に微細な金線又はＭ線で出来ているために外部より
の衝撃や振動によって垂れ下がりＩＣチップのエツジと
接触する可能性がある。また樹脂によるモールディング
工程においても樹脂流入時の圧力によって変形し、ＩＣ
チップエツジに接触する事故が起きうる。このようなエ
ツジタッチ事故に対して従来のＩＣパッケージは無防備
であり、エツジタッチは即ＩＣの障害になっていた。エ
ツジタッチが完全なら初期不良としてリジェクト出来る
が、軽度の場合製造過程での検査工程では発見できず、
コンピュータ装置に実装されてフィールドに出荷された
時点で間欠的な障害として現れる。本発明によれば、上
記の如き事故によってボンディングワイヤとＩＣチップ
のエツジが接触しても、ＩＣエツジの周りが絶縁塗料５
によって被覆されて絶縁されているため、ＩＣエツジと
ボンディングワイヤとが電気的にショートすることがな
く、上述した障害が発生することはなくなる。
尚、実施例ではＩＣのエツジの周りを絶縁材で被覆した
が、ＩＣのエツジの周りに加えてＩＣチップ台座の一部
を絶縁材で被覆するようにしても良い。
［発明の効果１ 以上説明した様に本発明はＩＣリードフレームのＩＣチ
ップ台座に熱圧着されたＩＣチップのボンディングパッ
ドに臨む端縁を絶縁材で被覆したので、ボンディングワ
イヤが何らかの事故によりＩＣチップのエツジに接触し
た場合でもボンディングワイヤとＩＣチップのエツジと
は電気的に絶縁されるから、ＩＣの障害発生を回避でき
る効果を有するものである。
【図面の簡単な説明】
第１図は本発明の一実施例を示す縦断面図、第２図は従
来ＩＣパッケージを示す縦断面図、第３図は従来ＩＣパ
ッケージにおけるエツジタッチ障害発生例を示す縦断面
図である。 １・・・ＩＣチップ台座 ２・・・ＩＣチップ ３・・・ＩＣリード端子 ４・・・ボンディングワイヤ ５・・・絶縁塗料 ６・・・樹脂

Claims (1)

    【特許請求の範囲】
  1. （１）ＩＣリード端子及びＩＣチップ台座を備えたＩＣ
    リードフレームと、該ＩＣチップ台座上に搭載されたＩ
    Ｃチップと、該ＩＣチップのボンディングパッドと前記
    ＩＣリード端子とを接続するボンディングワイヤとから
    なるＩＣパッケージにおいて、少なくとも前記ＩＣチッ
    プのボンディングパッドに臨む端縁部分を絶縁材にて被
    覆したことを特徴とするＩＣパッケージ。
JP61109948A 1986-05-14 1986-05-14 Ｉｃパツケ−ジ Pending JPS62265746A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61109948A JPS62265746A (ja) 1986-05-14 1986-05-14 Ｉｃパツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61109948A JPS62265746A (ja) 1986-05-14 1986-05-14 Ｉｃパツケ−ジ

Publications (1)

Publication Number Publication Date
JPS62265746A true JPS62265746A (ja) 1987-11-18

Family

ID=14523175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61109948A Pending JPS62265746A (ja) 1986-05-14 1986-05-14 Ｉｃパツケ−ジ

Country Status (1)

Country Link
JP (1) JPS62265746A (ja)

Similar Documents

Publication Publication Date Title
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
JP2571024B2 (ja) マルチチップモジュール
JPS62265746A (ja) Ｉｃパツケ−ジ
JPS61147555A (ja) 半導体装置
JPH0969591A (ja) 半導体装置及びその製造方法
JPS62265735A (ja) Ｉｃパツケ−ジ
JPH0621134A (ja) 半導体装置およびその製造方法
JPH065647A (ja) 半導体装置
JPH06334070A (ja) 混成集積回路装置
JPS63244747A (ja) 樹脂封止型集積回路装置及びその製造方法
JPS634651A (ja) 半導体装置
JPH11176849A (ja) 半導体装置の製造方法
JP2503029B2 (ja) 薄型構造の半導体装置の製造方法
JP2795687B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH07335818A (ja) 半導体装置
JP3348973B2 (ja) 半導体装置
JPS62265745A (ja) Ｉｃパツケ−ジ
JPH0462948A (ja) 半導体装置
JPS635253Y2 (ja)
JPH0448769A (ja) 半導体装置
JP2561415Y2 (ja) 半導体装置
JPH0677284A (ja) 半導体装置
JPH03198356A (ja) 樹脂封止型半導体装置
KR950007011Y1 (ko) 수지밀봉형 반도체장치
JP2753363B2 (ja) 半導体装置