JPH02114649A - 半導体実装品の構造 - Google Patents
半導体実装品の構造Info
- Publication number
- JPH02114649A JPH02114649A JP26851788A JP26851788A JPH02114649A JP H02114649 A JPH02114649 A JP H02114649A JP 26851788 A JP26851788 A JP 26851788A JP 26851788 A JP26851788 A JP 26851788A JP H02114649 A JPH02114649 A JP H02114649A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- short
- die pad
- insulator
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 239000012212 insulator Substances 0.000 claims abstract description 11
- 239000008188 pellet Substances 0.000 claims description 2
- 230000002950 deficient Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 230000002093 peripheral effect Effects 0.000 abstract 2
- 231100000518 lethal Toxicity 0.000 abstract 1
- 230000001665 lethal effect Effects 0.000 abstract 1
- 230000002265 prevention Effects 0.000 abstract 1
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【産業上の利用分野１
本発明は、ダイパッド外周部に絶縁物を形成した半導体
装品（Ｄｉｐ、ｓｏｐ、ｐｃｃｃ等）の構造に関する。
装品（Ｄｉｐ、ｓｏｐ、ｐｃｃｃ等）の構造に関する。
〔発明の概要］
本発明は、半導体の実装技術分野において、ダイパッド
外周部に絶縁物を形成し、ボンデイン１グワイヤーとダ
イパッドとの物理的かつ電気的な短絡による不良発生を
防止するものである。
外周部に絶縁物を形成し、ボンデイン１グワイヤーとダ
イパッドとの物理的かつ電気的な短絡による不良発生を
防止するものである。
［従来の技術］
従来の構造を第３図に示す、第３図において、ｌはダイ
（半導体ペレットを指す）、２はリードフレームの一部
であるダイパッド、３は同じくリードフレームの一部で
実装品のリード部（以下、ノードと称す）、４はボンデ
ィングワイヤーである。この構造を有するようにした後
、瘤脂封止を行ない実装品として完成製品となるもので
あった。
（半導体ペレットを指す）、２はリードフレームの一部
であるダイパッド、３は同じくリードフレームの一部で
実装品のリード部（以下、ノードと称す）、４はボンデ
ィングワイヤーである。この構造を有するようにした後
、瘤脂封止を行ない実装品として完成製品となるもので
あった。
〔発明が解決しようとする課題１
従来の構造においては、モールド樹脂封止時、下型と上
型へのモールド注入速度の相違とそれぞれのモールド樹
脂粘度バランスのズレにより第４図に示す如く、ダイパ
ッド２とリード３とに距離”Ｌ”を有した現象を呈する
ことがある。この場合、矢印部においてダイパッド２と
ボンディングワイヤー４とが物理的かつ電気的な短絡を
起こし、不良品になってしまうと言う課題を有する。
型へのモールド注入速度の相違とそれぞれのモールド樹
脂粘度バランスのズレにより第４図に示す如く、ダイパ
ッド２とリード３とに距離”Ｌ”を有した現象を呈する
ことがある。この場合、矢印部においてダイパッド２と
ボンディングワイヤー４とが物理的かつ電気的な短絡を
起こし、不良品になってしまうと言う課題を有する。
そこで本発明はこのような課題を解決するもので、その
目的とするところは、前述の短絡現象を防止する技術を
提供するところにある。
目的とするところは、前述の短絡現象を防止する技術を
提供するところにある。
本発明は、ダイパッド外周部に絶縁物を形成しボンディ
ングワイヤーとダイパッド外縁との短絡防止を可能せし
めることを特徴とする。
ングワイヤーとダイパッド外縁との短絡防止を可能せし
めることを特徴とする。
［実 施 例〕
本発明の上記の構成によれば、仮に第４図の如く Ｌ”
を有しボンディングワイヤー４がダイパッド２に短絡し
ようとしても、本発明の特徴とするところの絶縁物がス
トッパーとして働き短絡を防止することができる。−毅
的にダイパッドは電気的にダイの電源電位を有する為、
この電源電位と極性が正反対の信号又は他の電源との短
絡は、もちろん、該半導体製品においては致命不良とな
るものである。
を有しボンディングワイヤー４がダイパッド２に短絡し
ようとしても、本発明の特徴とするところの絶縁物がス
トッパーとして働き短絡を防止することができる。−毅
的にダイパッドは電気的にダイの電源電位を有する為、
この電源電位と極性が正反対の信号又は他の電源との短
絡は、もちろん、該半導体製品においては致命不良とな
るものである。
このように該絶縁物は、ダイパッドとボンディングワイ
ヤーとの短絡が物理的に不可能にせしめ、従って電気的
短絡もゼロにならしめるものである。
ヤーとの短絡が物理的に不可能にせしめ、従って電気的
短絡もゼロにならしめるものである。
第１図は本発明における断面図であって、これを上から
見た図を第２図に示した。
見た図を第２図に示した。
第１図の様に、本発明を施した半導体装品において、ダ
イパッド外周部に実施するものであり電位をもったダイ
パッドとボンディングワイヤーとの短絡を防止する作用
を要している。
イパッド外周部に実施するものであり電位をもったダイ
パッドとボンディングワイヤーとの短絡を防止する作用
を要している。
［発明の効果１
以上述べたように１本発明によれば、例えダイパッドが
リードとの距離を有しても、前述のモールド樹脂注入速
度の上型と下型との相違と粘度バランスのズレが発生し
たとしても電位をもった該ダイパッドと信号、または電
位を有したボンディングワイヤーとの物理的短絡を該絶
縁物で防ぎ、該実装品を不良とならしめる電気的短絡の
発生を皆無とすることを提供するという効果を有する。
リードとの距離を有しても、前述のモールド樹脂注入速
度の上型と下型との相違と粘度バランスのズレが発生し
たとしても電位をもった該ダイパッドと信号、または電
位を有したボンディングワイヤーとの物理的短絡を該絶
縁物で防ぎ、該実装品を不良とならしめる電気的短絡の
発生を皆無とすることを提供するという効果を有する。
第１図は本発明の半導体装品の一実施例を示す断面図、
第２図は第１図の上面図、第３図は従来の実装品を示し
、そのクリティカルな状態とした説明図、第４図は、ダ
イパッドとボンディングワイヤーとの短絡を示した説明
図。 ダイ ダイパッド ノード ボンディングワイヤー 本発明の絶縁物 ダイとリードとの距離 第２図 以 上
第２図は第１図の上面図、第３図は従来の実装品を示し
、そのクリティカルな状態とした説明図、第４図は、ダ
イパッドとボンディングワイヤーとの短絡を示した説明
図。 ダイ ダイパッド ノード ボンディングワイヤー 本発明の絶縁物 ダイとリードとの距離 第２図 以 上
Claims (1)
- １本以上のワイヤーボンディングにより半導体ペレット
（以下、ダイと称する）とリードフレームとを接続する
半導体実装品の構造において、リード・フレームのダイ
パッド外周部に絶縁物を形成し、該ワイヤーとダイパッ
ド外縁との短絡防止を可能せしめることを特徴とした半
導体実装品の構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26851788A JPH02114649A (ja) | 1988-10-25 | 1988-10-25 | 半導体実装品の構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26851788A JPH02114649A (ja) | 1988-10-25 | 1988-10-25 | 半導体実装品の構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02114649A true JPH02114649A (ja) | 1990-04-26 |
Family
ID=17459616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26851788A Pending JPH02114649A (ja) | 1988-10-25 | 1988-10-25 | 半導体実装品の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02114649A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002179126A (ja) * | 2000-12-08 | 2002-06-26 | Nihon Yamamura Glass Co Ltd | 容器のガスバリヤー性を向上させるキャップ構造 |
-
1988
- 1988-10-25 JP JP26851788A patent/JPH02114649A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002179126A (ja) * | 2000-12-08 | 2002-06-26 | Nihon Yamamura Glass Co Ltd | 容器のガスバリヤー性を向上させるキャップ構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2915892B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPS5992556A (ja) | 半導体装置 | |
| JPH02114649A (ja) | 半導体実装品の構造 | |
| JPH0237761A (ja) | 混成集積回路装置 | |
| JPS61147555A (ja) | 半導体装置 | |
| JPH0653266A (ja) | 半導体装置 | |
| JPS6175549A (ja) | 半導体素子を含む電子回路及びその製造方法 | |
| KR200169976Y1 (ko) | 반도체 패키지 | |
| JPS62265735A (ja) | Ｉｃパツケ−ジ | |
| JPS6221244A (ja) | 半導体装置 | |
| JPH0234960A (ja) | 半導体装置及びその形成方法 | |
| JPH02156662A (ja) | 樹脂封止型半導体装置 | |
| JPH02268449A (ja) | 樹脂封止型半導体装置 | |
| JPH0426215B2 (ja) | ||
| JPS63244655A (ja) | 樹脂封止型集積回路装置 | |
| JPH03198356A (ja) | 樹脂封止型半導体装置 | |
| JPS61252654A (ja) | 樹脂封止型半導体装置 | |
| JPH0399447A (ja) | 半導体集積回路封止装置用リードフレーム | |
| JPH0297049A (ja) | 集積回路用パッケージ装置 | |
| JPS63220530A (ja) | 樹脂封止形半導体装置の製造方法 | |
| JPS63110661A (ja) | 半導体集積回路用樹脂封止形パツケ−ジ | |
| JPH0547835A (ja) | 半導体装置の実装構造 | |
| JPH0467663A (ja) | リードフレーム | |
| JPS6221254A (ja) | 電子装置 | |
| JPH05335366A (ja) | 半導体装置 |