JPS6094745A - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JPS6094745A JPS6094745A JP20347183A JP20347183A JPS6094745A JP S6094745 A JPS6094745 A JP S6094745A JP 20347183 A JP20347183 A JP 20347183A JP 20347183 A JP20347183 A JP 20347183A JP S6094745 A JPS6094745 A JP S6094745A
- Authority
- JP
- Japan
- Prior art keywords
- recess
- resin
- circuit
- substrate
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、半導体チップが搭載されるＩＣやＨＩＣな
どの回路基板を改善したプリント配線板に関する。
どの回路基板を改善したプリント配線板に関する。
近年、エレクトロニクスの発展により、トランジスタ、
ＩＣなどの汎用化には目ざましいものがある。これらの
半導体チップは、温度・湿気などの外部環境から保護し
、機械的な振動・衝撃などによる破損やデバイス特性の
変化を防１１ニするために、封止して使用されるのが一
般的である。Ｊ：Ｊ ］ｌ：法としては、金属・セラミ
ックを用いる気密封１１ニかエポキシ樹脂やシリコン樹
脂を用いる樹脂封止が行われており、封止の信頼性では
水を全く通さない気密封止が優れているが、量産性に富
みかつ安価であるという点から、約８０％程度の素子が
樹脂封止されている。
ＩＣなどの汎用化には目ざましいものがある。これらの
半導体チップは、温度・湿気などの外部環境から保護し
、機械的な振動・衝撃などによる破損やデバイス特性の
変化を防１１ニするために、封止して使用されるのが一
般的である。Ｊ：Ｊ ］ｌ：法としては、金属・セラミ
ックを用いる気密封１１ニかエポキシ樹脂やシリコン樹
脂を用いる樹脂封止が行われており、封止の信頼性では
水を全く通さない気密封止が優れているが、量産性に富
みかつ安価であるという点から、約８０％程度の素子が
樹脂封止されている。
これらの半導体チップを回路部品として使用するには、
一般に次の使用法がある。
一般に次の使用法がある。
（ａｌ チップを規格化されたリードフレームなどに搭
載し、トランスファー成形法により封止し、リードフレ
ームと外部回路をハンダなどで接続する、いわゆるＩＣ
と呼ばれる使用法。
載し、トランスファー成形法により封止し、リードフレ
ームと外部回路をハンダなどで接続する、いわゆるＩＣ
と呼ばれる使用法。
（ｂｌ チップを回路加工されたセラミック板、プリン
ト配線板上に搭載し、金ワイヤーなどで回路間を接続後
、固形もしくは液状の樹脂により部分封止する、いわゆ
るハイブリッドＩＣやチップオンボードと呼ばれる使用
法。
ト配線板上に搭載し、金ワイヤーなどで回路間を接続後
、固形もしくは液状の樹脂により部分封止する、いわゆ
るハイブリッドＩＣやチップオンボードと呼ばれる使用
法。
これらの使用法の欠点として、（ａｌでは、■樹脂の硬
化収縮応力や温度サイクルによる熱応力により、素子や
パッシベーション膜にクラックが入る、■金型の値段が
高い、■金型と完成品の離型が悪い、■ランナ一部分に
おいて樹脂のロスが発生する、などの改善すべき課題が
あり、しかも、■の理由から、多量に必要なものでない
とこのようなＩＣ化ができないのが現状である。また、
（ｈｌにおいても、■樹脂の厚みがチップの厚めより相
当厚くなり、薄型化に限界がある、■樹脂が硬化する際
、樹脂が必要以」二に流れ出して外部回路のハンダ不良
を起こす、また、それを防１にする目的で枠体を設置す
る場合、作業が複♀１１であったり、場合によっては枠
体が回１／３に利用できないなどの欠点がある。
化収縮応力や温度サイクルによる熱応力により、素子や
パッシベーション膜にクラックが入る、■金型の値段が
高い、■金型と完成品の離型が悪い、■ランナ一部分に
おいて樹脂のロスが発生する、などの改善すべき課題が
あり、しかも、■の理由から、多量に必要なものでない
とこのようなＩＣ化ができないのが現状である。また、
（ｈｌにおいても、■樹脂の厚みがチップの厚めより相
当厚くなり、薄型化に限界がある、■樹脂が硬化する際
、樹脂が必要以」二に流れ出して外部回路のハンダ不良
を起こす、また、それを防１にする目的で枠体を設置す
る場合、作業が複♀１１であったり、場合によっては枠
体が回１／３に利用できないなどの欠点がある。
この発明は、従来の樹脂封１にに伴う上記の欠点を解消
し、少量多種生産に適する信頼性の高い封止システムを
構成するプリント配線板を提供することを目的とする。
し、少量多種生産に適する信頼性の高い封止システムを
構成するプリント配線板を提供することを目的とする。
上記目的を達成するため、この発明は次のように構成さ
れている。ずなわら、金属ベース基板上に絶縁層が重ね
合わされていて、表面に回１？３パターンを備え、凹み
が形成されているのである。以下にこれを、その実施例
をあられす図面に基いて詳しく述べる。
れている。ずなわら、金属ベース基板上に絶縁層が重ね
合わされていて、表面に回１？３パターンを備え、凹み
が形成されているのである。以下にこれを、その実施例
をあられす図面に基いて詳しく述べる。
第１図ｔｅｌは、この発明にかかるプリント配線板の構
成の一実施例を示すものであり、（ａ）から（ｄｌはそ
の製造工程を示す一例である。金属ベース基板ｌには接
着剤層を介して絶縁Ｊｆｆｌａが重ね合わされており（
ａ）、回路加工によって表面に銅箔１ｂが回路パターン
状に形成されているｆｂ）。この回路加工は、銅箔１ｂ
に対しエツチングするものでもよいし、アディティブ法
によってもよい。次に、これに凹みが形成されるのであ
るが、この例では凹みはエンボス金型２，２′により形
成されるｆｃｌ。
成の一実施例を示すものであり、（ａ）から（ｄｌはそ
の製造工程を示す一例である。金属ベース基板ｌには接
着剤層を介して絶縁Ｊｆｆｌａが重ね合わされており（
ａ）、回路加工によって表面に銅箔１ｂが回路パターン
状に形成されているｆｂ）。この回路加工は、銅箔１ｂ
に対しエツチングするものでもよいし、アディティブ法
によってもよい。次に、これに凹みが形成されるのであ
るが、この例では凹みはエンボス金型２，２′により形
成されるｆｃｌ。
この場合、エンボス金型の形状に特に限定はなく、要は
、回路パターンのエンボスが銅箔１ｂの切れなく、絶縁
層１ａの短絡もない形状に形成されていることが必要で
ある。また、大きな基板に数カ所エンボスを施し、図の
例に見るような凹みＩＣを持つ凹形基板が多数一度に成
形されｆｄｌ、後、切断されて得られてもよい。あるい
は、図のように、ハイブリッドｊＣやデツプオンボーＩ
′上の半導体チップ搭載位置のめがエンボスされ、他の
部分は、個別部品搭載用に複雑な−＋ｔ８加］−がＬｌ
＋ｉされていてもよい。
、回路パターンのエンボスが銅箔１ｂの切れなく、絶縁
層１ａの短絡もない形状に形成されていることが必要で
ある。また、大きな基板に数カ所エンボスを施し、図の
例に見るような凹みＩＣを持つ凹形基板が多数一度に成
形されｆｄｌ、後、切断されて得られてもよい。あるい
は、図のように、ハイブリッドｊＣやデツプオンボーＩ
′上の半導体チップ搭載位置のめがエンボスされ、他の
部分は、個別部品搭載用に複雑な−＋ｔ８加］−がＬｌ
＋ｉされていてもよい。
第２図は、この発明のプリント配線板をハイブリッドＩ
Ｃに応用したものの一例であり、基板１′の凹みＩＣ内
に配設されているグイボンド部３に半導体素子４が接着
固定されていて、この素子と回路のポンディング部１ｂ
’ はワイヤー５で結合されており、凹みＩＣ内に封止
樹脂６が充填されている。基板１′には、他の個別部品
７とこの部品を回路１ｂに接続するハンダ８が示されて
いる。上記の応用例のほかに、半導体素子４．ボンディ
ング部１ｂ’およびワイヤー５に金属ギャップを被せ、
金属キャップと基板１′の凹み１ｃの間に形成される隙
間に樹脂を充填し、半導体素子を事実上気密封止するこ
とで、樹脂の膨張・収縮応力のない、耐湿信頼性の高い
封１に構造が得られる。また第２図にみるような、金属
基板１′の凹みＩＣ内に素子がマウントされてなる半導
体チップを、より面積の大きい凹みを有する回路基板の
凹み内に反転搭載して、素子の接合された金属基板１′
が外部に対向する構造を構成することで、放熱性に優れ
た封止構造が得られる。
Ｃに応用したものの一例であり、基板１′の凹みＩＣ内
に配設されているグイボンド部３に半導体素子４が接着
固定されていて、この素子と回路のポンディング部１ｂ
’ はワイヤー５で結合されており、凹みＩＣ内に封止
樹脂６が充填されている。基板１′には、他の個別部品
７とこの部品を回路１ｂに接続するハンダ８が示されて
いる。上記の応用例のほかに、半導体素子４．ボンディ
ング部１ｂ’およびワイヤー５に金属ギャップを被せ、
金属キャップと基板１′の凹み１ｃの間に形成される隙
間に樹脂を充填し、半導体素子を事実上気密封止するこ
とで、樹脂の膨張・収縮応力のない、耐湿信頼性の高い
封１に構造が得られる。また第２図にみるような、金属
基板１′の凹みＩＣ内に素子がマウントされてなる半導
体チップを、より面積の大きい凹みを有する回路基板の
凹み内に反転搭載して、素子の接合された金属基板１′
が外部に対向する構造を構成することで、放熱性に優れ
た封止構造が得られる。
上にみたように、この発明のプリント配線板では、半導
体チップ搭載位置に凹みが形成されていて、この凹みに
封止樹脂が充填されるようになっているので、コストの
面で少量多種生産に適した封止システムが構成され、か
つ硬化時に樹脂が流れ出す心配がないので枠体が不要で
ある。また、この凹みは、上記応用例に示したように、
耐湿性および放熱性に優れた封止構造を提供することが
できる。
体チップ搭載位置に凹みが形成されていて、この凹みに
封止樹脂が充填されるようになっているので、コストの
面で少量多種生産に適した封止システムが構成され、か
つ硬化時に樹脂が流れ出す心配がないので枠体が不要で
ある。また、この凹みは、上記応用例に示したように、
耐湿性および放熱性に優れた封止構造を提供することが
できる。
第１図（ｅｌは、この発明の一実施例を示すものであり
、第１図ｆａ）〜（ｄｌは製造工程説明図、第２図は応
用例の断面図をあられす。 １′・・・基板 １・・・金属ベース基板 １ａ・・・
絶縁層 １ｂ・・・銅回路パターン ＩＣ・・・凹み−
Ｐ−１ 円「４じ品ネ１ｌｉｊ−ＩＥＷＪ二（自発）１、事件の
表示 昭和５８年特許願第２０３４７１号 ２、発明の名称 プリント配線板 ３、補正をする者 事件との関係 特許１１１願人 住 所 大阪〃旧真市大字門頁１ （１４８番地名 称
（５８３）松下電工株式会社 代表者 代表即設 小 林 郁 ４、代理人 ６、補正の対象 明細書 ７、補正の内容 （１１明細書第２頁第１１行に「いわゆるｒｃと呼ばれ
る使用法」とあるを、「すなわち、リード付部品として
ＩＣ等の半導体チップを使用する（いわゆるディスクリ
ート部品としての使用法」と訂正する。
、第１図ｆａ）〜（ｄｌは製造工程説明図、第２図は応
用例の断面図をあられす。 １′・・・基板 １・・・金属ベース基板 １ａ・・・
絶縁層 １ｂ・・・銅回路パターン ＩＣ・・・凹み−
Ｐ−１ 円「４じ品ネ１ｌｉｊ−ＩＥＷＪ二（自発）１、事件の
表示 昭和５８年特許願第２０３４７１号 ２、発明の名称 プリント配線板 ３、補正をする者 事件との関係 特許１１１願人 住 所 大阪〃旧真市大字門頁１ （１４８番地名 称
（５８３）松下電工株式会社 代表者 代表即設 小 林 郁 ４、代理人 ６、補正の対象 明細書 ７、補正の内容 （１１明細書第２頁第１１行に「いわゆるｒｃと呼ばれ
る使用法」とあるを、「すなわち、リード付部品として
ＩＣ等の半導体チップを使用する（いわゆるディスクリ
ート部品としての使用法」と訂正する。
Claims (1)
- （１）金属ベース基板上に絶縁層が重ね合わされていて
、表面に回路パターンを備え、凹みが形成されているプ
リント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20347183A JPS6094745A (ja) | 1983-10-28 | 1983-10-28 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20347183A JPS6094745A (ja) | 1983-10-28 | 1983-10-28 | プリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6094745A true JPS6094745A (ja) | 1985-05-27 |
Family
ID=16474685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20347183A Pending JPS6094745A (ja) | 1983-10-28 | 1983-10-28 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6094745A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6442043B1 (en) | 1999-08-11 | 2002-08-27 | Fujikura Limited | Chip assembly module of bump connection type using a multi-layer printed circuit substrate |
| CN111182742A (zh) * | 2018-11-09 | 2020-05-19 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
-
1983
- 1983-10-28 JP JP20347183A patent/JPS6094745A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6442043B1 (en) | 1999-08-11 | 2002-08-27 | Fujikura Limited | Chip assembly module of bump connection type using a multi-layer printed circuit substrate |
| CN111182742A (zh) * | 2018-11-09 | 2020-05-19 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
| CN111182742B (zh) * | 2018-11-09 | 2021-05-28 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103946976A (zh) | 具有翻转式球接合表面的双层级引线框架及装置封装 | |
| JP2002057241A (ja) | 移植性導電パターンを含む半導体パッケージ及びその製造方法 | |
| US7439098B2 (en) | Semiconductor package for encapsulating multiple dies and method of manufacturing the same | |
| JP2008218979A (ja) | 電子パッケージ及びその製造方法 | |
| JPH11284101A (ja) | 半導体装置用パッケ―ジおよびその製造方法 | |
| US6650005B2 (en) | Micro BGA package | |
| JPS6094745A (ja) | プリント配線板 | |
| JP2622862B2 (ja) | リード付電子部品搭載用基板 | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4485210B2 (ja) | 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法 | |
| JPH0974149A (ja) | 小型パッケージ及びその製造方法 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| JPH0241866Y2 (ja) | ||
| US20220270960A1 (en) | Open-Cavity Package for Chip Sensor | |
| JP2944586B2 (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JPH06216492A (ja) | 電子装置 | |
| JP2000124401A (ja) | 半導体装置 | |
| KR100195507B1 (ko) | 박형 반도체 칩 패키지 소자 | |
| JPH1084055A (ja) | 半導体装置及びその製造方法 | |
| JP2002368030A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2823189B2 (ja) | 半導体装置 | |
| KR940010298A (ko) | 반도체 패키지 및 그의 제조방법 | |
| JPH04188656A (ja) | 混成集積回路の封止構造 | |
| JPS6066836A (ja) | 封止半導体装置 | |
| US7868433B2 (en) | Low stress cavity package |