KR20010056617A - 반도체패키지 - Google Patents

반도체패키지 Download PDF

Info

Publication number
KR20010056617A
KR20010056617A KR1019990058163A KR19990058163A KR20010056617A KR 20010056617 A KR20010056617 A KR 20010056617A KR 1019990058163 A KR1019990058163 A KR 1019990058163A KR 19990058163 A KR19990058163 A KR 19990058163A KR 20010056617 A KR20010056617 A KR 20010056617A
Authority
KR
South Korea
Prior art keywords
mounting plate
chip mounting
chip
semiconductor package
semiconductor
Prior art date
Application number
KR1019990058163A
Other languages
English (en)
Inventor
크라울리씬티모티
알바레즈엔젤오라부레나
Original Assignee
프랑크 제이. 마르쿠치
암코 테크놀로지, 아이엔씨
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프랑크 제이. 마르쿠치, 암코 테크놀로지, 아이엔씨, 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 프랑크 제이. 마르쿠치
Priority to KR1019990058163A priority Critical patent/KR20010056617A/ko
Priority to JP2000015004A priority patent/JP2001077278A/ja
Priority to US09/687,876 priority patent/US6639308B1/en
Priority to SG200007388A priority patent/SG106047A1/en
Publication of KR20010056617A publication Critical patent/KR20010056617A/ko
Priority to US10/662,248 priority patent/US8154111B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

이 발명은 반도체패키지에 관한 것으로, 종래의 반도체패키지가 갖는 풋프린트(foot print)를 그대로 사용하면서도 더욱 큰 반도체칩을 탑재할 수 있고, 칩탑재판과 봉지재로 형성된 몸체와의 락킹력(locking strength)을 향상시키기 위해, 상면에 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 저면에 접착제로 접착된 칩탑재판과; 상기 칩탑재판의 외주연에 일정거리 이격되어 형성되어 있되, 상기 칩탑재판의 상면과 동일면을 유지하고, 두께는 상기 칩탑재판보다 두껍게 형성되어 있으며, 상기 칩탑재판을 향하는 단부에는 에칭부가 형성되어 있는 다수의 내부리드와; 상기 반도체칩의 입출력패드와 내부리드를 전기적으로 접속하는 도전성와이어와; 상기 반도체칩, 도전성와이어, 칩탑재판 및 내부리드 등이 봉지재로 봉지되어 있되, 상기 칩탑재판 전체는 봉지재 내측에 위치되어 있고, 내부리드의 저면은 상기 봉지재와 동일면을 이루도록 형성된 몸체를 포함하여 이루어진 반도체패키지.

Description

반도체패키지{semiconductor package}
본 발명은 반도체패키지에 관한 것으로, 더욱 상세하게 설명하면 종래의 반도체패키지가 갖는 풋프린트(foot print)를 그대로 사용하면서도 더욱 큰 반도체칩을 탑재할 수 있고, 또한 칩탑재판과 봉지재로 형성된 몸체와의 락킹력(locking strength)을 향상시킬 수 있는 반도체패키지에 관한 것이다.
초소형의 전자부품 회로 설계에서는 많은 수의 반도체칩들이 패키징되어 최소시간내에 그것들이 다기능을 수행할 수 있도록 상호 연결되는 것이 바람직하다. 그리고, 반도체칩이 고집적화됨에 따라 반도체패키지의 실장 기술도 점차 고밀도화로 변화되고 있다.
즉, 전자기기의 고속화, 소형화 및 다기능화의 요구는 기억 용량의 확대에 따른 반도체칩 크기의 대형화, 실장 밀도의 향상을 위한 반도체패키지의 박형화, 다핀화를 만족시키는 효율적인 대형 반도체칩의 탑재 방법 및 실장 능력을 높이는 기술 개발을 요구하고 있다.
도1a 및 도1b는 종래 통상적인 표면 실장형 반도체패키지로서 SOIC형(Small Outline Integrated Circuit type) 반도체 패키지를 도시한 단면도 및 저면도이다. 이밖에도 SOJ형(Small Outline J-bend type), SOP형(Small Outline Package type), QFP형(Quad Flat Package) 반도체패키지 등이 있으나 이들의 내부 구조는 모두 유사한 구조로 형성되어 있으며, 이들의 차이는 반도체패키지의 절곡된 형에 의한 구분이므로, 이중에서 도1a 및 도1b에 도시된 SOIC형 반도체패키지를 중심으로 종래 기술을 설명한다.
먼저, 상면에 다수의 입출력패드(2a)가 형성된 반도체칩(2)이 구비되어 있고, 상기 반도체칩(2)은 도전성 또는 비도전성의 접착제(3) 의해 칩탑재판(4)에 접착되어 있다. 상기 반도체칩(2)의 양측면에는 일정 거리 이격되어 다수의 내부리드(6)가 위치되어 있고, 상기 내부리드(6)에 연장되어서는 대략 갈매기 날개형으로 절곡된 외부리드(7)가 형성되어 있다. 상기 반도체칩(2)의 입출력패드(2a)와 내부리드(6)는 골드와이어나 알루미늄와이어와 같은 도전성와이어(8)에 의해 전기적으로 상호 접속되어 있다.
한편, 상기 반도체칩(2), 칩탑재판(4), 도전성와이어(8) 및 내부리드(6)는 외부의 먼지, 열, 습기, 전기적, 기계적 부하등 각종 외부 요인에 의한 파손을 방지하기 위해 에폭시 수지 또는 수지계 성형 재료인 봉지재로 봉지되어 소정의 몸체(10)를 형성하고 있다.
여기서, 상기 칩탑재판(4), 내부리드(6) 및 외부리드(7) 등은 통상 구리(Cu) 또는 얼로이(alloy) 42에 의해 제조된 것들이며, 이들을 리드프레임이라고 한다.
또한, 상기 내부리드(6)의 상면에는 도전성와이어(8)와의 본딩력을 향상시키기 위해 은(Ag)이 도금되어 있고, 마더보드에 솔더(solder) 등에 의해 융착되는 외부리드(7)에는 니켈(Ni), 주석(Sn) 및 팔라디움(Pd) 등이 도금되어 있다.
이상에서와 같은 구조로 이루어진 종래의 반도체패키지에서는, 칩탑재판이 반도체칩의 크기보다 큰 영역을 점유하고 있으며, 칩탑재판 주변의 내부 리드들이 상기 칩탑재판 또는 각각의 내부리드와 서로 일정한 간격으로 유지되어 있기 때문에, 대형 크기의 반도체칩 탑재를 위한 공간의 확보가 어렵게 되어 있다.
더불어, 상기 반도체패키지에 형성된 외부리드가 반도체패키지의 좌우 측면 두방향 또는 전후좌우 측면의 네방향으로 빠져나와 형성되기 때문에, 이러한 반도체패키지를 마더보드에 실장할 경우, 상기 반도체패키지들의 마더보드에서 상당 영역을 차지하게 되어 실장밀도를 감소시킴은 물론, 마더보드에 형성되는 전기적 패턴의 설계 여유도를 감소시키는 문제점이 있게 된다.
또한, 상기와 같은 반도체패키지에 대형 반도체칩을 탑재할 경우에는 그 리드프레임의 크기 자체 즉, 반도체패키지의 크기 자체가 커지게 됨으로써, 마더보드에서의 실장밀도를 저하시킴은 물론, 그 마더보드의 크기를 대형화하게 되며, 더불어 상기 반도체패키지의 외부리드가 융착되는 마더보드의 풋프린트 영역을 다시 설계해야만 하는 문제점이 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 종래의 반도체패키지가 갖는 풋프린트(foot print) 영역을 그대로 사용하면서도 더욱 큰 반도체칩을 탑재할 수 있고, 칩탑재판과 봉지재의 락킹력(locking strength)을 향상시킬 수 있는 반도체패키지를 제공하는데 있다.
본 발명의 다른 목적은 봉지 공정중 봉지재의 유동성을 향상시켜 도전성와이어의 스위핑을 억제할 수 있는 반도체패키지를 제공하는데 있다.
도1a 및 도1b는 종래의 반도체패키지를 도시한 단면도 및 저면도이다.
도2a 및 도2b는 본 발명에 의한 반도체패키지를 도시한 단면도 및 봉지재를 제거한 상태의 반도체패키지를 도시한 사시도이다.
도3은 본 발명의 다른 실시예인 반도체패키지를 도시한 단면도이다.
도4는 본 발명에 의한 반도체패키지의 저면을 도시한 저면도이다.
- 도면중 주요 부호에 대한 설명 -
100,101; 본 발명에 의한 반도체패키지
2; 반도체칩 2a; 입출력패드
3a; 접착제 3b; 접착테이프
4; 칩탑재판 6; 내부리드
6a; 에칭부 8; 도전성와이어
10; 몸체
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 상면에 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 저면에 접착제로 접착된 칩탑재판과; 상기 칩탑재판의 외주연에 일정거리 이격되어 형성되어 있되, 상기 칩탑재판의 상면과 동일면을 유지하고, 두께는 상기 칩탑재판보다 두껍게 형성되어 있으며,상기 칩탑재판을 향하는 단부에는 에칭부가 형성되어 있는 다수의 내부리드와; 상기 반도체칩의 입출력패드와 내부리드를 전기적으로 접속하는 도전성와이어와; 상기 반도체칩, 도전성와이어, 칩탑재판 및 내부리드 등이 봉지재로 봉지되어 있되, 상기 칩탑재판 전체는 봉지재 내측에 위치되어 있고, 내부리드의 저면은 상기 봉지재 외측으로 노출된 동시에 내부리드의 측면과 봉지재의 측면이 동일면을 이루도록 형성된 몸체를 포함하여 이루어진 것을 특징으로 한다.
상기 칩탑재판의 두께는 내부리드의 두께에 대하여 대략 1/4~4/3이 되도록 함이 바람직하다.
또한, 상기 반도체칩은 상기 내부리드의 상면까지 연장되어 형성된 것을 사용할 수도 있다.
상기와 같이 하여 본 발명에 의한 반도체패키지에 의하면 반도체패키지의 전체 크기는 종래의 SOIC형 반도체패키지와 같은 크기를 가지면서도 탑재되는 반도체칩의 크기는 대략 3.5배의 것을 사용할 수 있는 장점이 있다.
또한, 본 발명에 의한 반도체패키지에서 내부리드의 저면 즉, 랜드가 형성된 위치는 종래 SOIC형 반도체패키지에서 외부리드가 마더보드에 융착되는 위치와 동일하게 형성할 수 있음으로써 종래의 풋프린트 영역을 그대로 사용할 수 있는 장점이 있다. 이는 곧 마더보드의 설계 변경을 하지 않아도 됨을 의미한다.
더불어, 반도체칩을 탑재하는 칩탑재판의 두께가 내부리드 두께의 1/4~4/3 정도인 것을 사용하여, 상기 칩탑재판이 봉지재로 형성되는 몸체내에 위치하도록 함으로써 그 락킹력을 증강시킬 수 있고, 또한 봉지 공정중에는 봉지재의 유동성이향상되어 와이어 스위핑을 억제할 수 있게 된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a 및 도2b는 본 발명에 의한 반도체패키지(100)를 도시한 단면도 및 몸체를 제거한 상태의 반도체패키지(100)를 도시한 사시도이다.
도시된 바와 같이 상면에 다수의 입출력패드(2a)가 위치된 반도체칩(2)이 위치되어 있고, 상기 반도체칩(2)은 도전성 또는 비도전성의 접착제(3a)에 의해 칩탑재판(4) 상면에 접착되어 있다.
상기 칩탑재판(4)의 외주연에는 일정거리 이격되어 다수의 내부리드(6)가 형성되어 있다. 상기 내부리드(6)의 상면은 상기 칩탑재판(4)의 상면과 동일면을 유지하도록 되어 있고, 그 두께는 상기 칩탑재판(4)의 두께보다 두껍게 형성되어 있다. 또한 차후 봉지재로 형성된 몸체(10)와의 락킹력을 증가시키기 위해 상기 칩탑재판(4)을 향하는 내부리드(6)의 단부에는 에칭부(6a)가 형성되어 그 두께가 내부리드(6)보다 작게 형성되어있다.
상기 반도체칩(2)의 입출력패드(2a)와 내부리드(6)는 골드와이어 또는 알루미늄와이어와 같은 도전성와이어(8)에 의해 전기적으로 상호 접속되어 있다.
상기 반도체칩(2), 도전성와이어(8), 칩탑재판(4) 및 내부리드(6) 등은 봉지재로 봉지되어 소정의 몸체(10)를 형성하고 있다. 상기 칩탑재판(4) 전체는 몸체(10) 내측에 위치되어 있고, 내부리드(6)의 저면(랜드)은 몸체(10)의 저면과동일면을 이루며 외부로 노출되어 있다.
여기서, 상기 칩탑재판(4), 내부리드(6) 등은 구리 또는 얼로이 42 등으로 형성되며, 상기 칩탑재판(4)의 두께는 내부리드(6)의 두께에 비하여 대략 1/4~4/3인 것을 사용한다.
바람직하기로, 상기 칩탑재판(4)의 두께는 내부리드(6)에 형성된 에칭부(6a)의 두께와 같도록 형성할 수 있으나, 이를 한정하는 것은 아니다.
상기 칩탑재판(4)의 두께를 내부리드(6)의 두께보다 얇게 형성하는 이유는 상기 칩탑재판(4)이 몸체(10) 내측에 위치하도록 하여 몸체(10)와의 락킹력을 증가시킴은 물론, 봉지 공정중 봉지재가 상기 칩탑재판의 상면은 물론 저면 사이로도 봉지재가 흐르게 하여 그 봉지재의 유동성을 향상시킴으로써 와이어 스위핑을 억제하기 위함이다. 또한 커스토머(customer)에 따라서는 상기 칩탑재판(4)이 몸체(10) 저면으로 노출되지 않은 것을 요구하는 경우가 있는데 이를 만족시키기 위함이다.
한편, 상기 봉지재로 형성된 몸체(10)의 측면은 내부리드(6)의 단부와 동일면을 이루도록 형성되어 있다. 이는 몸체(10)의 체적을 최대로 확보하여 반도체칩(2)이나 도전성와이어(8) 등을 안전하게 보호하고, 또한 락킹력을 최대한 확보하기 위함이다.
도3은 본 발명의 다른 실시예인 반도체패키지(101)를 도시한 단면도이다.
도시된 바와 같이 칩탑재판(4)의 상면과 내부리드(6)의 상면이 동일면을 이루기 때문에 반도체칩(2)은 상기 칩탑재판(4) 및 내부리드(6)의 상면에 걸쳐서 탑재될 수 있다. 이때, 상기 반도체칩(2)과 칩탑재판(4), 내부리드(6)와의 접착수단은 바람직하기로 접착테이프(3b)를 이용함이 바람직하다. 즉, 도2a 및 도2b에서와 같이 액체성 접착제(3a)를 사용할 경우에는 내부리드(6)에서 도전성와이어(8)로 본딩될 영역 또는 내부리드(6)와 칩탑재판(4) 사이의 외부 영역을 오염시킬 우려가 있으므로 고체성의 접착테이프(3b)를 사용함이 바람직하다. 마찬가지로, 상기 칩탑재판(4)의 두께는 내부리드(6)의 두께보다 작게 형성함으로써 상기 칩탑재판(4)이 몸체(10) 내측에 위치하도록 되어 있고, 또한 내부리드(6)의 저면과 몸체(10)의 저면은 동일면을 이룸으로써 내부리드(6)의 저면은 몸체(10) 저면으로 노출되어 있다.
한편, 도4는 본 발명에 의한 반도체패키지(100,101)의 저면을 도시한 저면도로서 탑재될 수 있는 반도체칩(2)의 크기를 점선으로 도시하였다.
도시된 바와 같이 본 발명에 의한 반도체패키지(100,101)는 종래의 SOIC형 반도체패키지(100')에서 탑재된 반도체칩(2)은 물론 그것보다 큰 대략 3.5배에 이르는 반도체칩(2)을 탑재할 수 있으며, 또한 마더보드에 솔더 등으로 융착되는 내부리드(6)의 저면(랜드) 위치가 종래의 SOIC형 반도체패키지(100')에서 외부리드(7)의 저면 위치와 동일한 위치에 형성됨으로써 마더보드의 설계 변경을 요하지 않고 그대로 실장할 수 있는 장점이 있다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기예만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서 본 발명에 의한 반도체패키지는, 반도체패키지의 전체 크기는 종래의 SOIC형 반도체패키지와 같은 크기를 가지면서도 탑재되는 반도체칩의 크기는 대략 3.5배의 것까지 사용할 수 있는 장점이 있다.
또한, 내부리드의 저면(랜드) 위치는 종래 SOIC형 반도체패키지에서 외부리드가 마더보드에 융착되는 위치와 동일한 위치에 형성할 수 있음으로써 종래의 풋프린트 영역을 그대로 사용할 수 있는 장점이 있다. 이는 곧 마더보드의 설계 변경을 요하지 않게 됨을 의미한다.
또한, 반도체칩을 탑재하는 칩탑재판의 두께가 내부리드 두께의 1/4~4/3 정도인 것을 사용하여, 상기 칩탑재판이 봉지재로 형성되는 몸체 내측에 위치하도록 함으로써 그 락킹력을 증강시킬 수 있고, 또한 봉지 공정중 봉지재의 유동성을 향상시킴으로써 와이어 스위핑을 억제할 수 있는 효과가 있다.

Claims (3)

  1. 상면에 다수의 입출력패드가 형성된 반도체칩과;
    상기 반도체칩의 저면에 접착제로 접착된 칩탑재판과;
    상기 칩탑재판의 외주연에 일정거리 이격되어 형성되어 있되, 상기 칩탑재판의 상면과 동일면을 유지하고, 두께는 상기 칩탑재판보다 두껍게 형성되어 있으며, 상기 칩탑재판을 향하는 단부에는 에칭부가 형성되어 있는 다수의 내부리드와;
    상기 반도체칩의 입출력패드와 내부리드를 전기적으로 접속하는 도전성와이어와;
    상기 반도체칩, 도전성와이어, 칩탑재판 및 내부리드 등이 봉지재로 봉지되어 있되, 상기 칩탑재판 전체는 봉지재 내측에 위치되어 있고, 내부리드의 저면은 상기 봉지재 외측으로 노출된 동시에 내부리드의 측면과 봉지재의 측면이 동일면을 이루도록 형성된 몸체를 포함하여 이루어진 반도체패키지.
  2. 제1항에 있어서, 상기 칩탑재판의 두께는 내부리드의 두께에 대하여 대략 1/4~4/3인 것을 특징으로 하는 반도체패키지.
  3. 제1항에 있어서, 상기 반도체칩은 상기 내부리드의 상면까지 연장되어 형성된 것을 특징으로 하는 반도체패키지.
KR1019990058163A 1999-10-15 1999-12-16 반도체패키지 KR20010056617A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019990058163A KR20010056617A (ko) 1999-12-16 1999-12-16 반도체패키지
JP2000015004A JP2001077278A (ja) 1999-10-15 2000-01-24 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド
US09/687,876 US6639308B1 (en) 1999-12-16 2000-10-13 Near chip size semiconductor package
SG200007388A SG106047A1 (en) 1999-12-16 2000-12-09 Near chip size semiconductor package
US10/662,248 US8154111B2 (en) 1999-12-16 2003-09-15 Near chip size semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990058163A KR20010056617A (ko) 1999-12-16 1999-12-16 반도체패키지

Publications (1)

Publication Number Publication Date
KR20010056617A true KR20010056617A (ko) 2001-07-04

Family

ID=19626247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990058163A KR20010056617A (ko) 1999-10-15 1999-12-16 반도체패키지

Country Status (1)

Country Link
KR (1) KR20010056617A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020065735A (ko) * 2001-02-07 2002-08-14 주식회사 칩팩코리아 반도체 패키지 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020065735A (ko) * 2001-02-07 2002-08-14 주식회사 칩팩코리아 반도체 패키지 및 그 제조방법

Similar Documents

Publication Publication Date Title
US6876069B2 (en) Ground plane for exposed package
US5800958A (en) Electrically enhanced power quad flat pack arrangement
KR100260997B1 (ko) 반도체패키지
US5854512A (en) High density leaded ball-grid array package
US6396129B1 (en) Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package
KR20010056618A (ko) 반도체패키지
KR20030027413A (ko) 칩 사이에 스페이서가 삽입된 멀티 칩 패키지와 그 제조방법
US8395246B2 (en) Two-sided die in a four-sided leadframe based package
US20040070948A1 (en) Cavity-down ball grid array semiconductor package with heat spreader
US6849952B2 (en) Semiconductor device and its manufacturing method
KR19990085107A (ko) 반도체칩 패키지 및 그 제조방법
US5468991A (en) Lead frame having dummy leads
US20040159929A1 (en) Semiconductor die package having two die paddles
KR20010037246A (ko) 리드프레임 및 이를 이용한 반도체패키지
KR20010056617A (ko) 반도체패키지
KR20080067891A (ko) 멀티 칩 패키지
KR100460048B1 (ko) 범프 칩 케리어 패키지 및 그의 제조방법
KR0119757Y1 (ko) 반도체 패키지
KR100658903B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
KR100457421B1 (ko) 반도체패키지
KR100381836B1 (ko) 반도체패키지
KR100542672B1 (ko) 반도체패키지
KR20040013736A (ko) 반도체 패키지 제조방법
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)
KR100369501B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application