KR20020049940A - 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법 - Google Patents

웨이퍼 레벨 칩스케일 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20020049940A
KR20020049940A KR1020000079268A KR20000079268A KR20020049940A KR 20020049940 A KR20020049940 A KR 20020049940A KR 1020000079268 A KR1020000079268 A KR 1020000079268A KR 20000079268 A KR20000079268 A KR 20000079268A KR 20020049940 A KR20020049940 A KR 20020049940A
Authority
KR
South Korea
Prior art keywords
lead
pad
center
chip
solder
Prior art date
Application number
KR1020000079268A
Other languages
English (en)
Inventor
최창국
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000079268A priority Critical patent/KR20020049940A/ko
Publication of KR20020049940A publication Critical patent/KR20020049940A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 웨이퍼 레벨 칩스케일 패키지에 관한 것으로서, 더욱 상세하게는 값싸고 신뢰성 높은 기존의 부자재(附資材)인 리드프레임을 이용하여 경박단소화된 새로운 구조의 웨이퍼 레벨 칩스케일 패키지를 제공하기 위한 것이다.
이를 위해, 본 발명은 센터패드(2)를 구비한 칩(1)과, 상기 칩(1) 상면의 센터패드(2) 양측에 각각 부착되는 접착테이프(3)와, 상기 각 접착테이프(3)에 부착되며 칩 사이즈 내에 위치하는 리드(4)와, 상기 칩(1)의 센터패드(2)와 리드(4)를 각각 연결하는 전도성연결부재(6)와, 상기 리드(4)의 끝단부를 제외하고 칩(1)상면이 봉지되도록 하는 몰드바디(7)와, 상기 리드(4) 끝단부 상면에 접합되며 절곡되어 몰드바디(7) 상면에 밀착되는 솔더패드(8)를 포함하여서 됨을 특징으로 하는 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법이 제공된다.

Description

웨이퍼 레벨 칩스케일 패키지 및 그 제조방법{chip scale semiconductor package in wafer level and method for fabricating the same}
본 발명은 웨이퍼 레벨 칩스케일 패키지에 관한 것으로서, 더욱 상세하게는 기존의 부자재인 리드프레임을 이용하여 경박단소화된 새로운 구조의 웨이퍼 레벨 칩스케일 패키지를 제공하기 위한 것이다.
일반적으로, 반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지금까지 계속 발전해오고 있다.
즉, 소형화에 대한 요구는 칩 스케일에 근접한 패키지에 대한 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키지 제조 기술에 대한 중요성을 부각시키고 있다.
한편, 일반적으로 반도체소자는 집적회로가 형성된 웨이퍼 상태에서 낱개의 칩으로 각각 분리된 후, 이것을 플라스틱 패키지나 세라믹 패키지에 탑재하여 기판에의 실장이 용이하도록 조립하는 패키징 공정을 거치게 된다.
이와 같이 행해지는 반도체소자에 대한 패키징 공정의 주목적은 기판이나 소켓에 실장하기 위한 형상의 확보와 기능보호에 있다고 할 수 있다.
또한, 최근에는 집적회로의 고집적화에 따라 다핀화, 미세조립기술, 또 실장형태의 다양화에 따른 패키지의 다종류화 등, 조립공정과 관련된 기술도 각각 세분된 분야에 따라 크게 변화하고 있다.
반도체 조립공정의 개요에 대해 현재 가장 많이 사용되고 있는 플라스틱 타입의 반도체소자를 예로 들어 설명하면 다음과 같다.
먼저, 전기적 회로가 형성된 웨이퍼를 각각의 단일 칩으로 분리하는데, 이때 Si(실리콘)는 모스경도 7로서 딱딱하고 깨지기 쉬운 성질을 갖고 있으므로 웨이퍼의 제조시 미리 분리할 라인에 절단하기 위한 물질을 넣어두고 이 분리라인을 따라 브레이크 응력을 가해 파괴, 분리시키는 방법을 취하는 경우가 많다.
또한, 분리된 각각의 반도체 칩은 리드프레임의 다이패드에 본딩되고, 이때의 접합방법은 Au-Si 공정(共晶)법, 납땜법, 수지접착법 등이 있으며 용도에 따라 알맞은 방법이 선택되어 사용된다.
한편, 전술한 바와 같이 반도체 칩을 리드프레임의 다이패드에 접착하는 목적은 조립이 완료된 후 기판에 실장시키기 위해서 뿐만 아니라, 전기적 입출력단자나 어스(earth)를 겸하는 일도 있으며 소자의 동작시 발생하는 열의 방열통로로서도 필요로 하는 경우가 있기 때문이다.
상기와 같이 반도체 칩을 본딩한 후에는 칩의 본딩패드와 리드프레임의 인너리드를 와이어로 본딩하므로써 연결하게 되며, 와이어 본딩의 방법으로 플라스틱 봉함 패키지에서는 일반적으로 골드 와이어를 사용한 열압착법 또는 열압착법과 초음파법을 혼용한 방법이 주로 이용되고 있다.
또한, 와이어 본딩에 의해 반도체 칩과 인너리드가 전기적으로 연결된 후에는 칩을 고순도의 에폭시 수지를 사용하여 성형 봉합하므로써 몰드바디를 형성시키는 몰딩공정이 수행되는데, 이때 사용되는 에폭시 수지는 집적회로의 신뢰성을 좌우하는 중요한 요소이며, 수지의 고순도화와 몰딩시 집적회로에 주어지는 응력을 저감시키기 위한 저응력화 등의 개선이 추진되고 있다.
그리고, 상기한 공정이 완료된 후에는 IC 패키지를 소켓이나 기판에 실장하기 위해 아웃터리드(outer lead)를 소정의 형상으로 절단하고 성형하는 공정이 행해지며, 아웃터리드에는 실장접합성(납땜성)을 향상시키기 위해 도금이나 납딥(dip)이 처리된다.
한편, 반도체 패키지는 실장형태 및 리드형태에 따라 여러 가지 유형으로 나뉘는데, 패키지의 대표적인 예로서는 전술한 DIP(Dual Inline Package)외에 QFP(Quad Flat Package), TSOP(Thin Small Outline Package), BGA 패키지( Ball Grid Array package), BLP(Bottom Leaded Package) 등이 있으며, 계속 다핀(多-pin)화 또는 경박단소(輕薄短小)화 되고 있다.
상기한 패키지 타입중, BGA 패키지(Ball Grid Array package)는 반도체 칩이 부착된 기판의 이면에 구형의 솔더볼을 소정의 상태로 배열(Array)하여 아웃터리드(outer lead) 대신으로 사용하게 되며, 상기 BGA 패키지는 패키지 몸체(Package Body) 면적을 QFP(Quad Flat Package) 타입보다 작게 할 수 있으며, QFP와는 달리 리드의 변형이 없는 장점이 있다.
대신, 상기 BGA 패키지는 기존의 리드프레임에 비해 값이 비싼 회로기판을사용하므로 제조원가가 높아지고, 반도체 칩 및 골드 와이어의 보호를 위해 봉지공정 수행시 상형 및 하형에 의해 회로기판이 눌러져 솔더마스크에 크랙이 발생할 우려가 높아지는 등의 단점이 있다.
한편, BLP(Bottom Leaded Package)는 패키지 몸체의 바텀면을 통해 노출된 리드를 이용하여 기판에 실장하므로, 패키지 몸체의 두께를 아웃터리드를 갖는 DIP나 QFP 타입에 비해 작게 할 수 있다.
그리고, 최근에는 μ-BGA등 웨이퍼 레벨 칩스케일 패키지의 개발이 가속화되고 있으며, 상기한 각 반도체 패키지들은 실장면적, 입출력 단자수, 전기적 신뢰성, 제조공정의 유연성, 제조비용등에 있어 제각기 장점 및 단점을 갖고 있다.
따라서, 상기한 각 패키지들의 장점을 살리면서 단점을 해소한 새로운 타입의 반도체 패키지가 지속적으로 연구 개발되고 있는 실정이다.
본 발명은 상기한 바와 같이 기존의 반도체 패키지가 갖는 장점을 최대한 살리면서 단점은 해소한 새로운 타입의 웨이퍼 레벨 칩스케일 패키지를 제공하기 위한 것으로서, 값싸고 신뢰성 높은 기존의 부자재(附資材)인 리드프레임을 이용하므로써 제조 비용 측면에서는 저비용으로 제조가능하고 구조적 측면에서는 경박단소하며 신뢰성이 높은 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법을 제공하는데 그 목적이 있다.
도 1은 본 발명의 웨이퍼 레벨 칩스케일 패키지를 나타낸 종단면도
도 2a 내지 도 2h는 본 발명의 패키지 제조 과정을 나타낸 종단면도로서,
도 2a는 웨이퍼 상면에 리드 및 더미테이프가 구비된 접착테이프를 부착한 후의 상태도
도 2b는 와이어 본딩 후의 상태도
도 2c는 봉지후의 상태도
도 2d는 더미테이프 제거후의 상태도
도 2e는 솔더패드 형성후의 상태도
도 2f는 솔더볼 부착후의 상태도
도 2g는 다이싱 시의 상태도
도 2h는 다이싱 후의 완성된 개별 패키지를 나타낸 종단면도
* 도면의 주요부분에 대한 부호의 설명 *
1:칩 2:센터패드
3:접착테이프 4:리드
5:더미테이프 6:전도성연결부재
7:몰드바디 8:솔더패드
9:솔더볼 10:소잉휠
W:웨이퍼
상기한 목적을 달성하기 위해, 본 발명은 센터패드를 구비한 칩과, 상기 칩상면의 센터패드 양측에 각각 부착되는 접착테이프와, 상기 각 접착테이프에 부착되며 칩 사이즈 내에 위치하는 리드와, 상기 칩의 센터패드와 리드를 각각 연결하는 전도성연결부재와, 상기 리드의 끝단부를 제외하고 칩상면이 봉지되도록 하는 몰드바디와, 상기 리드 끝단부 상면에 접합되며 절곡되어 몰드바디 상면에 밀착되는 솔더패드를 포함하여서 됨을 특징으로 하는 웨이퍼 레벨 칩스케일 패키지가 제공된다.
한편, 상기한 목적을 달성하기 위한 본 발명의 다른 형태는, 웨이퍼상에 형성된 각 단위소자의 센터패드 양측에 접착테이프를 부착하는 단계와, 단위소자의 센터패드와 이에 이웃하는 단위소자의 센터패드 사이에 위치하는 두 개의 접착테이프 상면에 리드를 부착하는 단계와, 상기 리드의 상면 중심부에 더미테이프를 부착하는 단계와, 각 센터패드와 리드를 와이어 본딩하여 전기적으로 연결하는 단계와, 상기 더미테이프의 상단부만이 노출되도록 상기 웨이퍼(W) 상면을 봉지제로 봉지하여 몰드바디를 형성하는 단계와, 상기 더미테이프를 제거하여 리드를 노출시키는 단계와, 상기 리드 노출면을 중심으로 양측 센터패드에 못미치는 영역까지 솔더패드를 형성하는 단계와, 상기 솔더패드의 중심부를 따라 소잉하여 개별 패키지 단위로 분리시키는 단계를 포함하여서 됨을 특징으로 하는 웨이퍼 레벨 칩스케일 패키지 제조방법이 제공된다.
이하, 본 발명의 실시예를 첨부도면 도 1 내지 도 2h를 참조하여 설명하면 다음과 같다.
도 1은 본 발명의 웨이퍼 레벨 칩스케일 패키지를 나타낸 종단면도로서, 본발명의 웨이퍼 레벨 칩스케일 패키지는, 센터패드(2)를 구비한 칩(1)과, 상기 칩(1) 상면의 센터패드(2) 양측에 각각 부착되는 접착테이프(3)와, 상기 각 접착테이프(3)에 부착되며 칩 사이즈 내에 위치하는 리드(4)와, 상기 칩(1)의 센터패드(2)와 리드(4)를 각각 연결하는 전도성연결부재(6)와, 상기 리드(4)의 끝단부를 제외하고 칩(1)상면이 봉지되도록 하는 몰드바디(7)와, 상기 리드(4) 끝단부 상면에 접합되며 절곡되어 몰드바디(7) 상면에 밀착되는 솔더패드(8)를 포함하여 구성된다.
이 때, 상기 솔더패드(8)에는 솔더볼(9)이 부착될 수 있다.
이와 같이 구성된 본 발명의 웨이퍼 레벨 칩스케일 패키지 제조 과정은 다음과 같다.
먼저, 웨이퍼(W)상에 형성된 각 단위소자의 센터패드(2) 양측에 접착테이프(3)를 부착하고, 이어 각 단위소자의 센터패드(2)와 이에 이웃하는 단위소자의 센터패드(2) 사이에 위치하는 두 개의 접착테이프(3) 상면에 걸치도록 리드(4)를 부착한 후, 상기 리드(4)의 상면 중심부에 더미테이프(5)(dummy tape)를 부착한다.(도 2a 참조)
이 때, 접착테이프(3) 상에 리드(4) 및 더미테이프(5)가 이미 부착되어진 어셈블리 상태에서 웨이퍼(W) 상면에 상기 어셈블리를 부착해도 무방하다.
그 후, 웨이퍼(W) 상에서 각 센터패드(2)와 리드(4)를 전도성연결부재(6)인 골드와이어등으로 와이어 본딩하여 전기적으로 연결하고(도 2b참조), 이어 상기 더미테이프(5)의 상단부만이 노출되도록 상기 웨이퍼(W) 상면을 봉지제로 봉지하여몰드바디(7)를 형성한다(도 2c 참조).
이어, 상기 더미테이프(5)를 제거하여 리드(4)를 노출시키고(도 2d 참조), 상기 리드(4) 노출면을 중심으로 양측 센터패드(2)에 못미치는 영역까지 전도성이 우수한 메탈을 이용하여 솔더패드(8)를 형성한다(도 2e 참조).
이 때, 솔더패드(8)는 대략 걸윙(GULL-WING) 형상을 띠며, 스퍼터링, 증착등 여러 가지 방법에 의해 형성가능하다.
한편, 솔더패드(8) 형성 후에는, 상기 솔더패드(8) 양측의 날개쪽 면에 솔더볼(9)을 부착하고(도 2f 참조), 소잉 휠(10)을 이용하여 상기 솔더패드(8)의 중심부를 따라 소잉하여(도 2g 참조) 개별 패키지 단위로 분리시키므로써 도 2h에서와 같은 형태의 칩스케일 패키지를 완성한다.
한편, 상기와 같이 솔더패드(8)에 솔더볼(9)을 부착하지 않고, 솔더패드(8)가 형성이 완료된 상태에서 상기 솔더패드(8)의 중심부를 따라 소잉하여 개별 패키지 단위로 분리시켜도 무방하다.
즉, 본 발명의 칩스케일 패키지는 솔더볼(9)의 부착이 없이 솔더패드(8)만으로도 마더보드 등에의 실장이 가능하다.
이와 같이 제조된 본 발명의 칩스케일 패키지는 회로기판이나 서키트 필름등을 사용하지 않고 노말 플라스틱 패키지에서 사용하는 값싸고 신뢰성 높은 리드프레임을 이용하는 한편 범프나 탭 본딩이 아닌 와이어 본딩 방식을 이용하므로 인해 비용 측면에서 유리하며, 웨이퍼(W) 상태에서 전공정을 끝낸 후 낱개로 분리하기 때문에 제조시간을 단축시킬 수 있게 된다.
이상에서와 같이, 본 발명은 기존의 반도체 패키지가 갖는 장점을 최대한 살리면서 단점은 해소한 새로운 타입의 웨이퍼 레벨 칩스케일 패키지를 제공하기 위한 것으로서, 값싸고 신뢰성 높은 기존의 부자재(附資材)인 리드프레임을 이용하므로써 제조 비용 측면에서는 저비용으로 제조가능하다.
그리고, 구조적 측면에서는 리드가 칩 사이즈를 벗어나지 않아 경박단소하며, 와이어 본딩 방식을 사용하므로 신뢰성이 높은 웨이퍼 레벨 칩스케일 패키지의 제조가 가능하다.

Claims (6)

  1. 센터패드를 구비한 칩과,
    상기 칩 상면의 센터패드 양측에 각각 부착되는 접착테이프와,
    상기 각 접착테이프에 부착되며 두 센터패드 사이에 위치하는 리드와,
    상기 칩의 센터패드와 리드를 각각 연결하는 전도성연결부재와,
    상기 리드의 끝단부를 제외하고 칩상면이 봉지되도록 하는 몰드바디와,
    상기 리드 끝단부 상면에 접합되며 절곡되어 몰드바디 상면에 밀착되는 솔더패드를 포함하여서 됨을 특징으로 하는 웨이퍼 레벨 칩스케일 패키지.
  2. 제 1 항에 있어서,
    상기 솔더패드에는 솔더볼이 부착됨을 특징으로 하는 웨이퍼 레벨 칩스케일 패키지.
  3. 제 1 항에 있어서,
    상기 몰드바디는 디스펜싱에 의해 형성됨을 특징으로 하는 웨이퍼 레벨 칩스케일 패키지.
  4. 웨이퍼상에 형성된 각 단위소자의 센터패드 양측에 접착테이프를 부착하는 단계와,
    단위소자의 센터패드와 이에 이웃하는 단위소자의 센터패드 사이에 위치하는 두 개의 접착테이프 상면에 리드를 부착하는 단계와,
    상기 리드의 상면 중심부에 더미테이프를 부착하는 단계와,
    각 센터패드와 리드를 와이어 본딩하여 전기적으로 연결하는 단계와,
    상기 더미테이프의 상단부만이 노출되도록 상기 웨이퍼 상면을 봉지제로 봉지하여 몰드바디를 형성하는 단계와,
    상기 더미테이프를 제거하여 리드를 노출시키는 단계와,
    상기 리드 노출면을 중심으로 양측 센터패드에 못미치는 영역까지 솔더패드를 형성하는 단계와,
    상기 솔더패드의 중심부를 따라 소잉하여 개별 패키지 단위로 분리시키는 단계를 포함하여서 됨을 특징으로 하는 웨이퍼 레벨 칩스케일 패키지 제조방법.
  5. 제 4 항에 있어서,
    상기 솔더패드는 걸윙(GULL-WING) 형상임을 특징으로 하는 웨이퍼 레벨 칩스케일 패키지 제조방법.
  6. 제 4 항에 있어서,
    상기 솔더패드의 양측 날개면 상에는 솔더볼이 부착된 상태에서 소잉이 이루어짐을 특징으로 하는 웨이퍼 레벨 칩스케일 패키지 제조방법.
KR1020000079268A 2000-12-20 2000-12-20 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법 KR20020049940A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000079268A KR20020049940A (ko) 2000-12-20 2000-12-20 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000079268A KR20020049940A (ko) 2000-12-20 2000-12-20 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20020049940A true KR20020049940A (ko) 2002-06-26

Family

ID=27683886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000079268A KR20020049940A (ko) 2000-12-20 2000-12-20 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20020049940A (ko)

Similar Documents

Publication Publication Date Title
KR20020049944A (ko) 반도체 패키지 및 그 제조방법
US6545347B2 (en) Enhanced leadless chip carrier
US6781242B1 (en) Thin ball grid array package
US6894904B2 (en) Tab package
US20020003308A1 (en) Semiconductor chip package and method for fabricating the same
US10290593B2 (en) Method of assembling QFP type semiconductor device
JPH11297917A (ja) 半導体装置及びその製造方法
KR101028573B1 (ko) 칩스케일 패키지 및 그 제조 방법
KR100462373B1 (ko) 칩스케일 패키지 및 그 제조방법
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
KR20020049821A (ko) 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법
KR20020049940A (ko) 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법
KR20020049823A (ko) 반도체 패키지 및 그 제조방법
KR100351920B1 (ko) 반도체 패키지 및 그 제조 방법
KR100356808B1 (ko) 칩 스케일 반도체 패키지
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100384335B1 (ko) 반도체패키지와 그 제조방법
KR20020065735A (ko) 반도체 패키지 및 그 제조방법
KR100308116B1 (ko) 칩스케일반도체패키지및그제조방법_
KR100668817B1 (ko) 반도체 패키지의 제조 방법
KR20020049822A (ko) 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법
KR20020065733A (ko) 반도체 패키지 및 그 제조방법
KR20020065729A (ko) 반도체 패키지
KR20010001774A (ko) 칩 스케일 반도체 패키지 및 그 제조 방법
KR200172710Y1 (ko) 칩 크기의 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid