KR20020049822A - 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법 - Google Patents

Abstract

본 발명은 웨이퍼 레벨 칩스케일 패키지에 관한 것으로서, 더욱 상세하게는 열방출 성능이 뛰어나고 경박단소화된 새로운 구조의 신뢰성 높은 웨이퍼 레벨 칩스케일 패키지를 제공하기 위한 것이다.

이를 위해, 센터패드(2)를 구비한 칩(1)과, 상기 칩(1) 상면에 부착되며 상기 센터패드(2)가 노출되도록 하는 윈도우(300)가 구비된 접착테이프(3)와, 상기 접착테이프(3)의 윈도우 주위에 부착되며 다운셋된 면(400)이 윈도우 내측에 위치하는 리드(4)와, 상기 칩(1)의 센터패드(2)와 리드(4)를 각각 연결하는 와이어(6)와, 상기 리드(4)의 상단면(410)이 노출되도록 센터패드(2)와 와이어(3)를 감싸는 몰드바디(7)와, 상기 칩 하부면에 부착되는 히트싱크(8)를 포함하여서 됨을 특징으로 하는 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법이 제공된다.

Description

웨이퍼 레벨 칩스케일 패키지 및 그 제조방법{chip scale semiconductor package in wafer level and method for fabricating the same }

본 발명은 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법에 관한 것으로서, 경박단소화되고 열방출 성능이 향상된 새로운 구조의 웨이퍼 레벨 칩스케일 패키지를 제공하기 위한 것이다.

일반적으로, 반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지금까지 계속 발전해오고 있다.

즉, 소형화에 대한 요구는 칩 스케일에 근접한 패키지에 대한 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키지 제조 기술에 대한 중요성을 부각시키고 있다.

한편, 일반적으로 반도체소자는 집적회로가 형성된 웨이퍼 상태에서 낱개의 칩으로 각각 분리된 후, 이것을 플라스틱 패키지나 세라믹 패키지에 탑재하여 기판에의 실장이 용이하도록 조립하는 패키징 공정을 거치게 된다.

이와 같이 행해지는 반도체소자에 대한 패키징 공정의 주목적은 기판이나 소켓에 실장하기 위한 형상의 확보와 기능보호에 있다고 할 수 있다.

또한, 최근에는 집적회로의 고집적화에 따라 다핀화, 미세조립기술, 또 실장형태의 다양화에 따른 패키지의 다종류화 등, 조립공정과 관련된 기술도 각각 세분된 분야에 따라 크게 변화하고 있다.

반도체 조립공정의 개요에 대해 현재 가장 많이 사용되고 있는 플라스틱 타입의 반도체소자를 예로 들어 설명하면 다음과 같다.

먼저, 전기적 회로가 형성된 웨이퍼를 각각의 단일 칩으로 분리하는데, 이때 Si(실리콘)는 모스경도 7로서 딱딱하고 깨지기 쉬운 성질을 갖고 있으므로 웨이퍼의 제조시 미리 분리할 라인에 절단하기 위한 물질을 넣어두고 이 분리라인을 따라 브레이크 응력을 가해 파괴, 분리시키는 방법을 취하는 경우가 많다.

또한, 분리된 각각의 반도체 칩은 리드프레임의 다이패드에 본딩되고, 이때의 접합방법은 Au-Si 공정(共晶)법, 납땜법, 수지접착법 등이 있으며 용도에 따라 알맞은 방법이 선택되어 사용된다.

한편, 전술한 바와 같이 반도체 칩을 리드프레임의 다이패드에 접착하는 목적은 조립이 완료된 후 기판에 실장시키기 위해서 뿐만 아니라, 전기적 입출력단자나 어스(earth)를 겸하는 일도 있으며 소자의 동작시 발생하는 열의 방열통로로서도 필요로 하는 경우가 있기 때문이다.

상기와 같이 반도체 칩을 본딩한 후에는 칩의 본딩패드와 리드프레임의 인너리드를 와이어로 본딩하므로써 연결하게 되며, 와이어 본딩의 방법으로 플라스틱 봉함 패키지에서는 일반적으로 골드 와이어를 사용한 열압착법 또는 열압착법과 초음파법을 혼용한 방법이 주로 이용되고 있다.

또한, 와이어 본딩에 의해 반도체 칩과 인너리드가 전기적으로 연결된 후에는 칩을 고순도의 에폭시 수지를 사용하여 성형 봉합하므로써 몰드바디를 형성시키는 몰딩공정이 수행되는데, 이때 사용되는 에폭시 수지는 집적회로의 신뢰성을 좌우하는 중요한 요소이며, 수지의 고순도화와 몰딩시 집적회로에 주어지는 응력을 저감시키기 위한 저응력화 등의 개선이 추진되고 있다.

그리고, 상기한 공정이 완료된 후에는 IC 패키지를 소켓이나 기판에 실장하기 위해 아웃터리드(outer lead)를 소정의 형상으로 절단하고 성형하는 공정이 행해지며, 아웃터리드에는 실장접합성(납땜성)을 향상시키기 위해 도금이나 납딥(dip)이 처리된다.

한편, 반도체 패키지는 실장형태 및 리드형태에 따라 여러 가지 유형으로 나뉘는데, 패키지의 대표적인 예로서는 전술한 DIP(Dual Inline Package)외에 QFP(Quad Flat Package), TSOP(Thin Small Outline Package), BGA 패키지( Ball Grid Array package), BLP(Bottom Leaded Package) 등이 있으며, 계속 다핀(多-pin)화 또는 경박단소(輕薄短小)화 되고 있다.

상기한 패키지 타입중, BGA 패키지(Ball Grid Array package)는 반도체 칩이부착된 기판의 이면에 구형의 솔더볼을 소정의 상태로 배열(Array)하여 아웃터리드(outer lead) 대신으로 사용하게 되며, 상기 BGA 패키지는 패키지 몸체(Package Body) 면적을 QFP(Quad Flat Package) 타입보다 작게 할 수 있으며, QFP와는 달리 리드의 변형이 없는 장점이 있다.

대신, 상기 BGA 패키지는 기존의 리드프레임에 비해 값이 비싼 회로기판을 사용하므로 제조원가가 높아지고, 반도체 칩 및 골드 와이어의 보호를 위해 봉지공정 수행시 상형 및 하형에 의해 회로기판이 눌러져 솔더마스크에 크랙이 발생할 우려가 높아지는 등의 단점이 있다.

한편, BLP(Bottom Leaded Package)는 패키지 몸체의 바텀면을 통해 노출된 리드를 이용하여 기판에 실장하므로, 패키지 몸체의 두께를 아웃터리드를 갖는 DIP나 QFP 타입에 비해 작게 할 수 있다.

그리고, 최근에는 μ-BGA등 웨이퍼 레벨 칩스케일 패키지의 개발이 가속화되고 있으며, 상기한 각 반도체 패키지들은 실장면적, 입출력 단자수, 전기적 신뢰성, 제조공정의 유연성, 제조비용등에 있어 제각기 장점 및 단점을 갖고 있다.

따라서, 상기한 각 패키지들의 장점을 살리면서 단점을 해소한 새로운 타입의 반도체 패키지가 지속적으로 연구 개발되고 있는 실정이다.

본 발명은 상기한 바와 같이 기존의 반도체 패키지가 갖는 장점을 최대한 살리면서 단점은 해소한 새로운 타입의 웨이퍼 레벨 칩스케일 패키지를 제공하기 위한 것으로서, 구조적 측면에서 경박단소하고 열방출 성능이 뛰어나며 웨이퍼 레벨에서 제조 가능한 신뢰성이 높은 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법을 제공하는데 그 목적이 있다.

도 1은 본 발명의 웨이퍼 레벨 칩스케일 패키지를 나타낸 종단면도

도 2a 내지 도 2h는 본 발명의 패키지 제조 과정을 나타낸 것으로서,

도 2a는 일관공정(fabricaion)이 완료된 웨이퍼를 나타낸 평면도

도 2b는 웨이퍼 형상의 히트싱크를 나타낸 평면도

도 2c는 칩사이즈와 동일한 패턴을 가진 웨이퍼 형상의 접착테이프 나타낸 사시도

도 2d는 웨이퍼 하면에 히트싱크가 부착된 상태를 나타낸 종단면도

도 2e는 웨이퍼 상면에 다운셋된 리드를 구비한 접착테이프가 부착된 상태를 나타낸 종단면도

도 2f는 와이어 본딩후의 상태를 나타낸 종단면도

도 2g는 봉지후의 상태를 나타낸 종단면도

도 2h는 소잉시의 상태를 나타낸 종단면도

도 2i는 소잉 후의 완성된 개별 패키지를 나타낸 종단면도

도 3은 본 발명에 따른 웨이퍼 레벨 칩스케일 패키지의 다른 실시예를 나타낸 것으서, 리드 상단면에 솔더볼이 부착된 상태를 나타낸 종단면도

* 도면의 주요부분에 대한 부호의 설명 *

1:칩 2:센터패드

3:접착테이프 300:윈도우

4:리드 400:다운셋된 면

410:상단면 6:와이어

7:몰드바디 8:히트싱크

9:솔더볼 10:소잉휠

W:웨이퍼

상기한 목적을 달성하기 위해, 본 발명은 센터패드를 구비한 칩과, 상기 칩 상면에 부착되며 상기 센터패드가 노출되도록 하는 윈도우가 구비된 접착테이프와, 상기 접착테이프의 윈도우 주위에 부착되며 다운셋된 면이 윈도우 내측에 위치하는 리드와, 상기 칩의 센터패드와 리드를 각각 연결하는 와이어와, 상기 리드의 상단면이 노출되도록 센터패드와 와이어를 감싸는 몰드바디와, 상기 칩 하부면에 부착되는 히트싱크를 포함하여서 됨을 특징으로 하는 웨이퍼 레벨 칩스케일 패키지가 제공된다.

한편, 상기한 목적을 달성하기 위한 본 발명의 다른 형태는, 웨이퍼 하면에 웨이퍼 형상을 한 히트싱크를 부착하는 단계와, 웨이퍼 상면에 형성된 각 단위소자의 센터패드가 노출되도록 윈도우가 구비됨과 아울러 상기 윈도우 주위에 리드가 구비된 접착테이프가 부착되는 단계와, 상기 각 단위소자의 센터패드와 접착테이프의 윈도우 내측에 위치하는 리드의 다운셋된 면을 각각 와이어로 본딩하여 전기적으로 연결하는 단계와, 상기 리드의 상단면만이 노출되도록 상기 센터패드와 와이어를 봉지하여 몰드바디를 형성하는 단계와, 소잉하여 개별 패키지 단위로 분리하는 단계를 포함하여서 됨을 특징으로 하는 웨이퍼 레벨 칩스케일 패키지 제조방법이 제공된다.

이하, 본 발명의 실시예를 첨부도면 도 1 내지 도 2i를 참조하여 설명하면다음과 같다.

도 1은 본 발명의 웨이퍼 레벨 칩스케일 패키지를 나타낸 종단면도로서, 본 발명의 웨이퍼 레벨 칩스케일 패키지는, 센터패드(2)를 구비한 칩(1)과, 상기 칩(1) 상면에 부착되며 상기 센터패드(2)가 노출되도록 하는 윈도우(300)가 구비된 접착테이프(3)와, 상기 접착테이프(3)의 윈도우(300) 주위에 부착되며 다운셋된 면(400)이 윈도우(300) 내측에 위치하는 리드(4)와, 상기 칩(1)의 센터패드(2)와 리드(4)를 각각 연결하는 와이어(6)와, 상기 리드(4)의 상단면(410)이 노출되도록 센터패드(2)와 와이어(6)를 감싸는 몰드바디(7)와, 상기 칩 하부면에 부착되는 히트싱크(8)를 포함하여 구성된다.

이 때, 상기 히트싱크(8)는 알루미나(Alumina) 또는 구리(Copper) 재질로 이루어진다.

한편, 상기 몰드바디(7) 외측으로 노출되는 리드(4)의 상단면(410)에는 솔더볼(9)이 부착될 수 있다.

그리고, 상기 몰드바디(7)는 디스펜싱 또는 트랜스퍼 몰딩에 의해 형성된다.

이와 같이 구성된 본 발명의 웨이퍼 레벨 칩스케일 패키지 제조 과정은 다음과 같다.

먼저, 웨이퍼(W) 하면에 웨이퍼 형상을 한 히트싱크(8)를 부착한다.(도 2d 참조)

이어, 상기 웨이퍼(W) 상면에 형성된 각 단위소자의 센터패드(2)가 노출되도록 윈도우(300)가 구비됨과 아울러 상기 윈도우(300) 주위에 리드(4)가 구비된 접착테이프(3)를, 상기 웨이퍼(W) 상면에 부착하게 된다.(도 2e 참조)

그 후, 상기 각 단위소자의 센터패드(2)와 접착테이프(3)의 윈도우(300) 내측에 위치하는 리드(4)의 다운셋된 면(400)을 각각 와이어(6)로 본딩하여 전기적으로 연결하게 한다.(도 2f 참조)

이때, 상기 와이어(6)의 루프는 리드(4)의 상단면(410)을 넘지 않도록 함이 바람직하다.

그 다음, 상기 리드(4)의 상단면(410)만이 노출되도록 상기 센터패드(2)와 와이어(6)를 봉지제를 이용하여 봉지하므로써 몰드바디(7)를 형성하게 된다.(도 2g 참조)

이 때, 상기 몰드바디(7)는 디스펜싱 또는 트랜스퍼 몰딩에 의해 형성된다.

한편, 상기와 같이 몰드바디(7)를 형성한 후에는 소잉 휠(10)을 이용하여 소잉하여 개별 패키지 단위로 분리시키므로써(도 2h 참조), 도 2i에서와 같은 형태의 칩스케일 패키지를 완성한다.

이와 같이 제조된 본 발명의 칩스케일 패키지는, 마더보드(도시는 생략함)에의 실장시, 리드(4)의 상단면(410)이 노출되어 있으므로 솔더볼의 부착없이도 실장이 가능하다.

한편, 개별 패키지 별로 분리하는 소잉전에, 상기 몰드바디(7) 외측으로 노출되는 리드(4)의 상단면(410)에 추가적으로 솔더볼(9)을 부착한 후, 소잉하여 도 3에 나타낸 바와 같은 형태의 칩스케일 패키지를 구성할 수도 있음은 물론이다.

이상에서와 같이, 본 발명의 칩스케일 패키지는 다운셋된 면(400)이 구비된리드(4)가 부착된 접착테이프(3)를 이용하는 한편, 범프본딩이나 탭 본딩이 아닌 와이어 본딩을 이용하므로써 비용 측면에서 유리하며, 구조적으로는 신호선이 짧고 경박단소하며 열방출 성능이 향상된다.

그리고, 본 발명의 칩스케일 패키지는 웨이퍼(W) 레벨에서 전공정을 끝낸 후 낱개로 분리할 수 있으므로 하기 때문에 제조시간을 단축시킬 수 있게 된다.

이상에서와 같이, 본 발명은 기존의 반도체 패키지가 갖는 장점을 최대한 살리면서 단점은 해소한 새로운 타입의 웨이퍼 레벨 칩스케일 패키지를 제공하기 위한 것으로서, 값싸고 신뢰성 높은 부자재(附資材)를 이용하므로써 제조 비용 측면에서는 저비용으로 제조가능한 효과가 있다.

그리고, 구조적 측면에서는 열방출 성능이 향상되고, 리드가 칩 사이즈를 벗어나지 않아 경박단소하며, 와이어 본딩 방식을 사용하므로 신뢰성이 높은 웨이퍼 레벨 칩스케일 패키지의 제조가 가능하게 되는 효과가 있다.

Claims (10)

1. 센터패드를 구비한 칩과,

   상기 칩 상면에 부착되며 상기 센터패드가 노출되도록 하는 윈도우가 구비된 접착테이프와,

   상기 접착테이프의 윈도우 주위에 부착되며 다운셋된 면이 윈도우 내측에 위치하는 리드와,

   상기 칩의 센터패드와 리드를 각각 연결하는 와이어와,

   상기 리드의 상단면이 노출되도록 센터패드와 와이어를 감싸는 몰드바디와,

   상기 칩 하부면에 부착되는 히트싱크를 포함하여서 됨을 특징으로 하는 웨이퍼 레벨 칩스케일 패키지.
2. 제 1 항에 있어서,

   상기 히트싱크는 알루미나(Alumina) 또는 구리(Copper) 재질로 이루어짐을 특징으로 하는 웨이퍼 레벨 칩스케일 패키지.
3. 제 1 항에 있어서,

   상기 몰드바디는 디스펜싱에 의해 형성됨을 특징으로 하는 웨이퍼 레벨 칩스케일 패키지.
4. 제 1 항에 있어서,

   상기 몰드바디는 트랜스퍼 몰딩에 의해 형성됨을 특징으로 하는 웨이퍼 레벨 칩스케일 패키지.
5. 제 1 항에 있어서,

   상기 몰드바디 외측으로 노출되는 리드의 상단면에 솔더볼이 추가적으로 부착됨을 특징으로 하는 웨이퍼 레벨 칩스케일 패키지.
6. 웨이퍼 하면에 웨이퍼 형상을 한 히트싱크를 부착하는 단계와,

   웨이퍼 상면에 형성된 각 단위소자의 센터패드가 노출되도록 윈도우가 구비됨과 아울러 상기 윈도우 주위에 리드가 구비된 접착테이프가 부착되는 단계와,

   상기 각 단위소자의 센터패드와 접착테이프의 윈도우 내측에 위치하는 리드의 다운셋된 면을 각각 와이어로 본딩하여 전기적으로 연결하는 단계와,

   상기 리드의 상단면만이 노출되도록 상기 센터패드와 와이어를 봉지하여 몰드바디를 형성하는 단계와,

   소잉하여 개별 패키지 단위로 분리하는 단계를 포함하여서 됨을 특징으로 하는 웨이퍼 레벨 칩스케일 패키지 제조방법.
7. 제 6 항에 있어서,

   상기 몰드바디를 형성하는 공정 후에, 상기 몰드바디 외측으로 노출되는 리드의 상단면에 솔더볼을 부착하는 공정이 추가적으로 수행됨을 특징으로 하는 웨이퍼 레벨 칩스케일 패키지 제조방법.
8. 제 6 항에 있어서,

   상기 리드의 상단면만이 노출되도록 상기 센터패드와 와이어를 봉지하여 몰드바디를 형성하는 단계는,

   봉지제를 디스펜싱하여 이루어짐을 특징으로 하는 웨이퍼 레벨 칩스케일 패키지 제조방법.
9. 제 6 항에 있어서,

   상기 리드의 상단면만이 노출되도록 상기 센터패드와 와이어를 봉지하여 몰드바디를 형성하는 단계는,

   트랜스퍼 몰딩에 의해 수행됨을 특징으로 하는 웨이퍼 레벨 칩스케일 패키지 제조방법.
10. 제 6 항에 있어서,

    상기 히트싱크는 알루미나(Alumina) 또는 구리(Copper) 재질로 이루어짐을 특징으로 하는 웨이퍼 레벨 칩스케일 패키지 제조방법.