KR20090023173A - 프린트 배선 기판 및 전자 장치 제조 방법 - Google Patents

프린트 배선 기판 및 전자 장치 제조 방법 Download PDF

Info

Publication number
KR20090023173A
KR20090023173A KR1020080083434A KR20080083434A KR20090023173A KR 20090023173 A KR20090023173 A KR 20090023173A KR 1020080083434 A KR1020080083434 A KR 1020080083434A KR 20080083434 A KR20080083434 A KR 20080083434A KR 20090023173 A KR20090023173 A KR 20090023173A
Authority
KR
South Korea
Prior art keywords
substrate electrode
electrode
printed wiring
wiring board
electronic component
Prior art date
Application number
KR1020080083434A
Other languages
English (en)
Other versions
KR101060214B1 (ko
Inventor
요시카즈 히라노
미츠노리 아베
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20090023173A publication Critical patent/KR20090023173A/ko
Application granted granted Critical
Publication of KR101060214B1 publication Critical patent/KR101060214B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0545—Pattern for applying drops or paste; Applying a pattern made of drops or paste
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 부품 저면 전극을 갖는 전자 부품의 프린트 배선 기판에의 미접착을 생기게 하지 않는 것을 과제로 한다.
기판 전극을 구비하는 프린트 배선 기판(10)으로서, 기판 전극(12)은 전자 부품(20)의 외연으로부터 내측에 그리고 전자 부품(20)의 저면에 배치되는 저면 전극(22)을 납땜에 의해 탑재하며, 전자 부품의 외연으로부터 내측에 있는 기판 전극 적재부(14)와, 기판 전극 적재부(14)로부터 돌출되고, 기판 전극 적재부(14)보다 폭이 좁으며, 프린트 배선 기판(10)의 배선에 접속되는 돌출부(13)를 갖는 프린트 배선 기판(10)을 구성한다.

Description

프린트 배선 기판 및 전자 장치 제조 방법{PRINTED CIRCUIT BOARD AND METHOD OF PRODUCTION OF AN ELECTRONIC APPARATUS}
본 발명은 프린트 배선 기판 및 전자 장치 제조 방법에 관한 것이다.
종래부터, 집적 회로, 저항기, 콘덴서 등의 많은 전자 부품이 프린트 배선 기판 상에 리플로우(reflow) 납땜에 의해 표면 실장되고 있다.
통상, 리플로우 납땜에 의한 전자 부품의 프린트 배선 기판 상에의 표면 실장은, 우선 프린트 배선 기판의 기판 전극 상에 땜납 페이스트 인쇄용의 인쇄판을 배치하며, 그 인쇄판 상으로부터 크림형의 땜납 페이스트를 도포함으로써 기판 전극에 땜납 페이스트를 도포한다. 다음에, 인쇄판을 제거하며 전자 부품을 프린트 배선 기판 상에 탑재하여, 리플로우라고 불리는 온풍 가열이나 적외선 가열을 행함으로써 용융한 땜납으로, 전자 부품의 전극과 기판 전극을 접합한다.
이와 같이 하여 리플로우 땜납되어 작성된 전자 부품을 탑재한 프린트 배선 기판은 외관 검사나 전기 시험에 의해 기판 전극과 부품 전극의 접속을 검사함으로써 제조 검사가 되며, 전자 장치가 제조된다. 그러나, 리플로우에 의해 용융한 땜납이 전자 부품 전극과 기판 전극 사이에 멈추지 않고 전자 부품의 외측에 누출되 면, 리플로우 시의 전자 부품 및 프린트 배선 기판의 휘어짐에 의해 땜납 미접착 등이 발생하는 경우가 있으며, 전자 장치의 수율이 저하하는 문제가 있다.
도 1을 이용하여, 프린트 배선 기판 상에 마련된 기판 전극과, 전자 부품에 마련된 부품 저면 전극의 납땜의 예를 설명한다. 도 1의 (a)는 전자 부품(20a)의 저면에 배치되는 부품 전극인 부품 저면 전극(22a)과 프린트 배선 기판(10a)의 기판 전극(12a)의 땜납 접합부(24a)를 도시하는 측면도이며, 도 1의 (b)는 부품 저면 전극(22a)과 기판 전극(12a)의 위치 관계를 나타낸 평면도를 도시하고, 도 1의 (c)는 프린트 배선 기판(10b)에의 전자 부품(20b)의 실장 형태를 도시한다.
도 1의 (a)에 도시하는 바와 같이, 전자 부품 전극(22a)과 기판 전극(12a) 사이의 땜납 접합부(24a)에서는 리플로우 시에 용융한 땜납이 전극 사이에 멈추지 않고 전자 부품 외측에 누출된 상태로 접합되어, 전극 사이의 땜납의 양이 적고, 전극 사이의 땜납의 높이가 낮은 상태가 된다.
그러나, 도 1의 (a)에 도시하는 바와 같이 전극 사이의 땜납의 양이 적으면, 도 1의 (c)에 도시하는 바와 같이 리플로우 시의 열 스트레스에 의한 전자 부품(20b)과 프린트 배선 기판(10b)의 휘어짐이 발생한 경우, 휘어짐의 변위를 허용할 만큼의 용융 땜납의 높이가 없으면, 부품 저면 전극(22b)과 기판 전극(12b)이 미접착 상태가 된다.
이러한 리플로우 시의 전극 사이의 미접착 현상을 회피하기 위해, 부품 측면 전극을 이용하며, 부품 측면 전극과의 접합을 강고히 하는 방법이 제안되어 있다(하기 특허문헌 1).
제안되어 있는 방법은 전자 부품의 부품 전극을 부품 측면 전극으로 할 필요가 있다. 그러나, 전자 장치의 고밀도화와 함께 전자 부품은 소형화되어 있으며, 전자 부품의 외연부에 측면 전극의 형상을 제작하는 것은 어렵다. 또, 부품 측면 전극은 전자 부품의 외연부를 덮도록 배치되고, 기판 전극이 전자 부품의 외연 방향으로 연장되며 전자 부품의 프린트 배선 기판 상의 점유 면적이 커지기 때문에, 전자 장치의 고밀도화를 손상하는 등의 문제를 갖는다.
[특허문헌 1] 일본 특허 공개 제2005-228959호 공보
상술한 바와 같은 문제점을 감안하여, 본 발명은 부품 저면 전극을 갖는 전자 부품의 미접착 현상을 생기게 하는 일 없이 프린트 배선 기판에 리플로우 땜납하기 위한 프린트 배선 기판 및 전자 장치 제조 방법을 제공하는 것을 목적으로 한다.
이상의 과제를 해결하기 위해, 본 발명에 따른 프린트 배선 기판은 기판 전극을 구비하는 프린트 배선 기판으로서, 기판 전극은 전자 부품의 외연으로부터 내측에 그리고 전자 부품의 저면에 배치되는 저면 전극을 납땜에 의해 탑재하며, 전자 부품의 외연으로부터 내측에 있는 기판 전극 적재부와, 기판 전극 적재부로부터 돌출되고, 기판 전극 적재부보다 폭이 좁으며, 프린트 배선 기판의 배선에 접속되는 돌출부를 갖는 것을 특징으로 한다. 기판 전극 적재부는 저면 전극보다 커도 되며, 기판 전극의 주위는 솔더 레지스트 가공되어 있어도 된다.
또한, 상기 과제를 해결하기 위해, 본 발명에 따른 전자 장치 제조 방법은 전자 부품의 외연으로부터 내측에 그리고 전자 부품의 저면에 배치되는 저면 전극보다 크며 또한 전자 부품의 외연으로부터 내측에 있는 기판 전극 적재부 및 기판 전극 적재부로부터 돌출되고, 기판 전극 적재부보다 폭이 좁으며 프린트 배선 기판의 배선에 접속되는 돌출부를 갖는 기판 전극을 프린트 배선 기판에 형성하고, 기판 전극이 노출하는 패턴을 갖는 인쇄판을 기판 전극 상에 배치하며, 인쇄판에 땜 납 페이스트를 도포함으로써, 노출한 기판 전극 상에 땜납 페이스트를 도포하고, 인쇄판을 제거하며, 땜납 페이스트가 도포된 기판 전극의 기판 전극 적재부에 저면 전극을 적재함으로써 전자 부품을 탑재하고, 기판 전극 적재부와 저면 전극을 납땜하는 것을 특징으로 한다.
또, 기판 전극이 노출하는 인쇄판의 패턴은 직사각형, 원, 타원, 반원, 또는 부채형의 형상이어도 되며, 기판 전극의 주위는 솔더 레지스트 가공되어 있어도 된다.
본 발명에 따르면, 기판 전극에서 돌출부를 마련하였기 때문에, 용융 땜납이 전극 사이에 멈춤으로써 전극 사이의 용융 땜납 높이를 높게 하며, 그 용융 땜납이 리플로우 시의 전자 부품과 프린트 배선 기판의 휘어짐을 흡수함으로써, 부품 저면 전극을 갖는 전자 부품과 프린트 배선 기판의 미접착을 방지하고, 부품 저면 전극을 갖는 전자 부품을 표면 장착하는 전자 장치의 수율 저하를 방지할 수 있다.
또한, 본 발명에 따르면, 전자 기판 상에서 부품 측면 전극보다 점유 면적이 작은 부품 저면 전극을 갖는 프린트 배선 기판의 미접착을 방지함으로써, 보다 고밀도화된 전자 장치를 제공할 수 있다.
이하, 도면을 참조하여 본 발명의 실시형태를 설명한다.
도 2를 이용하여, 프린트 배선 기판 상에 마련된 기판 전극과 전자 부품에 마련된 부품 저면 전극의 땜납 접합부의 일례를 설명한다.
도 2의 (a)는 기판 전극(12c) 상에 땜납 페이스트가 도포된 리플로우 전의 상태를 도시하는 측면도이며, 도 2의 (b)는 기판 전극(12c) 상에 도포된 리플로우 시의 땜납 페이스트의 형상을 도시하는 측면도이고, 도 2의 (c)는 부품 저면 전극(22c)과 기판 전극 적재부(14c) 및 돌출부(13c)를 갖는 기판 전극(12c)의 위치 관계를 도시한 평면도이며, 도 2의 (d)는 전자 부품(20c)의 부품 저면 전극(22c)과 프린트 배선 기판(10c)의 기판 전극(12c)이 땜납 접합부(24c)를 통해 접합한 상태를 도시하는 측면도이다.
또, 도 2의 (c)에 도시하는 기판 전극(12c)은 기판 전극 적재부(14c)와 돌출부(13c)를 갖으며, 돌출부(13c)의 면적이 축소됨으로써, 전자 부품 외측에의 용융 땜납의 유출을 막고, 용융 땜납을 전극 사이에 멈추게 하여, 도 2의 (d)에 도시하는 필렛(fillet) 형상의 땜납 접합부(24c)가 구성된다. 이러한 기판 전극을 형성하며, 프린트 배선 기판 상에 배치함으로써, 리플로우 납땜에서 필렛 형상의 땜납 접합부(24c)가 생성되고, 전극 사이의 용융 땜납의 높이가 높아지기 때문에, 리플로우 시의 전자 부품(20c)과 프린트 배선 기판(10c)의 휘어짐을 흡수할 수 있으며, 미접착 현상을 회피할 수 있다.
또한, 돌출부(13c)는 도시하지 않는 프린트 배선 기판 상의 도선에 접속됨으로써, 전자 부품(20c)을 프린트 배선 기판 상의 다른 전자 부품 등과 전기적으로 접속한다.
또한, 도 2의 (c)에 도시하는 기판 전극(12c)의 기판 전극 적재부(14c)의 길이(L2)는 부품 저면 전극(22c)의 길이(L1)보다 길며, 또한, 기판 전극 적재부(14c) 상의 전자 부품 내측의 단부로부터 전자 부품 외연까지의 길이(L3)보다 짧다. 그리고, 돌출부(13c)의 폭 길이(L7)는 용융 땜납을 이동시키기 위해 기판 전극 적재부(14c)의 폭 길이(L6)보다 짧게 되어 있다.
이와 같이, 기판 전극 적재부(14c)는 전자 부품(20c)의 외연으로부터 내측에 배치되기 위해, 기판 전극이 전자 부품의 외연 방향으로 연장되는 것을 막으며, 부품 저면 전극을 갖는 전자 부품의 프린트 배선 기판 상의 점유 면적을 저하시킨다.
도 2의 (a)는 기판 전극(12c) 상에 땜납 페이스트(24c-1)가 도포된 리플로우 전의 상태를 도시하는 측면도이며, 리플로우 전이기 때문에 도시하지 않는 인쇄판의 개구부의 두께만큼 프린트 배선 기판(12c) 상에 땜납 페이스트(24c-1)가 도포된 상태를 나타내고 있다.
도 2의 (b)는 기판 전극(12c) 상에 도포된 리플로우 시의 용융 땜납(24c-2)을 도시하는 측면도이며, 리플로우 가열에 의해 땜납 페이스트가 용융하고, 부품 저면 전극(22c)과 기판 전극(12c) 사이에 작용하는 용융 땜납의 표면 장력에 의해 부품 저면 전극(22c)측으로 땜납이 이동하는 상태를 나타내고 있다. 이와 같이, (a)에 도시한 땜납 페이스트(24c-1)가 용융하여, (b)에 도시하는 바와 같이 용융 땜납(24c-2)이 바닥판 전극(22c)과 기판 전극 적재부(14c) 사이에서 이동함으로써, 용융 땜납 높이가 높아진다.
도 3을 이용하여, 전자 부품을 프린트 배선 기판에 리플로우 땜납하는 방법의 일례를 설명한다.
도 3의 (a)는 기판 전극에 땜납 페이스트를 도포하기 위한 개구부(34)를 갖 는 인쇄판(32)의 평면도이고, 도 3의 (b)는 인쇄판(32)을 상면에 배치하며, 또한, 땜납 페이스트(36)가 도포된 프린트 배선 기판(10d)의 평면도이고, 도 3의 (c)는 인쇄판(32)이 제거되며 기판 전극(13d, 14d) 상에 땜납 페이스트(36)가 도포된 리플로우 전의 상태의 프린트 배선 기판(10c)을 도시하는 평면도이고, 도 3의 (d)는 기판 전극(13d, 14d) 상에 리플로우 후의 용융 땜납(38)이 이동한 상태의 프린트 배선 기판(10d)를 도시하는 평면도이다.
또한, 도 3에서는 설명을 위해, 1개의 기판 전극의 리플로우 납땜에 대해서 설명하지만, 실제의 프린트 배선 기판은 다수의 기판 전극을 갖는다.
도 3의 (a)에 도시하는 바와 같이, 인쇄판(32)은 프린트 배선 기판(10d)의 기판 전극(13d, 14d)에 땜납 페이스트를 도포하기 위한 개구부(34)를 갖는다.
도 3의 (b)에서는 프린트 배선 기판(10d)의 상면에 인쇄판(32)을 배치하며, 또한 땜납 페이스트(36)가 도포된 프린트 배선 기판(10d)이 도시된다. 인쇄판(32) 상에 땜납 페이스트를 도포함으로써, 개구부(34)로 땜납 페이스트(36)가 들어가며, 기판 전극 적재부(14d)와 돌출부(13d)로 이루어지는 기판 전극 상에 땜납 페이스트(36)가 도포되게 된다. 또한, 인쇄판(32) 상에는 기판 전극 이외의 부분에 용융 땜납이 부착하기 어려운 표면 가공인 솔더 레지스트(33)가 이루어져 있다.
또한, 개구부(34)는 기판 전극의 돌출부(13d)의 형태에 맞춘 볼록 형상을 갖지 않으며, 기판 전극 적재부(14d)와 돌출부(13d)로 이루어지는 기판 전극보다 큰 면적을 갖는, 기판 전극을 덮는 직사각형 형상을 갖고 있다. 이와 같이 개구부(34)를 직사각형 형상으로 한 것은, 개구부(34)가 돌출부(13d)에 맞춘 볼록형의 형상을 갖고 있는 경우, 인쇄판(32)의 볼록부가 땜납 페이스트를 도포하는 스퀴지(squeegee) 등에 걸려, 인쇄판(32)의 볼록부가 젖혀지는 것을 피할 수 있다.
도 3의 (c)에서는 도 3의 (b)에 도시한 땜납 페이스트(36)가 도포된 프린트 배선 기판(10d)으로부터 인쇄판(32)을 제거한 상태를 도시한다. 도시한 바와 같이, 땜납 페이스트(36)가 인쇄판(32)의 개구부(34)의 직사각형 형상에 따라 기판 전극 적재부(14d)와 돌출부(13d) 상에 도포된다.
도 3의 (d)에서는 도 3의 (c)에 도시한 땜납 페이스트가 도포된 프린트 배선 기판(10d)을 리플로우함으로써, 땜납 페이스트(34)가 용융하여 기판 전극(13d, 14d) 상에 용융 땜납(38)이 이동한 상태가 도시된다. 프린트 배선 기판(10d)은 그 표면에 솔더 레지스트(33) 가공이 되어 있기 때문에, 화살표로 나타내는 바와 같이 리플로우에 의한 용융 땜납(38)의 표면 장력에 의해, 돌출부(13d)로부터 기판 전극 적재부(14d) 상에 용융 땜납이 이동한다.
또한, 상기 설명에서는 인쇄판의 개구부를 직사각형 형상으로 하였지만 반드시 이 형상으로 한정하는 것은 아니고, 땜납 페이스트 도포용의 스퀴지 등에 걸리지 않는 형상이며 또한 기판 전극을 덮는 형상이면 된다.
도 4를 이용하여, 직사각형 이외의 형상을 갖는 인쇄판의 개구부의 일례를 설명한다.
도 4의 (a)는 원형의 인쇄판 개구부(34a)를 나타내며, 도 4의 (b)는 타원형의 인쇄판 개구부(34b)를 나타내고, 도 4의 (c)는 반원형의 인쇄판 개구부(34c)를 나타내며, 도 4의 (d)는 부채형의 인쇄판 개구부(34d)를 나타내는 평면도이다.
도시한 바와 같은, 원, 타원, 반원, 부채형 등의 형상을 갖는 개구부는 볼록형의 형상을 갖지 않으며, 땜납 페이스트를 도포하는 스퀴지 등에 걸리지 않는 형상이고, 페이스트를 도포하는 공정에서 인쇄판(32)의 일부가 젖혀지는 것을 피할 수 있다. 그리고, 페이스트가 도포된 프린트 배선 기판(10d)을 리플로우함으로써, 땜납 페이스트(34)가 용융하여 기판 전극 상에 용융 땜납(38)이 이동한 상태가 나타난다. 프린트 배선 기판(10d)은 그 표면에 솔더 레지스트(33) 가공이 되어 있기 때문에, 용융 땜납(38)의 표면 장력에 의해, 돌출부(13d)로부터 기판 전극 적재부(14d) 상에 용융 땜납이 이동한다.
이와 같이, 본 발명에 따른 전자 장치 제조 방법에서는 직사각형, 원, 타원, 반원, 또는 부채형의 형상의 개구부를 갖는 인쇄판을 이용하여, 프린트 배선 기판 상의 전자 부품 전극 사이의 단락 사고 등을 야기하는 땜납볼 생성을 회피한 리플로우 납땜이 행하여진다.
이상 설명한 실시형태는 전형예로서 예를 든 것에 지나가지 않으며, 그 각 실시형태의 구성 요소를 조합하는 것, 그 변형 및 수정은 당업자에 있어서 분명하고, 당업자이면 본 발명의 원리 및 청구의 범위에 기재한 발명의 범위를 일탈하는 일 없이 전술한 실시형태의 여러 가지 변형을 행할 수 있는 것은 분명하다.
이상 서술한 본 발명의 실시의 형태는 이하의 부기와 같다.
(부기 1)
기판 전극을 구비하는 프린트 배선 기판으로서,
상기 기판 전극은 전자 부품의 외연으로부터 내측에 그리고 상기 전자 부품 의 저면에 배치되는 저면 전극을 납땜에 의해 탑재하며, 상기 전자 부품의 외연으로부터 내측에 있는 기판 전극 적재부와,
상기 기판 전극 적재부로부터 돌출되고, 상기 기판 전극 적재부보다 폭이 좁으며, 프린트 배선 기판의 배선에 접속되는 돌출부
를 갖는 것을 특징으로 하는 프린트 배선 기판.
(부기 2)
상기 전극 적재부는 상기 저면 전극보다 큰 것인 부기 1에 기재된 프린트 배선 기판.
(부기 3)
상기 기판 전극의 주위는 솔더 레지스트 가공되어 있는 것인 부기 1 또는 부기 2에 기재된 프린트 배선 기판.
(부기 4)
전자 부품의 외연으로부터 내측에 그리고 상기 전자 부품의 저면에 배치되는 저면 전극보다 크며, 상기 전자 부품의 외연으로부터 내측에 있는 전극 적재부 및 상기 전극 적재부로부터 돌출되고, 상기 전극 적재부보다 폭이 좁으며, 프린트 배선 기판의 배선에 접속되는 돌출부를 갖는 기판 전극을 프린트 배선 기판에 형성하는 단계와,
상기 기판 전극은 노출되는 패턴을 갖는 인쇄판을 상기 기판 전극 상에 배치하는 단계와,
상기 인쇄판에 땜납 페이스트를 도포함으로써, 상기 노출된 기판 전극 상에 땜납 페이스트를 도포하는 단계와,
상기 인쇄판을 제거하며, 상기 땜납 페이스트가 도포된 상기 기판 전극의 전극 적재부에 상기 저면 전극을 적재함으로써 상기 전자 부품을 탑재하고,
상기 전극 적재부와 상기 저면 전극을 납땜하는 단계
를 포함하는 전자 장치 제조 방법.
(부기 5)
상기 기판 전극이 노출되는 인쇄판의 패턴은 직사각형, 원, 타원, 반원, 또는 부채형의 형상인 것인 부기 4에 기재된 전자 장치 제조 방법.
(부기 6)
상기 기판 전극의 주위는 솔더 레지스트 가공되어 있는 것인 부기 4 또는 부기 5에 기재된 전자 장치 제조 방법.
도 1의 (a)는 부품 저면 전극과 기판의 기판 전극의 땜납 접합부를 도시하는 측면도이며, 도 1의 (b)는 부품 저면 전극과 기판 전극의 위치 관계를 도시한 평면도이고, 도 1의 (c)는 부품 저면 전극과 기판 전극이 미접착된 상태를 도시하는 측면도이다.
도 2의 (a)는 기판 전극 상에 땜납 페이스트가 도포된 리플로우 전의 상태를 도시하는 측면도이며, 도 2의 (b)는 기판 전극 상에 도포된 리플로우 시의 땜납 페이스트의 형상을 도시하는 측면도이고, 도 2의 (c)는 부품 저면 전극과 기판 전극의 위치 관계를 도시한 평면도이며, 도 2의 (d)는 부품 저면 전극과 기판 전극이 접합한 상태를 도시하는 측면도이다.
도 3의 (a)는 인쇄판의 평면도이고, 도 3의 (b)는 인쇄판을 상면에 배치하며 또한 땜납 페이스트가 도포된 프린트 배선 기판의 평면도이고, 도 3의 (c)는 인쇄판이 제거되며 기판 전극 상에 땜납 페이스트가 도포된 리플로우 전의 상태의 프린트 배선 기판을 도시하는 평면도이고, 도 3의 (d)는 기판 전극 상에 리플로우 후의 용융 땜납이 이동한 프린트 배선 기판을 도시하는 평면도이다.
도 4의 (a)는 원형의 인쇄판 개구부이며, 도 4의 (b)는 타원형의 인쇄판 개구부이고, 도 4의 (c)는 반원형의 인쇄판 개구부이며, 도 4의 (d)는 부채형의 인쇄판 개구부를 나타내는 평면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10a, 10b, 10c, 10d: 프린트 배선 기판
12a, 12b, 12c, 12d: 기판 전극
13c, 13d: 돌출부
14c, 14d: 기판 전극 적재부
20a, 20b, 20c: 전자 부품
22a, 22b, 22c: 부품 저면 전극
24a, 24c: 땜납 접합부
32: 인쇄판
34: 개구부
36: 땜납 페이스트
38: 용융 땜납

Claims (5)

  1. 기판 전극을 구비하는 프린트 배선 기판으로서,
    상기 기판 전극은 전자 부품의 외연으로부터 내측에 그리고 상기 전자 부품의 저면에 배치되는 저면 전극을 납땜에 의해 탑재하며, 상기 전자 부품의 외연으로부터 내측에 있는 기판 전극 적재부와,
    상기 기판 전극 적재부로부터 돌출되고, 상기 기판 전극 적재부보다 폭이 좁으며, 프린트 배선 기판의 배선에 접속되는 돌출부
    를 갖는 것을 특징으로 하는 프린트 배선 기판.
  2. 제1항에 있어서, 상기 기판 전극의 주위는 솔더 레지스트(solder resist) 가공되어 있는 것인 프린트 배선 기판.
  3. 전자 부품의 외연으로부터 내측에 그리고 상기 전자 부품의 저면에 배치되는 저면 전극보다 크며, 상기 전자 부품의 외연으로부터 내측에 있는 기판 전극 적재부 및 상기 기판 전극 적재부로부터 돌출되고, 상기 기판 전극 적재부보다 폭이 좁으며, 프린트 배선 기판의 배선에 접속되는 돌출부를 갖는 기판 전극을 프린트 배선 기판에 형성하는 단계와,
    상기 기판 전극이 노출되는 패턴을 갖는 인쇄판을 상기 기판 전극 상에 배치하는 단계와,
    상기 인쇄판에 땜납 페이스트를 도포함으로써, 상기 노출된 기판 전극 상에 땜납 페이스트를 도포하는 단계와,
    상기 인쇄판을 제거하며, 상기 땜납 페이스트가 도포된 상기 기판 전극의 기판 전극 적재부에 상기 저면 전극을 적재함으로써 상기 전자 부품을 탑재하는 단계와,
    상기 기판 전극 적재부와 상기 저면 전극을 납땜하는 단계
    를 포함하는 전자 장치 제조 방법.
  4. 제3항에 있어서, 상기 기판 전극이 노출되는 인쇄판의 패턴은 직사각형, 원, 타원, 반원, 또는 부채형의 형상인 것인 전자 장치 제조 방법.
  5. 제3항 또는 제4항에 있어서, 상기 기판 전극의 주위는 솔더 레지스트 가공되어 있는 것인 전자 장치 제조 방법.
KR1020080083434A 2007-08-28 2008-08-26 프린트 배선 기판 및 전자 장치 제조 방법 KR101060214B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00221104 2007-08-28
JP2007221104A JP4962217B2 (ja) 2007-08-28 2007-08-28 プリント配線基板及び電子装置製造方法

Publications (2)

Publication Number Publication Date
KR20090023173A true KR20090023173A (ko) 2009-03-04
KR101060214B1 KR101060214B1 (ko) 2011-08-29

Family

ID=40405622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080083434A KR101060214B1 (ko) 2007-08-28 2008-08-26 프린트 배선 기판 및 전자 장치 제조 방법

Country Status (5)

Country Link
US (1) US8338715B2 (ko)
JP (1) JP4962217B2 (ko)
KR (1) KR101060214B1 (ko)
CN (1) CN101378630B (ko)
TW (1) TWI430725B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009151123A1 (ja) * 2008-06-12 2009-12-17 三菱マテリアル株式会社 はんだペーストを用いた基板と被搭載物の接合方法
JP5585013B2 (ja) * 2009-07-14 2014-09-10 日亜化学工業株式会社 発光装置
JP5644286B2 (ja) * 2010-09-07 2014-12-24 オムロン株式会社 電子部品の表面実装方法及び電子部品が実装された基板
JP2012119637A (ja) * 2010-12-03 2012-06-21 Sumitomo Electric Device Innovations Inc 光半導体装置の製造方法
KR101489146B1 (ko) * 2011-04-27 2015-02-03 가부시키가이샤 무라타 세이사쿠쇼 전자부품 모듈의 제조방법 및 전자부품 모듈
JP5204271B2 (ja) * 2011-06-16 2013-06-05 株式会社東芝 内視鏡装置および基板
JP5908508B2 (ja) 2014-02-25 2016-04-26 ファナック株式会社 プリント基板
AT515446B1 (de) * 2014-03-07 2019-12-15 Zkw Group Gmbh Strukturierung der Lötstoppmaske von Leiterplatten zur Verbesserung der Lötergebnisse
JP6728676B2 (ja) 2015-12-26 2020-07-22 日亜化学工業株式会社 発光装置
JP6880875B2 (ja) * 2017-03-21 2021-06-02 日本電気株式会社 実装方法
DE102017208759A1 (de) * 2017-05-23 2018-11-29 Robert Bosch Gmbh Anordnung umfassend ein Trägersubstrat und ein damit verbundenes elektronisches Bauelement sowie Verfahren zu dessen Herstellung
JP7141877B2 (ja) 2018-07-18 2022-09-26 キオクシア株式会社 半導体記憶装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH033391A (ja) * 1989-05-31 1991-01-09 Toshiba Corp プリント配線板及びプリント配線板の製造方法
US5683788A (en) * 1996-01-29 1997-11-04 Dell Usa, L.P. Apparatus for multi-component PCB mounting
JPH118453A (ja) * 1997-06-13 1999-01-12 Iwaki Electron Corp Ltd 基 板
US6303872B1 (en) * 1997-06-25 2001-10-16 Visteon Global Tech. Anti-tombstoning solder joints
EP0899787A3 (en) * 1997-07-25 2001-05-16 Mcnc Controlled-shaped solder reservoirs for increasing the volume of solder bumps, and structurs formed thereby
JP3435034B2 (ja) 1997-09-26 2003-08-11 京セラ株式会社 回路基板
JPH11177224A (ja) * 1997-12-12 1999-07-02 Matsushita Electric Ind Co Ltd メタルマスク及びプリント配線板
US6054653A (en) * 1998-01-28 2000-04-25 Hansen; Gregory Robert Apparatus for attaching a surface mount component
US6316736B1 (en) * 1998-06-08 2001-11-13 Visteon Global Technologies, Inc. Anti-bridging solder ball collection zones
JP2000124587A (ja) * 1998-10-19 2000-04-28 Alps Electric Co Ltd 電子回路ユニットのプリント基板への取付構造、並びに電子回路ユニットのプリント基板への取付方法
US6566611B2 (en) * 2001-09-26 2003-05-20 Intel Corporation Anti-tombstoning structures and methods of manufacture
TW533555B (en) * 2001-11-21 2003-05-21 Siliconware Precision Industries Co Ltd Substrate for passive device
US7084353B1 (en) * 2002-12-11 2006-08-01 Emc Corporation Techniques for mounting a circuit board component to a circuit board
US20050056458A1 (en) * 2003-07-02 2005-03-17 Tsuyoshi Sugiura Mounting pad, package, device, and method of fabricating the device
JP3976020B2 (ja) * 2004-02-12 2007-09-12 株式会社豊田自動織機 表面実装用電子部品の表面実装構造
JP2005228959A (ja) 2004-02-13 2005-08-25 Mitsubishi Electric Corp プリント回路板
JP2005340674A (ja) 2004-05-28 2005-12-08 Toshiba Corp 半導体装置とその製造方法
JP4890827B2 (ja) * 2004-09-29 2012-03-07 ローム株式会社 半導体装置
JP4533248B2 (ja) 2005-06-03 2010-09-01 新光電気工業株式会社 電子装置
JP2007081086A (ja) 2005-09-14 2007-03-29 Seiko Instruments Inc メタルマスク及び電子部品の実装方法
JP2007116039A (ja) * 2005-10-24 2007-05-10 Alps Electric Co Ltd 回路基板
JP2007116040A (ja) * 2005-10-24 2007-05-10 Alps Electric Co Ltd 回路基板
TW200845332A (en) * 2007-05-04 2008-11-16 Powertech Technology Inc Package substrate and its solder pad

Also Published As

Publication number Publication date
US8338715B2 (en) 2012-12-25
JP2009054846A (ja) 2009-03-12
CN101378630B (zh) 2011-04-20
TWI430725B (zh) 2014-03-11
CN101378630A (zh) 2009-03-04
JP4962217B2 (ja) 2012-06-27
US20090056985A1 (en) 2009-03-05
KR101060214B1 (ko) 2011-08-29
TW200920211A (en) 2009-05-01

Similar Documents

Publication Publication Date Title
KR101060214B1 (ko) 프린트 배선 기판 및 전자 장치 제조 방법
US5271548A (en) Method for applying solder to and mounting components on printed circuit boards
TWI548046B (zh) 電路板及其製造方法
JP4123206B2 (ja) 多層配線板及び多層配線板の製造方法
JP2001102732A (ja) 印刷回路基板及びこの印刷回路基板のスクリーンプリントのためのマスク
JPH03201589A (ja) 片面プリント基板に２種類の部品を半田付けする方法
KR100489152B1 (ko) 전자 부품들이 장착된 프린팅된 회로 기판을 포함하는구조체 및 이를 제조하기 위한 방법
JPH07131139A (ja) 電子部品用配線基板
JP4274264B2 (ja) モジュールの製造方法
JP4273918B2 (ja) モジュールの製造方法
CN111836474A (zh) 电子设备及其制造方法、以及印刷基板及其制造方法
US20050085007A1 (en) Joining material stencil and method of use
JP7462502B2 (ja) 部品実装基板及びその製造方法
JP2004303944A (ja) モジュール基板及びその製造方法
JP2013055208A (ja) プリント基板
JP4381657B2 (ja) 回路基板および電子部品実装方法
KR20140027070A (ko) 표면 실장 장치 제조 방법과 해당 표면 실장 장치
US8604356B1 (en) Electronic assembly having increased standoff height
JP2006066811A (ja) はんだ印刷用マスク、部品実装方法
JP2021114495A (ja) モジュール及びその製造方法
JP2001358448A (ja) 半田ペースト塗布用マスクおよびこれを用いた電子部品の実装方法
JP2008103547A (ja) 半田ペースト塗布方法及び電子回路基板
JP3587329B2 (ja) プリント配線板、回路基板及び実装方法
TWI235028B (en) Pin grid array package carrier and process for mounting passive component thereon
JPH0629654A (ja) 電子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee