KR102041241B1 - 칩 온 필름 패키지 및 이를 포함하는 장치 어셈블리 - Google Patents

칩 온 필름 패키지 및 이를 포함하는 장치 어셈블리 Download PDF

Info

Publication number
KR102041241B1
KR102041241B1 KR1020130037618A KR20130037618A KR102041241B1 KR 102041241 B1 KR102041241 B1 KR 102041241B1 KR 1020130037618 A KR1020130037618 A KR 1020130037618A KR 20130037618 A KR20130037618 A KR 20130037618A KR 102041241 B1 KR102041241 B1 KR 102041241B1
Authority
KR
South Korea
Prior art keywords
film
panel
wires
wiring
chip
Prior art date
Application number
KR1020130037618A
Other languages
English (en)
Other versions
KR20140121178A (ko
Inventor
정재민
조경순
하정규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130037618A priority Critical patent/KR102041241B1/ko
Priority to US14/202,167 priority patent/US9305990B2/en
Publication of KR20140121178A publication Critical patent/KR20140121178A/ko
Application granted granted Critical
Publication of KR102041241B1 publication Critical patent/KR102041241B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Abstract

본 발명은 칩 온 필름 패키지 및 이를 포함하는 장치 어셈블리에 관한 것이다. 본 발명에 따른 장치 어셈블리는 다수의 필름 관통 배선이 형성된 필름 기판을 포함하는 칩 온 필름 패키지; 다수의 패널 관통 배선이 형성된 패널 기판을 포함하며, 상기 칩 온 필름 패키지의 상부에 배치되어 일 단이 상기 칩 온 필름 패키지의 일 단과 전기적으로 연결된 패널부; 및 상기 패널부의 하부에 배치되어 일 단이 상기 칩 온 필름 패키지의 타 단과 전기적으로 연결된 제어부를 포함한다.

Description

칩 온 필름 패키지 및 이를 포함하는 장치 어셈블리{Chip-on-film package and device assembly including the same}
본 발명은 반도체 패키지 기술에 관한 것으로, 더욱 자세하게는 칩 온 필름 패키지 및 이를 포함하는 장치 어셈블리에 관한 것이다.
최근 전자 제품의 소형화, 박형화 및 경량화 추세에 대응하기 위하여, 고밀도 반도체 칩 실장 기술로서, 가요성(flexible) 필름 기판을 이용한 다양한 칩 온 필름(chip on film; COF) 패키지 기술들이 제안되고 있다.
본 발명이 해결하고자 하는 과제는, 이중 배선(2-layer) 구조와 관통 배선을 통한 수직 구조를 갖는 칩 온 필름 패키지 및 이를 포함하는 장치 어셈블리를 제공하는데 있다.
본 발명이 해결하고자 하는 다양한 과제들은 이상에서 언급한 과제들에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당 업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 기술적 사상의 일 실시예에 의한 장치 어셈블리는, 다수의 필름 관통 배선이 형성된 필름 기판을 포함하는 칩 온 필름 패키지; 다수의 패널 관통 배선이 형성된 패널 기판을 포함하며, 상기 칩 온 필름 패키지의 상부에 배치되어 일 단이 상기 칩 온 필름 패키지의 일 단과 전기적으로 연결된 패널부; 및 상기 패널부의 하부에 배치되어 일 단이 상기 칩 온 필름 패키지의 타 단과 전기적으로 연결된 제어부를 포함할 수 있다.
또한, 본 발명의 기술적 사상의 일 실시예에 의한 칩 온 필름 패키지는, 서로 대향되는 제1 면과 제2 면을 포함하는 필름 기판; 상기 제1 면 상에 형성된 다수의 제1 필름 배선; 상기 제2 면 상에 상기 다수의 제1 필름 배선에 대응되도록 형성된 다수의 제2 필름 배선; 및 상기 다수의 제1 필름 배선 또는 상기 다수의 제2 필름 배선 상에 배치된 반도체 칩을 포함하며, 상기 필름 기판은 상기 다수의 제1 필름 배선 및 상기 다수의 제2 필름 배선을 각각 전기적으로 연결하는 다수의 필름 관통 배선이 형성될 수 있다.
기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 기술적 사상의 다양한 실시예들에 의한 칩 온 필름 패키지 및 이를 포함한 장치 어셈블리는 이중 배선(2-layer) 구조와, 다수의 필름 관통 배선 및 다수의 패널 관통 배선을 통해 칩 온 필름(COF) 패키지를 벤딩(bending)하지 않고 패널부와 수직 구조로 연결됨으로써 상기 칩 온 필름 패키지의 스프링 백(spring back) 현상을 미연에 방지하여 신뢰성을 향상시킬 수 있다.
또한, 본 발명의 기술적 사상의 다양한 실시예들에 의한 칩 온 필름 패키지 및 이를 포함한 장치 어셈블리는 상기 수직 구조로 인해 고화질 디스플레이를 구현하기 위한 반도체 칩의 채널 수 증가시 이를 형성하기 위한 공간 확보가 용이하여 장치 어셈블리의 부피를 줄이고 집적도를 향상시킬 수 있다.
도 1a는 본 발명의 제1 실시 예에 따른 칩 온 필름(COF) 패키지의 상면도이고, 도 1b 및 1d는 도 1a에 도시된 A-A'선을 따라 절단된 칩 온 필름(COF) 패키지의 단면도들이며, 도 1c 및 도 1e는 도 1a에 도시된 B-B'선을 따라 절단된 칩 온 필름(COF) 패키지의 단면도들이다.
도 2a는 본 발명의 제2 실시 예에 따른 칩 온 필름(COF) 패키지의 상면도이고, 도 2b 및 도 2c는 도 2a에 도시된 C-C'선을 따라 절단된 칩 온 필름(COF) 패키지의 단면들이다.
도 3a는 본 발명의 제3 실시 예에 따른 칩 온 필름(COF) 패키지의 상면도이고, 도 3b 및 도 3c는 도 3a에 도시된 D-D'선을 따라 절단된 칩 온 필름(COF) 패키지의 단면들이다.
도 4a 내지 도 4d는 본 발명의 제1 실시 예에 따른 개략적인 장치 어셈블리의 일 단부를 나타내는 단면도들이다.
도 5a 및 5b는 본 발명의 제2 실시 예에 따른 개략적인 장치 어셈블리의 일 단부를 나타내는 단면도들이다.
도 6a 및 6b는 본 발명의 제3 실시 예에 따른 개략적인 장치 어셈블리의 일 단부를 나타내는 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 ‘포함한다(comprises)’ 및/또는 ‘포함하는(comprising)’은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
하나의 소자(elements)가 다른 소자와 ‘접속된(connected to)’ 또는 ‘커플링된(coupled to)’ 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 ‘직접 접속된(directly connected to)’ 또는 ‘직접 커플링된(directly coupled to)’으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. ‘및/또는’은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 ‘아래(below)’, ‘아래(beneath)’, ‘하부(lower)’, ‘위(above)’, ‘상부(upper)’ 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 ‘아래(below)’ 또는 ‘아래(beneath)’로 기술된 소자는 다른 소자의 ‘위(above)’에 놓여질 수 있다. 따라서, 예시적인 용어인 ‘아래’는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
또한, 본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
본 명세서에서 ‘상면(top side)’과 ‘하면(bottom side)’는 본 발명의 기술적 사상을 이해하기 쉽도록 설명하기 위하여 상대적인 개념으로 사용된 것이다. 따라서, ‘상면면’과 ‘하면’은 특정한 방향, 위치 또는 구성 요소를 지칭하는 것이 아니고 서로 호환될 수 있다. 예를 들어, ‘상면’이 ‘하면’이라고 해석될 수도 있고 ‘하면’이 ‘상면’으로 해석될 수도 있다. 따라서, ‘상면’을 ‘제1’이라고 표현하고 ‘하면’을 ‘제2’라고 표현할 수도 있고, ‘하면’을 ‘제1’로 표현하고 ‘상면’을 ‘제2’라고 표현할 수도 있다. 그러나, 하나의 실시예 내에서는 ‘상면’과 ‘하면’이 혼용되지 않는다.
본 명세서에서 ‘가깝다(near)’라는 표현은 대칭적 개념을 갖는 둘 이상의 구성 요소들 중 어느 하나가 다른 특정한 구성 요소에 대해 상대적으로 가깝게 위치하는 것을 의미한다. 예를 들어, 제1 단부(first end)가 제1 면(first side)에 가깝다는 표현은 제1 단부가 제2 단부보다 제1 면에 더 가깝다는 의미이거나, 제1 단부가 제2 면보다 제1 면에 더 가깝다는 의미로 이해될 수 있다.
도 1a는 본 발명의 제1 실시 예에 따른 칩 온 필름(COF) 패키지의 상면도이고, 도 1b 및 1d는 도 1a에 도시된 A-A'선을 따라 절단된 칩 온 필름(COF) 패키지의 단면도들이며, 도 1c 및 도 1e는 도 1a에 도시된 B-B'선을 따라 절단된 칩 온 필름(COF) 패키지의 단면도들이다.
도 1a 내지 도 1c를 참조하면, 본 실시 예에 따른 칩 온 필름(COF) 패키지(100A)는 서로 대향되는 제1 면(110a)과 제2 면(110b)을 포함하는 필름 기판(110), 상기 제1 면(110a) 상에 형성된 다수의 제1 필름 배선(120), 상기 제2 면(110b)에 형성된 다수의 제2 필름 배선(130) 및 상기 다수의 제1 필름 배선(120) 또는 상기 다수의 제2 필름 배선(130) 상에 배치된 반도체 칩(140)을 포함할 수 있다. 여기서, 상기 필름 기판(110)에는 상기 다수의 제1 필름 배선(120)과 상기 다수의 제2 필름 배선(130)을 각각 전기적으로 연결하는 다수의 필름 관통 배선(111)이 형성될 수 있다.
상기 필름 기판(110)은 예를 들어, 폴리이미드 또는 폴리에스터 등과 같은 수지계 재료로 형성될 수 있으며, 가요성(flexibility)을 가질 수 있다.
상기 다수의 제1 및 제2 필름 배선들(120, 130)은 서로 대응되도록 형성될 수 있다. 예를 들어, 상기 다수의 제1 필름 배선(120)은 상기 반도체 칩(140)에 공급되는 신호를 입력 받는 제1 입력용 필름 배선(121), 상기 반도체 칩(140)으로부터 처리된 신호를 출력하는 제1 출력용 필름 배선(123) 및 입력된 신호를 바이패스하여 출력하는 제1 바이패스용 필름 배선(125)을 포함할 수 있다. 마찬가지로, 상기 다수의 제2 필름 배선(130)도 상기 제1 입력용 필름 배선(121)에 대응되는 제2 입력용 필름 배선(131), 상기 제1 출력용 필름 배선(123)에 대응되는 제2 출력용 필름 배선(133) 및 상기 제1 바이패스용 필름 배선(125)에 대응되는 제2 바이패스용 필름 배선(135)을 포함할 수 있다.
이러한 상기 다수의 제1 및 제2 필름 배선들(120, 130)은 도전성을 갖는 금속(metal)으로 형성될 수 있으며, 일례로 구리(Cu)를 포함할 수 있다. 자세하게 도시하지는 않았지만, 상기 제1 및 제2 필름 배선들(120, 130) 각각에는 입출력 단자들이 배치될 수 있으며, 상기 입출력 단자들을 제외한 상기 제1 및 제2 필름 배선들(120, 130)은 절연막으로 덮여 보호될 수 있다.
상기 필름 기판(110)에 형성된 상기 다수의 필름 관통 배선(111)은 상기 다수의 제1 필름 배선(120) 및 상기 다수의 제2 필름 배선(130)을 각각 전기적으로 연결할 수 있다. 상기 다수의 필름 관통 배선(111)은 예를 들어, 상기 제1 출력용 필름 배선(123)과 상기 제2 출력용 필름 배선(133)을 전기적으로 연결하는 출력용 필름 관통 배선(111a) 및 상기 제1 바이패스용 필름 배선(125)과 상기 제2 바이패스용 필름 배선(135)을 전기적으로 연결하는 바이패스용 필름 관통 배선(111b)을 포함할 수 있다. 이때, 상기 출력용 필름 관통 배선(111a)은 상기 필름 기판(110)의 출력 단부(O1)로부터 상기 바이패스용 필름 관통 배선(111b)보다 상대적으로 가깝게 배치되도록 형성될 수 있다. 예를 들어, 상기 출력용 필름 관통 배선(111a)은 상기 필름 기판(110)의 출력 단부(O1)로부터 제1 거리(d1)만큼 이격되어 형성될 수 있으며, 상기 바이패스용 필름 관통 배선(111b)은 상기 필름 기판(110)의 출력 단부(O1)로부터 제2 거리(d2)만큼 이격되어 형성될 수 있다. 이때, 상기 제1 거리(d1)는 상기 제2 거리(d2)보다 작을 수 있다(d1<d2).
이러한 상기 다수의 필름 관통 배선(111)은 예를 들어, 서로 대응되는 제1 필름 배선(120) 및 제2 필름 배선(130)이 형성된 위치의 상기 필름 기판(110)에 수직으로 관통하는 관통홀(through hole)을 형성한 후 상기 관통홀 내부를 도전성 물질(conductive material)로 충진하여 형성할 수 있다.
한편, 도 1d및 도 1e를 참조하면, 상기 반도체 칩(140)이 배치되지 않은 면(예컨대, 제2 면(110b))에는 상기 입력용 필름 배선(이를 테면, 상기 제2 입력용 필름 배선(131))이 생략될 수 있으며, 상기 출력용 필름 배선(이를 테면, 상기 제2 출력용 필름 배선(133)) 및 바이패스용 필름 배선(이를 테면, 상기 제2 바이패스용 필름 배선(135))이 상기 필름 관통 배선(111)이 위치하는 부분에만 부분적으로 형성될 수도 있다.
상기 반도체 칩(140)은 예를 들어, 상기 반도체 칩(140)의 하면에 상기 다수의 제1 필름 배선(120) 또는 상기 다수의 제2 필름 배선(130)에 대응되는 다수의 범프(141)가 형성될 수 있다. 상기 반도체 칩(140)은 상기 다수의 범프(141)를 상기 다수의 제1 필름 배선(120) 또는 상기 다수의 제2 필름 배선(130) 상에 정렬시킨 후 열압착하는 TAB(Tape Auctomated bonding) 공정에 의해 플립 칩 본딩될 수 있다.
도 2a는 본 발명의 제2 실시 예에 따른 칩 온 필름(COF) 패키지의 상면도이고, 도 2b 및 도 2c는 도 2a에 도시된 C-C'선을 따라 절단된 칩 온 필름(COF) 패키지의 단면들이다. 본 실시 예에 따른 칩 온 필름(COF) 패키지(100B)는 상기 출력용 필름 관통 배선(111a)의 수와 배치를 제외하고 상술한 제1 실시 예에 따른 칩 온 필름(COF) 패키지(100A)와 동일하므로, 동일한 구성 요소에 대한 상세한 설명은 상술한 것으로 대체하기로 한다.
도 2a 내지 2c를 참조하면, 본 실시 예에 따른 칩 온 필름(COF) 패키지(100B)는 상기 입력용 필름 배선(121,131)과 상기 출력용 필름 배선(123,133)의 수가 증가함에 따라, 즉 채널 수가 증가함에 따라 상기 출력용 필름 관통 배선(111a)은 상기 필름 기판(110)의 출력 단부(O1)로부터 서로 상이한 거리를 갖도록 형성될 수 있다. 예를 들어, 상기 출력용 필름 관통 배선(111a)은 상기 필름 기판(110)의 출력 단부(O1)로부터 제1 거리(d1)만큼 이격되어 형성된 제1 출력용 필름 관통 배선(111a-1) 및 상기 필름 기판(110)의 출력 단부(O1)로부터 제3 거리(d3)만큼 이격되어 형성된 제2 출력용 필름 관통 배선(111a-2)을 포함할 수 있다. 이때, 상기 제3 거리(d3)는 상기 제1 거리(d1)보다 클 수 있다(d3>d1).
도 3a는 본 발명의 제3 실시 예에 따른 칩 온 필름(COF) 패키지의 상면도이고, 도 3b 및 도 3c는 도 3a에 도시된 D-D'선을 따라 절단된 칩 온 필름(COF) 패키지의 단면들이다. 본 실시 예에 따른 칩 온 필름(COF) 패키지(100C)는 상기 바이패스용 필름 관통 배선(111b)의 배치를 제외하고 상술한 제2 실시 예에 따른 칩 온 필름(COF) 패키지(100B)와 동일하므로, 동일한 구성 요소에 대한 상세한 설명은 상술한 것으로 대체하기로 한다.
도 3a 내지 3c를 참조하면, 본 실시 예에 따른 칩 온 필름(COF) 패키지(100C)의 상기 바이패스용 필름 관통 배선(111b)은 상기 출력용 필름 관통 배선(111a)과 마찬가지로 상기 필름 기판(110)의 출력 단부(O1)로부터 서로 상이한 거리를 갖도록 형성될 수 있다. 예를 들어, 상기 바이패스용 필름 관통 배선(111b)은 상기 필름 기판(110)의 출력 단부(O1)로부터 제4 거리(d4)만큼 이격되어 형성된 제1 바이패스용 필름 관통 배선(111b-1), 상기 필름 기판(110)의 출력 단부(O1)로부터 제5 거리(d5)만큼 이격되어 형성된 제2 바이패스용 필름 관통 배선(111b-2) 및 상기 필름 기판(110)의 출력 단부(O1)로부터 제6 거리(d6)만큼 이격되어 형성된 제3 바이패스용 필름 관통 배선(111b-3)을 포함할 수 있다. 이때, 상기 제4 거리(d4), 상기 제5 거리(d5) 및 상기 제6 거리(d6)는 각각 상기 제1 거리(d1)보다 클 수 있다(즉, d4>d1, d5>d1, d6>d1). 또한, 상기 제5 거리(d5)는 상기 제4 거리(d4) 보다 크고 상기 제6 거리(d6)보다 작을 수 있다(즉, d4<d5<d6).
본 발명의 제1, 제2 및 제3 실시 예에 따른 칩 온 필름 패키지(100A, 100B, 100C)는 상기 반도체 칩(140)이 배치되는 상기 제1 면(110a) 상에 상기 다수의 제1 필름 배선(120)이 배치될 뿐 아니라, 상기 제1 반도체 칩(140)이 배치되지 않는 상기 제2 면(110b) 상에 상기 다수의 제2 필름 배선(130)이 배치될 수 있다. 그리고, 상기 다수의 제1 필름 배선(120)과 상기 다수의 제2 필름 배선(130)은 상기 다수의 필름 관통 배선(111)을 통해 전기적으로 연결될 수 있다. 그 결과, 본 발명의 칩 온 필름(COF) 패키지들(100A, 100B, 100C)는 상기 필름 기판(110)의 제1 면 및 제2 면들(110a, 110b)에 금속의 필름 배선들(120,130)이 배치된 이중 배선(2-layer) 구조를 가지므로, 상기 반도체 칩(140)의 위치를 자유롭게 배치시킬 수 있다. 예를 들어, 상기 칩 온 필름 패키지들(100A, 100B, 100C)의 일 단의 상면 또는 후면에 후술될 패널부(200) 및 제어부(300)의 일 단이 연결될 수 있어 본 발명에 따른 장치 어셈블리 공정 시 위치 자유도가 향상될 수 있다. 또한, 상기 다수의 제1 및 제2 필름 배선들(120, 130)은 상기 필름 기판(110)보다 높은 열전도도를 가지므로, 상기 반도체 칩(140)에서 발생되는 열을 효율적으로 방출시킬 수 있다. 이에 더하여, 상기 이중 배선(2-layer) 구조로 인해 후속 공정 상에서 상기 반도체 칩(140)을 이중으로 보호할 수 있을 뿐만 아니라 상기 반도체 칩(140)의 전자기 방해(electromagnetic interference; EMI) 특성이 개선될 수 있다.
도 4a 내지 도 4d는 본 발명의 제1 실시 예에 따른 개략적인 장치 어셈블리의 일 단부를 나타내는 단면도들이다.
도 4a 및 도 4b를 참조하면, 본 발명의 제1 실시 예에 따른 장치 어셈블리(1000A)는 하부 프레임(500) 상에 배치되는 칩 온 필름(chip-on-film; COF) 패키지, 상기 칩온 필름(COF) 패키지의 양 단에 각각 전기적으로 연결된 패널부(200A) 및 제어부(300)를 포함할 수 있다. 상기 장치 어셈블리는 디스플레이 장치 어셈블리일 수 있다. 상기 칩 온 필름 패키지는 도 1a 내지 도1e에서 설명된 칩 온 필름 패키지(100A)일 수 있다.
상기 하부 프레임(500)은 상기 칩 온 필름 패키지(100A), 상기 패널부(200A) 및 상기 제어부(300)의 외곽을 감싸며 상기 패널부(200A)를 고정하는 기능을 수행한다.
싱기 칩 온 필름(COF) 패키지(100A)는 다수의 필름 관통 배선(111)이 형성된 필름 기판(110), 상기 필름 기판(110)의 제1 면(110a)에 형성된 다수의 제1 필름 배선(120), 상기 필름 기판(110)의 제2 면(110b)에 형성된 다수의 제2 필름 배선(130) 및 상기 다수의 제1 필름 배선(120) 상에 배치된 반도체 칩(140)을 포함할 수 있다.
상기 필름 기판(110)은 예를 들어, 폴리이미드 또는 폴리에스터 등과 같은 수지계 재료로 형성될 수 있으며, 가요성(flexibility)을 가질 수 있다.
상기 다수의 제1 및 제2 필름 배선들(120, 130) 서로 대응되도록 형성될 수 있다. 상기 다수의 제1 필름 배선(120)은 예를 들어, 상기 제어부(300)로부터 상기 반도체 칩(140)에 공급되는 신호를 입력 받는 제1 입력용 필름 배선(121), 상기 반도체 칩(140)으로부터 처리된 신호를 상기 패널부(200A)로 출력하는 제1 출력용 필름 배선(123) 및 상기 제어부(300)로부터 입력된 신호(예컨대, 전원 신호)를 바이패스하여 상기 패널부(200A)로 출력하는 제1 바이패스용 필름 배선(125)을 포함할 수 있다. 마찬가지로, 상기 다수의 제2 필름 배선(130)도 상기 제1 입력용 필름 배선(121)에 대응되는 제2 입력용 필름 배선(131), 상기 제1 출력용 필름 배선(123)에 대응되는 제2 출력용 필름 배선(133) 및 상기 제1 바이패스용 필름 배선(125)에 대응되는 제2 바이패스용 필름 배선(135)을 포함할 수 있다.
이러한 상기 다수의 제1 및 제2 필름 배선들(120, 130)은 도전성을 갖는 금속(metal)으로 형성될 수 있으며, 일례로 구리(Cu)를 포함할 수 있다. 자세하게 도시하지는 않았지만, 상기 제1 및 제2 필름 배선들(120, 130) 각각에는 입출력 단자들이 배치될 수 있으며, 상기 입출력 단자들을 제외한 상기 제1 및 제2 배선들(120, 130)은 절연막으로 덮여 보호될 수 있다.
상기 필름 기판(110)에 형성된 상기 다수의 필름 관통 배선(111)은 상기 다수의 제1 필름 배선(120) 및 상기 다수의 제2 필름 배선(130)을 각각 전기적으로 연결할 수 있다. 상기 다수의 필름 관통 배선(111)은 예를 들어, 상기 제1 출력용 필름 배선(123)과 상기 제2 출력용 필름 배선(133)을 전기적으로 연결하는 출력용 필름 관통 배선(111a) 및 상기 제1 바이패스용 필름 배선(125)과 상기 제2 바이패스용 필름 배선(135)을 전기적으로 연결하는 바이패스용 필름 관통 배선(111b)을 포함할 수 있다. 이때, 상기 출력용 필름 관통 배선(111a)은 상기 필름 기판(110)의 출력 단부(O1)로부터 상기 바이패스용 필름 관통 배선(111b)보다 상대적으로 가깝게 배치되도록 형성될 수 있다. 예를 들어, 상기 출력용 필름 관통 배선(111a)은 상기 필름 기판(110)의 출력 단부(O1)로부터 제1 거리(d1)만큼 이격되어 형성될 수 있으며, 상기 바이패스용 필름 관통 배선(111b)은 상기 필름 기판(110)의 출력 단부(O1)로부터 제2 거리(d2)만큼 이격되어 형성될 수 있다. 이때, 상기 제1 거리(d1)는 상기 제2 거리(d2)보다 작을 수 있다(즉, d1<d2).
이러한 상기 다수의 필름 관통 배선(111)은 예를 들어, 서로 대응되는 제1 필름 배선(120) 및 제2 필름 배선(130)이 형성된 위치의 상기 필름 기판(110)에 수직으로 관통하는 관통홀(through hole)을 형성한 후 상기 관통홀 내부를 도전성 물질(conductive material)로 충진하여 형성할 수 있다.
한편, 도 4c 및 도 4d를 참조하면, 상기 반도체 칩(140)이 배치되지 않은 상기 제2 면(110b)에는 상기 입력용 필름 배선(131)이 생략될 수 있으며, 상기 출력용 필름 배선(133) 및 바이패스용 필름 배선(135)이 상기 필름 관통 배선(111a)이 위치하는 부분에만 부분적으로 형성될 수도 있다.
상기 반도체 칩(140)은 예를 들어, 상기 반도체 칩(140)의 하면에 상기 다수의 제1 필름 배선(120)에 대응되어 형성된 다수의 범프(141)가 형성될 수 있다. 상기 반도체 칩(140)은 상기 다수의 범프(141)를 상기 다수의 제1 필름 배선(120) 상에 정렬시킨 후 열압착하는 TAB(Tape Auctomated bonding) 공정에 의해 플립 칩 본딩될 수 있다. 이러한 상기 반도체 칩(140)은 예를 들어, 상기 제어부(300)의 제어 신호에 따라 상기 패널부(200A)의 게이트 라인을 구동하기 위한 게이트 구동 신호를 상기 패널부(200A)에 인가하는 게이트 구동 IC 및 상기 패널부(200A)의 데이터 라인을 구동하기 위한 데이터 구동 신호를 상기 패널부(200A)에 인가하는 데이터 구동 IC일 수 있다.
상기 패널부(200A)는 도 4a 및 도4b에 도시된 바와 같이, 다수의 패널 관통 배선(211)이 형성된 패널 기판(210)을 포함하며, 상기 칩 온 필름 패키지(100A)의 상부에 배치되어 일 단(예컨대, 입력 단부(I2))이 상기 칩 온 필름(COF) 패키지(100A)의 일 단(예컨대, 출력 단부(O1))과 전기적으로 연결될 수 있다. 이러한 상기 패널부(200A)는 상기 패널 기판(210)의 제1 면(210a)에 배치되어 화상을 표시하는 표시 패널(240), 상기 패널 기판(210)의 제1 면(210a)에 형성되어 상기 표시 패널(240)에 신호를 전달하는 다수의 제1 패널 배선(220) 및 상기 패널 기판(210)의 제2 면(210b)에 상기 다수의 제1 패널 배선(220)에 대응되도록 형성된 다수의 제2 패널 배선(230)을 포함할 수 있다.
상기 패널 기판(210)은 예를 들어, 폴리이미드 또는 폴리에스터 등과 같은 수지계 재료로 형성될 수 있으며, 가요성(flexibility)을 가질 수 있다. 상기 패널 기판(210)이 가요성을 갖는 재료로 형성되는 경우, 상기 장치 어셈블리는 플렉서블 디스플레이(flexible display)로 구현될 수 있다. 이와는 달리, 상기 패널 기판(210)은 글래스(galss)일 수도 있다.
상기 다수의 제1 및 제2 패널 배선들(220, 230)은 서로 대응되도록 형성될 수 있다. 또한 상기 다수의 제1 패널 배선(220)은 상기 다수의 제1 필름 배선(120)과 서로 대응되도록 형성될 수 있으며, 상기 다수의 제2 패널 배선(230)은 상기 다수의 제2 패널 배선(230)과 서로 대응되도록 형성될 수 있다. 상기 다수의 제1 패널 배선(220)은 예를 들어, 상기 칩 온 필름(COF) 패키지(100A)의 상기 반도체 칩(140)으로부터 공급되는 신호(예컨대, 패널 구동 신호)를 입력 받는 제1 입력용 패널 배선(221) 및 상기 칩 온 필름(COF) 패키지(100A)를 바이패스하여 상기 제어부(300)로부터 직접 공급되는 신호(예컨대, 전원 신호)를 입력 받는 제1 바이패스용 패널 배선(223)을 포함할 수 있다. 마찬가지로, 상기 다수의 제2 패널 배선(230)도 상기 제1 입력용 패널 배선(221)에 대응되는 제2 입력용 패널 배선(231) 및 상기 제1 바이패스용 패널 배선(223)에 대응되는 제2 바이패스용 필름 배선(233)을 포함할 수 있다. 또한, 상기 제1 및 제2 입력용 패널 배선들(221, 231)은 상기 표시 패널(240)의 게이트 구동 라인에 연결된 제1 및 제2 게이트 라인용 패널 배선들 및 상기 표시 패널(240)의 데이터 구동 라인에 연결된 제1 및 제2 데이터 라인용 패널 배선들을 포함할 수 있다.
이러한 상기 다수의 제1 및 제2 패널 배선들(220, 230)은 투명 전극(transparent electrode)으로 형성될 수 있으며, 일례로 산화인듐(Induim Tin Oxide; ITO)을 포함할 수 있다.
상기 패널 기판(210)에 형성된 상기 다수의 패널 관통 배선(211)은 상기 다수의 제1 패널 배선(220) 및 상기 다수의 제2 패널 배선(230)을 각각 전기적으로 연결할 수 있다. 상기 다수의 패널 관통 배선(211)은 예를 들어, 상기 제1 입력용 패널 배선(221)과 상기 제2 입력용 패널 배선(231)을 전기적으로 연결하는 입력용 패널 관통 배선(211a) 및 상기 제1 바이패스용 패널 배선(223) 및 상기 제2 바이패스용 패널 배선(233)을 전기적으로 연결하는 바이패스용 패널 관통 배선(211b)을 포함할 수 있다. 이때, 상기 입력용 필름 관통 배선(211a)은 상기 패널 기판(210)의 입력 단부(I2)로부터 상기 바이패스용 패널 관통 배선(211b)보다 상대적으로 가깝게 배치되도록 형성될 수 있다. 예를 들어, 상기 입력용 패널 관통 배선(211a)은 상기 패널 기판(210)의 입력 단부(I2)로부터 제1 거리(d1)만큼 이격되어 형성될 수 있으며, 상기 바이패스용 패널 관통 배선(211b)은 상기 패널 기판(210)의 입력 단부(I2)로부터 제2 거리(d2)만큼 이격되어 형성될 수 있다. 이때, 상기 제1 거리(d1)는 상기 제2 거리(d2)보다 작을 수 있다(즉, d1<d2).
이러한 상기 다수의 패널 관통 배선(211)은 예를 들어, 서로 대응되는 제1 패널 배선(220) 및 제2 패널 배선(230)이 형성된 위치의 상기 패널 기판(210)에 수직으로 관통하는 관통홀(through hole)을 형성한 후 상기 관통홀 내부를 도전성 물질(conductive material)로 충진하여 형성할 수 있다.
상기 패널부(200A)는 상기 제2 필름 배선(130)과 상기 제2 패널 배선(230)이 서로 맞닿을 수 있도록 배치될 수 있다. 이때, 상기 제2 필름 배선(130)과 상기 제2 패널 배선(230)은 도전성 접착제(400)를 사용하여 접착될 수 있으며, 예를 들어 상기 도전성 접착제(400)는 이방성 도전 필름(Anisotropic Conductive Film; ACF)를 포함할 수 있다.
한편, 도 4c 및 4d에 도시된 바와 같이, 상기 패널부(200A)의 제2 패널 배선(230)은 상기 패널 관통 배선(211)이 위치하는 부분에만 부분적으로 형성될 수도 있다.
상기 표시 패널(240)은 상기 반도체 칩(140)으로부터 입력된 게이트 구동 신호 및 데이터 구동 신호에 응답하여 화상을 표시할 수 있다. 상기 표시 패널(240)은 유기 발광 패널(OLED) 또는 액정 패널(LCD) 중 어느 하나일 수 있으며, 이에 한정되는 것은 아니다. 일례로, 상기 표시 패널(240)이 유기 발광 패널(OLED)인 경우, 상기 표시 패널(240)은 유기 발광 소자를 포함할 수 있다. 상기 유기 발광 소자는 전기 루미네선스(EL; Electro Luminescence)을 제공할 수 있는 발광 재료를 포함할 수 있다. 상기 유기 발광 소자는 수동 매트릭스(passive-matrix) 또는 능동 매트릭스(active-matrix)형 유기 발광 소자일 수 있다. 다른 예로, 상기 표시 패널(240)이 액정 패널(LCD)인 경우, 도시하지 않았으나, 상기 표시 패널(240)은 서로 대향되는 박막 트랜지스터 기판과 컬러 필터 기판을 포함할 수 있으며, 이들 사이에 액정이 주입되어 스위칭 소자로서 매트릭스 형태로 형성된 박막 트랜지스터(Thin Film Transistor, TFT)를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시할 수 있다. 이 경우, 상기 표시 패널(240)에 광을 공급하는 백라이트 어셈블리가 더 배치될 수 있다.
상기 패널부(200A)는 상기 표시 패널(240) 상에 터치 패널(250) 및 보호막(270)이 더 포함될 수 있다. 도시하지 않았으나, 상기 터치 패널(250)은 하나 이상의 터치 감지 소자들을 포함할 수 있고, 상기 터치 감지 소자들은 복수의 터치 구동 전극들과 도전성 매트릭스를 포함할 수 있다. 상기 터치 패널(250)의 일 단에는 터치 구동부(260)가 배치될 수 있다. 상기 터치 구동부(260)는 터치 패널을 제어하는 터치 패널 반도체 칩(263) 및 상기 터치 패널 반도체 칩(140)과 상기 터치 패널을 연결하는 터치 패널 연결부(261)를 포함할 수 있다. 상기 터치 패널(250) 및 상기 보호막(270)은 다른 예에서 생략될 수 있다.
상기 제어부(300)는 상기 패널부(200A)의 하부에 배치되어 일 단이 상기 칩 온 필름(COF) 패키지(100A)의 타 단(예컨대, 입력 단부(I1))과 전기적으로 연결될 수 있다. 이러한 제어부(300)는 일 단이 상기 다수의 제1 필름 배선(120) 상에 배치된 회로 기판(310), 상기 회로 기판(310) 상에 형성되어 상기 다수의 제1 필름 배선(120)과 전기적으로 연결된 배선 패턴(320) 및 상기 배선 패턴(320) 상에 배치된 회로 소자(330)를 포함할 수 있다.
상기 회로 기판(310)은 인쇄 회로 기판, 예를 들어 연성 인쇄 회로 기판(Flexible Printed Circuit Board; FPC)일 수 있다.
상기 배선 패턴(320)은 도전성을 갖는 금속(metal)으로 형성될 수 있으며, 일례로 구리(Cu)를 포함할 수 있다. 이러한 상기 회로 기판(310)의 배선 패턴(320) 상에 상기 칩 온 필름(COF) 패키지(100A)의 상기 제1 필름 배선(120)이 소정의 도전성 접착제를 통해 직접 접착되어 전기적으로 연결될 수 있다.
상기 배선 패턴(320) 상에는 각 신호에 따라 전기적 기능을 수행하는 회로 소자(330)가 배치될 수 있다. 상기 회로 소자(330)는 외부로부터 각종 신호를 입력받아 상기 칩 온 필름 패키지(100A) 내의 반도체 칩(140)을 구동시키는 각종 제어 신호를 상기 반도체 칩(140)에 출력하는 기능을 수행할 수 있다. 이에 따라, 상기 반도체 칩(140)은 상기 회로 소자(330)로부터 입력된 각종 제어 신호에 응답하여 상기 패널부(200A)의 표시 패널(240)을 제어하는 제어 신호를 출력하는 기능을 수행할 수 있다. 상기 회로 소자(330)는 예를 들어 상기 반도체 칩(140)에 제어 신호를 출력하여 상기 패널부(200A)를 제어하는 패널 제어 IC일 수 있다.
상기 필름 기판(110)과 상기 하부 프레임(500) 또는 상기 회로 기판(310)과 상기 패널 기판(210) 사이에는 상기 반도체 칩(140) 및 상기 회로 소자(330)를 보호하는 접착 보호막(600)을 더 포함할 수 있으며, 상기 회로 기판(310)과 상기 하부 프레임(500) 사이에는 보호 필름(700)을 더 포함할 수 있다. 이러한 상기 접착 보호막(600) 및 보호 필름(700) 은 생략 가능하다.
본 실시 예에 따른 장치 어셈블리는 상기 칩 온 필름(COF) 패키지(100A)의 양 단과 각각 전기적으로 연결된다. 일례로, 상기 칩 온 필름(COF) 패키지(100A)의 입력 단부(I1)에 연결된 상기 제어부(300)는 상기 칩 온 필름(COF) 패키지(100A)의 제1 필름 배선(120)과 상기 제어부(300)의 배선 패턴(320)이 소정의 도전성 접착제를 통해 전기적으로 연결될 수 있다. 그리고 상기 칩 온 필름(COF) 패키지(100A)의 출력 단부(O1)에 연결된 상기 패널부(200A)는 상기 칩 온 필름(COF) 패키지(100A)의 제1 및 제2 필름 배선들(120, 130), 필름 관통 배선(111)과 상기 패널부(200A)의 제1 및 제2 패널 배선들(220, 230), 패널 관통 배선(211)을 통해 전기적으로 연결될 수 있다. 이로써, 상기 칩 온 필름(COF) 패키지(100A)는 상기 패널부(200A) 및 제어부(300)를 전기적으로 연결하는 기능을 수행할 수 있으며, 상기 칩 온 필름(COF) 패키지(100A), 상기 패널부(200A) 및 상기 제어부(300)는 디스플레이 장치의 구동부로서 기능할 수 있다.
도 5a 및 5b는 본 발명의 제2 실시 예에 따른 개략적인 장치 어셈블리의 일 단부를 나타내는 단면도들이다.
도 5a 및 도 5b를 참조하면, 본 발명의 제2 실시 예에 따른 장치 어셈블리(1000B)는 하부 프레임(500) 상에 배치되는 칩 온 필름(chip-on-film; COF) 패키지, 상기 칩온 필름(COF) 패키지의 양 단에 각각 전기적으로 연결된 패널부(200B) 및 제어부(300)를 포함할 수 있다. 상기 장치 어셈블리는 디스플레이 장치 어셈블리일 수 있다. 상기 칩 온 필름 패키지는 도 2a 내지 도2c에서 설명된 칩 온 필름 패키지(100B)일 수 있다.
본 실시 예에 따른 장치 어셈블리(1000B)는 상기 칩 온 필름(COF) 패키지(100B)의 출력용 필름 관통 배선(111a) 및 패널부(200B)의 입력용 패널 관통 배선(211a)의 배치를 제외하고 상술한 제1 실시 예에 따른 장치 어셈블리(1000A)와 동일하므로, 동일한 구성 요소에 대한 상세한 설명은 상술한 것으로 대체하기로 한다.
본 실시 예에 따른 장치 어셈블리(1000B)에서, 상기 칩 온 필름(COF) 패키지(100B)의 상기 출력용 필름 관통 배선(111a)은 상기 필름 기판(110)의 출력 단부(O1)로부터 서로 상이한 거리를 갖도록 형성될 수 있다. 예를 들어, 상기 출력용 필름 관통 배선(111a)은 상기 필름 기판(110)의 출력 단부(O1)로부터 제1 거리(d1)만큼 이격되어 형성된 제1 출력용 필름 관통 배선(111a-1) 및 상기 필름 기판(110)의 출력 단부(O1)로부터 제3 거리(d3)만큼 이격되어 형성된 제2 출력용 필름 관통 배선(111a-2)을 포함할 수 있다. 이때, 상기 제3 거리(d3)는 상기 제1 거리(d1)보다 클 수 있다(즉, d3>d1).
마찬가지로, 본 실시 예에 따른 장치 어셈블리(1000B)에서, 상기 패널부(200B)의 상기 입력용 패널 관통 배선(211a)은 상기 패널 기판(210)의 입력 단부(I2)로부터 서로 상이한 거리를 갖도록 형성될 수 있다. 예를 들어, 상기 입력용 패널 관통 배선(211a)은 상기 패널 기판(210)의 입력 단부(I2)로부터 제1 거리(d1)만큼 이격되어 형성된 제1 입력용 패널 관통 배선(211a-1) 및 상기 패널 기판(210)의 입력 단부(I2)로부터 제3 거리(d3)만큼 이격되어 형성된 제2 입력용 패널 관통 배선(211a-2)을 포함할 수 있다. 이때, 상기 제3 거리(d3)는 상기 제1 거리(d1)보다 클 수 있다(즉, d3>d1).
도 6a 및 6b는 본 발명의 제3 실시 예에 따른 개략적인 장치 어셈블리의 일 단부를 나타내는 단면도들이다.
도 6a 및 도 6b를 참조하면, 본 발명의 제3 실시 예에 따른 장치 어셈블리(1000C)는 하부 프레임(500) 상에 배치되는 칩 온 필름(chip-on-film; COF) 패키지, 상기 칩 온 필름(COF) 패키지의 양 단에 각각 전기적으로 연결된 패널부(200C) 및 제어부(300)를 포함할 수 있다. 상기 장치 어셈블리는 디스플레이 장치 어셈블리일 수 있다. 상기 칩 온 필름 패키지는 도 3a 내지 도3c에서 설명된 칩 온 필름 패키지(100C)일 수 있다.
본 실시 예에 따른 장치 어셈블리(1000C)는 상기 칩 온 필름(COF) 패키지(100C)의 바이패스용 필름 관통 배선(111b) 및 상기 패널부(200)의 바이패스용 패널 관통 배선(211b)의 배치를 제외하고 상술한 제2 실시 예에 따른 장치 어셈블리(1000B)와 동일하므로, 동일한 구성 요소에 대한 상세한 설명은 상술한 것으로 대체하기로 한다.
본 실시 예에 따른 장치 어셈블리(1000C)에서, 상기 칩 온 필름(COF) 패키지(100C)의 상기 바이패스용 필름 관통 배선(111b)은 상기 필름 기판(110)의 출력 단부(O1)로부터 제4 거리(d4)만큼 이격되어 형성된 제1 바이패스용 필름 관통 배선(111b-1), 상기 필름 기판(110)의 출력 단부(O1)로부터 제5 거리(d5)만큼 이격되어 형성된 제2 바이패스용 필름 관통 배선(111b-2) 및 상기 필름 기판(110)의 출력 단부(O1)로부터 제6 거리(d6)만큼 이격되어 형성된 제3 출력용 필름 관통 배선(111a)을 포함할 수 있다. 이때, 상기 제4 거리(d4), 상기 제5 거리(d5) 및 상기 제6 거리(d6)는 각각 상기 제1 거리(d1)보다 클 수 있다(즉, d4>d1, d5>d1, d6>d1). 또한, 상기 제5 거리(d5)는 상기 제4 거리(d4) 보다 크고 상기 제6 거리(d6)보다 작을 수 있다(즉, d4<d5<d6).
마찬가지로, 본 실시 예에 따른 장치 어셈블리(1000C)에서, 상기 패널부(200C)의 상기 바이패스용 패널 관통 배선(211b)은 상기 패널 기판(210)의 입력 단부(I2)로부터 서로 상이한 거리를 갖도록 형성될 수 있다. 예를 들어, 상기 바이패스용 패널 관통 배선(211b)은 상기 패널 기판(210)의 입력 단부(I2)로부터 제4 거리(d4)만큼 이격되어 형성된 제1 바이패스용 패널 관통 배선(211b-1), 상기 패널 기판(210)의 입력 단부(I2)로부터 제5 거리(d5)만큼 이격되어 형성된 제2 바이패스용 패널 관통 배선(211b-2) 및 상기 패널 기판(210)의 입력 단부(I2)로부터 제6 거리(d6)만큼 이격되어 형성된 제3 바이패스용 패널 관통 배선(211b-3)을 포함할 수 있다. 이때, 상기 제4 거리(d4), 상기 제5 거리(d5) 및 상기 제6 거리(d6)는 각각 상기 제1 거리(d1)보다 클 수 있다(즉, d4>d1, d5>d1, d6>d1). 또한, 상기 제5 거리(d5)는 상기 제4 거리(d4) 보다 크고 상기 제6 거리(d6)보다 작을 수 있다(즉, d4<d5<d6).
지금까지 상술한 바와 같이, 본 발명에 다른 장치 어셈블리들(1000A, 1000B, 1000C)은 상기 칩 온 필름(COF) 패키지들(100A, 100B, 100C)의 제1 및 제2 필름 배선의 이중 배선(2-layer) 구조와, 상기 필름 기판(110)과 패널 기판(210)에 각각 형성된 해당 관통 배선들(111, 211)을 통해 수직 구조를 형성하여 서로 전기적으로 연결될 수 있다. 따라서, 본 발명에 따른 장치 어셈블리들(1000A, 1000B, 1000C)는 상기 칩 온 필름(COF) 패키지들(100A, 100B, 100C)을 상기 패널부들(200A, 200B, 200C)의 하부에 배치 시 벤딩(bending)하지 않아도 되므로 벤딩 시 발생될 수 있는 스프링 백(spring back) 현상을 미연에 방지할 수 있다.
또한, 이러한 이중 배선(2-layer) 구조 및 수직 구조의 칩 온 필름(COF) 패키지들(100A, 100B, 100C)과 이를 포함한 장치 어셈블리들(1000A, 1000B, 1000C)은 상기 해당 관통 배선들(111, 211)이 상기 필름 기판(110) 및 상기 패널 기판(210)의 일 단(O1, I2)으로부터 서로 동일하거나 서로 상이한 거리를 갖도록 형성함으로써 고화질 디스플레이를 구현하기 위해 반도체 칩의 채널 수 증가시 칩 온 필름 패키지들(100A, 100B, 100C)에 상기 제1 및 제2 필름 배선들(120, 130)을 형성하기 위한 공간 확보가 용이하여 상기 장치 어셈블리들(1000A, 1000B, 1000C)의 부피를 줄이고 집적도를 향상시킬 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1000A, 1000B, 1000C: 장치 어셈블리
100A, 100B, 100C: 칩 온 필름(COF) 패키지
110: 필름 기판 111: 다수의 필름 관통 배선
111a: 출력용 필름 관통 배선 111b: 바이패스용 필름 관통 배선
120: 다수의 제1 필름 배선 121: 제1 입력용 필름 배선
123: 제1 출력용 필름 배선 125: 제1 바이패스용 필름 배선
130: 다수의 제2 필름 배선 131: 제2 입력용 필름 배선
133: 제2 출력용 필름 배선 135: 제2 바이패스용 필름 배선
140: 반도체 칩 141: 범프
200A, 200B, 200C: 패널부 210: 패널 기판
211: 다수의 패널 관통 배선 211a: 입력용 패널 관통 배선
211b: 바이패스용 패널 관통 배선 220: 다수의 제1 패널 배선
221: 제1 입력용 패널 배선 223: 제1 바이패스용 패널 배선
230: 다수의 제2 패널 배선 231: 제2 입력용 패널 배선
233: 제2 바이패스용 패널 배선 240: 표시 패널
250: 터치 패널 260: 터치 구동부
261: 터치 패널 연결부 263: 터치 패널 반도체 칩
270: 보호막 300: 제어부
310: 회로 기판 320: 배선 패턴
330: 회로 소자 400: 도전성 접착제
500: 하부 프레임 600: 접착 보호막
700: 보호 필름

Claims (10)

  1. 다수의 필름 관통 배선이 형성된 필름 기판을 포함하는 칩 온 필름 패키지;
    다수의 패널 관통 배선이 형성된 패널 기판을 포함하며, 상기 칩 온 필름 패키지의 상부에 배치되어 일 단이 상기 칩 온 필름 패키지의 일 단과 전기적으로 연결된 패널부; 및
    상기 패널부의 하부에 배치되어 일 단이 상기 칩 온 필름 패키지의 타 단과 전기적으로 연결된 제어부를 포함하고,
    상기 칩 온 필름 패키지는,
    상기 필름 기판의 제1 면에 형성된 다수의 제1 필름 배선;
    상기 필름 기판의 제2 면에 상기 다수의 제1 필름 배선과 대응되도록 형성된 다수의 제2 필름 배선; 및
    상기 다수의 제1 필름 배선 상에 배치된 반도체 칩을 포함하며,
    상기 다수의 필름 관통 배선은 상기 필름 기판을 수직으로 관통하여 상기 다수의 제1 필름 배선 및 상기 다수의 제2 필름 배선을 각각 전기적으로 연결하는 장치 어셈블리.
  2. 삭제
  3. 제1항에 있어서,
    상기 다수의 제1 및 제2 필름 배선들은,
    상기 제어부로부터 상기 반도체 칩에 공급되는 신호를 입력받는 제1 및 제2 입력용 필름 배선들;
    상기 반도체 칩으로부터 처리된 신호를 상기 패널부로 출력하는 제1 및 제2 출력용 필름 배선들; 및
    상기 제어부로부터 입력된 신호를 바이패스하여 상기 패널부로 출력하는 제1 및 제2 바이패스용 필름 배선들을 포함하는 장치 어셈블리.
  4. 제3항에 있어서,
    상기 다수의 필름 관통 배선은,
    상기 제1 출력용 필름 배선과 상기 제2 출력용 필름 배선을 전기적으로 연결하는 출력용 필름 관통 배선;
    상기 제1 바이패스용 필름 배선과 상기 제2 바이패스용 필름 배선을 전기적으로 연결하는 바이패스용 필름 관통 배선을 포함하며,
    상기 출력용 필름 관통 배선은 상기 필름 기판의 출력 단부로부터 제1 거리만큼 이격되어 형성되고, 상기 바이패스용 필름 관통 배선은 상기 필름 기판의 상기 출력 단부로부터 제2 거리만큼 이격되어 형성되며, 상기 제1 거리는 상기 제2 거리보다 작은 장치 어셈블리.
  5. 제1항에 있어서,
    상기 패널부는,
    상기 패널 기판의 제1 면에 배치되어 화상을 표시하는 표시 패널;
    상기 패널 기판의 제1 면에 상기 다수의 제1 및 제2 필름 배선들과 대응되도록 형성된 다수의 제1 패널 배선; 및
    상기 패널 기판의 제2 면에 상기 다수의 제1 패널 배선에 대응되도록 형성된 다수의 제2 패널 배선을 포함하며,
    상기 다수의 패널 관통 배선은 상기 패널기판을 수직으로 관통하여 상기 다수의 제1 패널 배선 및 상기 다수의 제2 패널 배선을 각각 전기적으로 연결하는 장치 어셈블리.
  6. 제5항에 있어서,
    상기 다수의 제1 및 제2 패널 배선들은,
    상기 반도체 칩으로부터 공급되는 신호를 입력받는 제1 및 제2 입력용 패널 배선들; 및
    상기 칩 온 필름 패키지를 바이패스하여 상기 제어부로부터 직접 공급되는 신호를 입력받는 제1 및 제2 바이패스용 패널 배선들을 포함하는 장치 어셈블리.
  7. 제6항에 있어서,
    상기 다수의 패널 관통 배선은,
    상기 제1 입력용 패널 배선과 상기 제2 입력용 패널 배선을 전기적으로 연결하는 입력용 패널 관통 배선; 및
    상기 제1 바이패스용 패널 배선과 상기 제2 바이패스용 패널 배선을 전기적으로 연결하는 바이패스용 패널 관통 배선을 포함하는 장치 어셈블리.
  8. 제1항에 있어서,
    상기 제어부는,
    일 단이 상기 다수의 제1 필름 배선 상에 배치된 회로 기판;
    상기 회로 기판 상에 형성되어 상기 다수의 제1 필름 배선과 전기적으로 연결된 배선 패턴; 및
    상기 배선 패턴 상에 배치된 회로 소자를 포함하는 장치 어셈블리.
  9. 서로 대향되는 제1 면과 제2 면을 포함하는 필름 기판;
    상기 제1 면 상에 형성된 다수의 제1 필름 배선;
    상기 제2 면 상에 상기 다수의 제1 필름 배선에 대응되도록 형성된 다수의 제2 필름 배선; 및
    상기 다수의 제1 필름 배선 또는 상기 다수의 제2 필름 배선 상에 배치된 반도체 칩을 포함하며,
    상기 필름 기판은 상기 다수의 제1 필름 배선 및 상기 다수의 제2 필름 배선을 각각 전기적으로 연결하는 다수의 필름 관통 배선이 형성되고,
    상기 다수의 필름 관통 배선은 상기 필름 기판을 수직적으로 관통하고,
    평면적 관점에서, 상기 다수의 필름 관통 배선 각각은 상기 다수의 제1 필름 배선 및 상기 다수의 제2 필름 배선들과 적어도 일부가 중첩되는 칩 온 필름 패키지.
  10. 제9항에 있어서,
    상기 다수의 제1 및 제2 필름 배선들은,
    상기 반도체 칩에 공급되는 신호를 입력받는 제1 및 제2 입력용 필름 배선들;
    상기 반도체 칩으로부터 처리된 신호를 출력하는 제1 및 제2 출력용 필름 배선들; 및
    입력된 신호를 바이패스하여 출력하는 제1 및 제2 바이패스용 필름 배선들을 포함하는 칩 온 필름 패키지.
KR1020130037618A 2013-04-05 2013-04-05 칩 온 필름 패키지 및 이를 포함하는 장치 어셈블리 KR102041241B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130037618A KR102041241B1 (ko) 2013-04-05 2013-04-05 칩 온 필름 패키지 및 이를 포함하는 장치 어셈블리
US14/202,167 US9305990B2 (en) 2013-04-05 2014-03-10 Chip-on-film package and device assembly including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130037618A KR102041241B1 (ko) 2013-04-05 2013-04-05 칩 온 필름 패키지 및 이를 포함하는 장치 어셈블리

Publications (2)

Publication Number Publication Date
KR20140121178A KR20140121178A (ko) 2014-10-15
KR102041241B1 true KR102041241B1 (ko) 2019-11-06

Family

ID=51654206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130037618A KR102041241B1 (ko) 2013-04-05 2013-04-05 칩 온 필름 패키지 및 이를 포함하는 장치 어셈블리

Country Status (2)

Country Link
US (1) US9305990B2 (ko)
KR (1) KR102041241B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102052898B1 (ko) * 2013-05-06 2019-12-06 삼성전자주식회사 분산 배치된 비아 플러그들을 포함하는 칩 온 필름 패키지
KR102258746B1 (ko) * 2014-08-13 2021-06-01 삼성전자주식회사 벤딩부를 갖는 칩 온 필름 패키지
KR102432349B1 (ko) 2015-12-15 2022-08-16 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR20180041301A (ko) * 2016-10-13 2018-04-24 삼성디스플레이 주식회사 표시 장치
KR102505341B1 (ko) * 2017-12-21 2023-02-28 엘지디스플레이 주식회사 칩 온 필름 및 이를 포함하는 표시장치
KR102448482B1 (ko) * 2017-12-29 2022-09-27 엘지디스플레이 주식회사 마이크로 칩을 포함하는 표시장치
WO2020133444A1 (zh) * 2018-12-29 2020-07-02 深圳市柔宇科技有限公司 显示装置
KR102471275B1 (ko) * 2019-01-24 2022-11-28 삼성전자주식회사 칩 온 필름(cof) 및 이의 제조방법
TWI703686B (zh) * 2019-04-10 2020-09-01 南茂科技股份有限公司 薄膜覆晶封裝結構
KR20210086309A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080137166A1 (en) 2006-12-06 2008-06-12 Wen-Jyh Sah Pixel array module and flat display apparatus
US20090303426A1 (en) 2008-06-08 2009-12-10 Samsung Electronics Co., Ltd. Flexible printed circuit board and liquid crystal display device including the same
US20100149775A1 (en) 2003-12-03 2010-06-17 Sang-Ho Park Tape circuit substrate with reduced size of base film

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10133816A (ja) 1996-10-28 1998-05-22 Casio Comput Co Ltd 電子機器
KR100441846B1 (ko) 1997-08-19 2004-09-18 삼성전자주식회사 밴딩형 테이프 캐리어 패키지 구조
US6677664B2 (en) 2000-04-25 2004-01-13 Fujitsu Hitachi Plasma Display Limited Display driver integrated circuit and flexible wiring board using a flat panel display metal chassis
JP2003157020A (ja) 2001-11-22 2003-05-30 Advanced Display Inc フレキシブル基板の実装方法および表示装置
JP4298400B2 (ja) 2003-06-27 2009-07-15 セイコーインスツル株式会社 表示装置
KR20060098689A (ko) 2005-03-03 2006-09-19 엘지전자 주식회사 티씨피 모듈의 그라운드 강화 설계 구조
KR100723492B1 (ko) * 2005-07-18 2007-06-04 삼성전자주식회사 디스플레이 드라이버 집적회로 장치와 필름 및 이들을포함하는 모듈
JP4984639B2 (ja) 2006-05-16 2012-07-25 株式会社日立製作所 プラズマディスプレイ装置
JP2008209614A (ja) 2007-02-26 2008-09-11 Citizen Holdings Co Ltd 液晶レンズ
JPWO2008117770A1 (ja) 2007-03-26 2010-07-15 日本写真印刷株式会社 電子機器表示窓のタッチ入力機能付き保護パネル
KR20090067744A (ko) 2007-12-21 2009-06-25 엘지전자 주식회사 연성 필름
KR101057537B1 (ko) 2008-12-12 2011-08-17 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
KR101030991B1 (ko) 2008-12-31 2011-04-22 삼성에스디아이 주식회사 반도체 패키지의 장착구조 및 이를 적용한 플라즈마 디스플레이 장치
JP2010199500A (ja) 2009-02-27 2010-09-09 Hitachi Displays Ltd 配線基板及び表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100149775A1 (en) 2003-12-03 2010-06-17 Sang-Ho Park Tape circuit substrate with reduced size of base film
US20080137166A1 (en) 2006-12-06 2008-06-12 Wen-Jyh Sah Pixel array module and flat display apparatus
US20090303426A1 (en) 2008-06-08 2009-12-10 Samsung Electronics Co., Ltd. Flexible printed circuit board and liquid crystal display device including the same

Also Published As

Publication number Publication date
KR20140121178A (ko) 2014-10-15
US20140300849A1 (en) 2014-10-09
US9305990B2 (en) 2016-04-05

Similar Documents

Publication Publication Date Title
KR102041241B1 (ko) 칩 온 필름 패키지 및 이를 포함하는 장치 어셈블리
US11031454B2 (en) Electronic component, electric device including the same
KR101942918B1 (ko) 칩 온 필름 패키지 및 이를 포함하는 장치 어셈블리
KR101838736B1 (ko) 테이프 배선 기판 및 이를 포함하는 칩 온 필름 패키지
KR102371358B1 (ko) 반도체 패키지 및 이를 사용하는 패키지 모듈
KR102300254B1 (ko) 표시 장치
US20070242207A1 (en) Flat display panel and connection structure
KR102446203B1 (ko) 구동칩 및 이를 포함하는 표시 장치
KR20190107210A (ko) 표시 장치
KR102052898B1 (ko) 분산 배치된 비아 플러그들을 포함하는 칩 온 필름 패키지
US20180049324A1 (en) Semiconductor packages and display devices including the same
KR20140059548A (ko) 회로 기판의 접속 구조
KR20210036444A (ko) 표시 장치
KR102144378B1 (ko) 칩 온 필름 패키지 및 이를 포함하는 표시 장치
EP3226321B1 (en) Organic electroluminescence device and manufacturing method thereof, and display device
CN110941122A (zh) 显示面板及其显示装置
KR102396021B1 (ko) 구동칩이 구비된 인쇄 회로부 및 이를 포함하는 표시 장치
TWM268600U (en) Structure of chip on glass and liquid crystal display device using the structure
CN114049843A (zh) 显示模组及显示装置
CN103972201A (zh) 封装结构与显示模组
KR102506079B1 (ko) 패드와 이를 구비하는 디스플레이 패널 및 디스플레이 장치
KR102113793B1 (ko) 표시 장치
KR102035006B1 (ko) 연성인쇄회로 및 이를 포함하는 영상표시장치
US20140132895A1 (en) Liquid crystal display device and production method thereof
KR101427131B1 (ko) 영상표시장치용 연성인쇄회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant