JP2000277556A - ソルダーバンプランドメタル構造 - Google Patents

ソルダーバンプランドメタル構造

Info

Publication number
JP2000277556A
JP2000277556A JP11082015A JP8201599A JP2000277556A JP 2000277556 A JP2000277556 A JP 2000277556A JP 11082015 A JP11082015 A JP 11082015A JP 8201599 A JP8201599 A JP 8201599A JP 2000277556 A JP2000277556 A JP 2000277556A
Authority
JP
Japan
Prior art keywords
land metal
solder
solder bump
land
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11082015A
Other languages
English (en)
Inventor
Hideki Ishii
秀基 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11082015A priority Critical patent/JP2000277556A/ja
Publication of JP2000277556A publication Critical patent/JP2000277556A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13021Disposition the bump connector being disposed in a recess of the surface

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 ソルダーバンプの長期信頼性及びランドメタ
ルと基板の密着強度の向上を図ることが可能なソルダー
バンプランドメタル構造を提供する。 【解決手段】 ソルダーレジスト3の開口部の一部をラ
ンドメタル2aよりも大きく形成することにより、ラン
ドメタル2a端の一部がソルダーレジスト3に覆われな
いようにした。ここでは円形のソルダーレジスト3開口
部に対し、ランドメタル2a外形は長方形とした。ラン
ドメタル2aが形成されていないソルダーレジスト開口
部6に、ソルダーバンプ4がランドメタル2aを覆うよ
うに形成されるため、ソルダーバンプ4の熱歪みによる
ソルダーバンプ4とランドメタル2a界面での破断を防
止できる。ランドメタル2aのサイズを大きく確保する
ことができるため、ランドメタル2aと基板1の密着強
度が十分になり、ランドメタル2aの信頼性が向上す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、BGA半導体パッ
ケージのSMD型ソルダーバンプランドメタル構造及び
上記半導体パッケージが実装されるプリント配線基板上
に形成される実装ランドメタル構造等のソルダーバンプ
ランドメタル構造に関する。
【0002】
【従来の技術】図6(a)及び図6(b)は、ソルダー
バンプを有する半導体パッケージにおける従来のSMD
型ソルダーバンプランドメタル構造を示す上面図及び断
面図である。図において、1は一方の面に半導体チップ
(図示せず)が搭載され、他方の面に球形のソルダーバ
ンプ4が融着される半導体パッケージの基板、22aは
基板1上に形成されたランドメタル、3はランドメタル
22a周辺部を覆うソルダーレジストを示している。従
来のSMD型ソルダーバンプランドメタル構造では、基
板1上に形成されたランドメタル22aの周辺を覆うよ
うにソルダーレジスト3が形成され、ランドメタル22
a上のソルダーレジスト3に覆われていない部分に、ソ
ルダーバンプ4が形成されていた。一方、図7(a)及
び図7(b)は、ソルダーバンプを有する半導体パッケ
ージにおける従来のNon- SMD型ソルダーバンプラン
ドメタル構造を示す上面図及び断面図である。従来のN
on- SMD型ソルダーバンプランドメタル構造では、基
板1上に形成されたランドメタル22bの外周よりも外
側にソルダーレジスト3が形成され、ランドメタル22
bを覆うようにソルダーバンプ4が形成されていた。な
お、図6及び図7に示した従来の半導体パッケージのソ
ルダーバンプランドメタル構造は、上記半導体パッケー
ジが実装されるプリント配線基板上に形成される実装ラ
ンドメタル構造としても同様に用いられていた。
【0003】また、図4(a)は、特開平10−322
80号公報で提案されたBGA半導体パッケージのソル
ダーボールランドメタル構造の一例を示す図である。図
において、22cはランドメタル、7aはランドメタル
22cの外郭に形成されたエッチングホールである。特
開平10−32280号公報では、ランドメタル22c
表面の中央または外郭に多様な形状に基板まで貫通もし
くは半分貫通した多数のエッチングホール7aを形成す
ることにより、後に融着されるソルダーボールとの接着
面積を広げると共に、ソルダーボールがランドメタル2
2cに融着された後、ソルダーボールが離脱されないよ
うにするロッキングホールの役割を兼ねたランドメタル
構造が提案されている。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
ソルダーバンプランドメタル構造では、ソルダーバンプ
とランドメタルの界面または基板とランドメタルの界面
において、半導体パッケージと基板の熱膨張係数の違い
により、破断が発生するという問題があった。このよう
な破断が発生する現象を図8を用いて説明する。図にお
いて、5はソルダーバンプ4を有する半導体パッケージ
であり、基板1の一方の面には、接着剤8によって半導
体チップ9が固定された後、封止材10が形成され、他
方の面にはランドメタル22が形成されソルダーバンプ
4が融着されている。また、1aは半導体パッケージ5
が実装されるプリント配線基板、22dはプリント配線
基板1a上に形成された実装ランドメタルを示してい
る。半導体パッケージ5をプリント配線基板1a上に実
装した場合、半導体パッケージ5とプリント配線基板1
aの熱膨張係数の違いにより、ソルダーバンプ4の2つ
の平行な面、すなわち半導体パッケージ5と接続された
面と、プリント配線基板1aと接続された面の位置に差
が生じる。この差はソルダーバンプ4の2つの平行な面
に剪断力として、もしくは半導体パッケージ5に反りを
生じている場合には曲げ応力として付加される。その結
果、半導体パッケージ5のランドメタル22とソルダー
バンプ4界面、プリント配線基板1aのランドメタル2
2dとソルダーバンプ4界面、または基板1とランドメ
タル22界面、プリント配線基板1aとランドメタル2
2d界面のいずれかにおいて破断が発生する。
【0005】すなわち、図6に示す従来のSMD型ソル
ダーバンプランドメタル構造では、ソルダーバンプ4が
ランドメタル22aの表面上のみで形成されているた
め、半導体パッケージとプリント配線基板の熱膨張係数
の違いによる歪みによって、ソルダーバンプ4とランド
メタル22aの界面で容易に破断が発生する。また、図
7に示す従来のNon- SMD型ソルダーバンプランドメ
タル構造では、ソルダーバンプ4形成上の制約よりラン
ドメタル22bのサイズを大きくできないことから、機
械的ストレスに対しランドメタル22bと基板1の密着
強度が小さく、基板1とランドメタル22bの界面で破
断が発生し易いという問題があった。さらに、特開平1
0−32280号公報で提示された構造では、ランドメ
タル22c表面の中央に基板まで貫通したエッチングホ
ールを形成した場合、またはランドメタル22cの外郭
に基板まで半分貫通したエッチングホールを形成した場
合、半導体パッケージとプリント配線基板の熱膨張係数
の違いから生じる歪みによる破断に対する効果が期待で
きない。また、ランドメタル22cの外郭に基板まで貫
通したエッチングホール7aを形成した場合(図4
(a))には、貫通面積が大きくなるため、ランドメタ
ル22cと基板の密着強度が小さいという問題が生じ
る。さらに、ソルダーバンプの形成工程において精度許
容差の範囲でソルダーバンプの位置がずれた場合、外周
部が切断されたランドメタル22cでは、ソルダーバン
プとランドメタル22cが接触する面積が小さくなり、
信頼性が低くなると考えられる。
【0006】本発明は、上記のような問題点を解消する
ためになされたもので、ソルダーバンプを有する半導体
パッケージまたはこの半導体パッケージが実装されるプ
リント配線基板上に形成されるソルダーバンプランドメ
タルにおいて、ソルダーバンプの長期信頼性及びランド
メタルと基板の密着強度の向上を図ることが可能なソル
ダーバンプランドメタル構造を提供することを目的とす
る。
【0007】
【課題を解決するための手段】本発明に係わるソルダー
バンプランドメタル構造は、一方の面に半導体チップが
搭載され他方の面にソルダーバンプが融着される半導体
パッケージの基板上、または上記半導体パッケージが実
装されるプリント配線基板上に形成され、ソルダーレジ
ストによって周辺部を覆われたソルダーバンプランドメ
タルにおいて、ランドメタル周辺部を覆うソルダーレジ
ストの開口部の一部をランドメタルよりも大きく形成す
ることにより、ランドメタル端の一部がソルダーレジス
トに覆われないようにしたものである。また、ソルダー
レジストは、円形の開口部を有し、ランドメタルは、一
方の辺がソルダーレジスト開口部の直径よりも長く、他
方の辺がソルダーレジスト開口部の直径よりも短い長方
形の外形を呈するものである。
【0008】また、一方の面に半導体チップが搭載され
他方の面にソルダーバンプが融着される半導体パッケー
ジの基板上、または上記半導体パッケージが実装される
プリント配線基板上に形成され、ソルダーレジストによ
って周辺部を覆われたソルダーバンプランドメタルにお
いて、ランドメタル上のソルダーレジスト端部付近で、
且つランドメタルの外周にかからない箇所に、基板また
はプリント配線基板まで貫通する複数のエッチングホー
ルを形成したものである。さらに、エッチングホール
は、基板面に平行な断面が円形またはその他の多様な形
状を呈するものである。
【0009】
【発明の実施の形態】実施の形態1.図1(a)は、本
発明の実施の形態1における半導体パッケージのSMD
型ソルダーバンプランドメタル構造を示す平面図、図1
(b)は、図1(a)中A−Aで示す部分の断面図、図
1(c)は図1(a)中B−Bで示す部分の断面図であ
る。図において、1は一方の面に半導体チップ(図示せ
ず)が搭載され、他方の面に球形のソルダーバンプ4が
融着される半導体パッケージの基板、2aは基板1上に
形成されたランドメタル、3はランドメタル2a周辺部
を覆うソルダーレジスト、6は基板1上でランドメタル
2aが形成されていないソルダーレジスト開口部であ
る。本実施の形態では、BGA半導体パッケージのSM
D型ソルダーバンプランドメタル構造(以下、ランドメ
タル構造と略す)において、ソルダーレジスト3の開口
部の一部をランドメタル2aよりも大きく形成すること
により、ランドメタル2a端の一部がソルダーレジスト
3に覆われないようにしたものである。具体的には、ソ
ルダーレジスト3は円形の開口部を有し、ランドメタル
2aは、一方の辺がソルダーレジスト3開口部の直径よ
りも長く、他方の辺がソルダーレジスト3開口部の直径
よりも短い長方形の外形を呈するものである。なお、図
1では、半導体パッケージのランドメタル構造を示した
が、本実施の形態によるランドメタル構造は、上記半導
体パッケージが実装されるプリント配線基板上に形成さ
れる実装ランドメタル構造としても同様に用いられる。
【0010】本実施の形態によれば、図1(b)に示す
ように、ランドメタル2aが形成されていないソルダー
レジスト開口部6にソルダーバンプ4がランドメタル2
aを覆うように形成される。このため、半導体パッケー
ジとプリント配線基板の熱膨張係数の違いによる歪みに
対し、ソルダーバンプ4とランドメタル2aの界面での
破断を防止し、ソルダーバンプ4の信頼性を向上するこ
とが可能である。また、図1(c)に示すように、ラン
ドメタル2aのサイズを大きく確保することができるた
め、ランドメタル2aと基板1の密着強度が十分に得ら
れ、機械ストレスに対しても強く、ランドメタル2aの
信頼性を向上することが可能である。
【0011】なお、ランドメタル2aの外形は長方形に
限定されるものではなく、例えば図2に示すように外形
が多角形のランドメタル2bであってもよい。このよう
な多角形とすることで、ランドメタルが基板と接触する
面積を容易に大きくすることが可能である。なお、図2
において、3aを本実施の形態におけるソルダーレジス
ト塗布内径、3bを従来のランドメタル構造におけるソ
ルダーレジスト塗布内径、22bを同じく従来例のラン
ドメタル外径とすると、本実施の形態によれば、ソルダ
ーレジスト塗布内径3aよりも内径側がソルダーバンプ
の接続面として露出しており、ランドメタルとこの露出
面を含む面において接着が行われる。この面積を従来例
の接着面積と比較すると、本実施の形態におけるランド
メタル構造の方が接着面積が大きく、ソルダーバンプの
信頼性が高いと言える。また、本実施の形態における長
方形または多角形のランドメタルは、図2(a)及び図
2(b)に示すように、回転させて位置を変えることに
より、配線密度が多い領域を避けて自在に配置すること
が可能であるため、基板上の配線の配置に余裕を与える
ことができ、高密度実装が可能となる。
【0012】実施の形態2.図3(a)は、本発明の実
施の形態2における半導体パッケージのSMD型ソルダ
ーバンプランドメタル構造を示す平面図、図3(b)
は、図3(a)中A−Aで示す部分の断面図、図3
(c)は図3(a)中B−Bで示す部分の断面図であ
る。図において、2cは基板1上に形成されたランドメ
タル、7はランドメタル2c上のソルダーレジスト3端
部付近で、且つランドメタル2cの外周にかからない箇
所に形成された、基板1まで貫通する複数のエッチング
ホールである。なお、図中、同一、相当部分には同一符
号を付し説明を省略する。また、図3では、半導体パッ
ケージのソルダーバンプランドメタル構造を示したが、
本実施の形態によるランドメタル構造は、上記半導体パ
ッケージが実装されるプリント配線基板上に形成される
実装ランドメタル構造としても同様に用いられる。
【0013】本実施の形態によれば、図3(b)に示す
ように、ランドメタル2c上のソルダーレジスト3端部
付近、ここではソルダーレジスト3端部をまたぐように
形成された基板1表面まで貫通した多数のエッチングホ
ール7により、ソルダーバンプ4がランドメタル2cを
覆うように形成されてるため、半導体パッケージとプリ
ント配線基板の熱膨張係数の違いによる歪みに対し、ソ
ルダーバンプ4とランドメタル2c界面での破断を防止
し、信頼性を向上することが可能である。また、エッチ
ングホール7をランドメタル2c上のソルダーレジスト
3端部付近にのみ形成したことから、ランドメタルのサ
イズを大きく確保することができるため、ランドメタル
2cと基板1の密着強度が十分に得られ、機械的ストレ
スに対しても強く、ランドメタル2cの信頼性を向上す
ることが可能である。。
【0014】本実施の形態におけるソルダーバンプラン
ドメタル構造と、類似の従来例におけるランドメタル構
造の違いと、得られる効果の差について図4及び図5を
用いて説明する。なお、図4(a)は前述の特開平10
−32280号公報で開示されたランドメタル構造、図
4(b)は、本実施の形態によるランドメタル構造を示
している。ソルダーバンプ4は球状であるために、半導
体パッケージ側またはプリント配線基板側のランドメタ
ルと接続された面の断面積が最も小さく、この断面積を
大きく構成することによって、ソルダーバンプの破断を
防止する効果が得られる。本実施の形態では、ランドメ
タル2c上のソルダーレジスト3端部付近で、且つラン
ドメタルの外周近傍の外周にかからない箇所にエッチン
グホール7を形成することにより、図5に示すように、
ソルダーパンプ4がランドメタル2cと接する面と平行
な断面の面積を大きくすることが可能となる。
【0015】図4(a)において、ソルダーパンプがラ
ンドメタル22cと接する面と平行な断面の面積S2
(斜線部)及び断面2次モーメントI2 は、次式で表さ
れる。なお、式中、D はソルダーレジスト塗布内径、D'
はランドメタル外径、d はエッチングホール直径を示し
ている。 S2 ≒( π×D 2 /4) −2 ×( π×d 2 /4) I2 ≒π×D 4 /64 −( π×d2 ) ×(D/2) 2 また、ランドメタル22cと基板の基材の接触面の面積
S4 は、次式で表される。 S4 ≒( π×D'2 /4) −( π×d 2 /2) −2 ×{d ×(D
−D') } 一方、本実施の形態によるランドメタル構造を示す図4
(b)において、ソルダーバンブがランドメタル2cと
接する面と平行な断面の面積S1 (斜線部)及び断面2
次モーメントI1 は、次式で表される。 S1 ≒( π×D 2 /4) +2 ×( π×d 2 /4) I1 ≒I2 +2 ×( π×d 2 ) ×(D/2) 2 また、ランドメタル2cと基板の基材の接触面の面積S
3 は、次式で表される。 S3 ≒( π×D ’2 /4) −( π×d 2 /2)
【0016】以上の式から、図4(a)及び図4(b)
に示すランドメタル構造において、ソルダーバンプがラ
ンドメタルと接する面と平行な断面の面積S1 とS2 を
比較すると、S1 の方が、4 ×( π×d 2 /4) だけソル
ダ−バンプとの接触面積が大きい。 また、断面2次モー
メントであるI1 とI2 を比較すると、I1 の方が2×
( π×d 2 ) ×(D/2) 2 だけ大きい。 さらに、ランドメ
タルと基板の基材の接触面の面積についても、S3 とS
4 を比較するとS3 の方が{2 ×{d ×(D−D') }だけ
大きく構成されている。以上のことから、図4(a)に
示すランドメタル構造に比べて、図4(b)に示す本実
施の形態におけるランドメタル構造の方が、ソルダーバ
ンプの熱歪みによって生じる破断に対する強度が大き
く、高い信頼性が得られる。なお、本実施の形態におけ
るエッチングホール7は、基板1面に平行な断面が円形
であるが、エッチングホールの形状はこれに限定される
ものではなく、多様な形状を呈するものであって良い。
【0017】
【発明の効果】以上のように、本発明によれば、ソルダ
ーレジストの開口部の一部をランドメタルよりも大きく
形成することにより、ランドメタル端の一部がソルダー
レジストに覆われないようにしたので、ランドメタルが
形成されていないソルダーレジスト開口部にソルダーバ
ンプがランドメタルを覆うように形成されるため、ソル
ダーバンプの熱歪みによって生じるソルダーバンプとラ
ンドメタル界面での破断を防止することができ、さらに
ランドメタルのサイズを大きく確保することができるた
め、ランドメタルと基板の密着強度が十分に得られ、ソ
ルダーバンプ及びランドメタルの信頼性を向上すること
が可能である。
【0018】また、円形の開口部を有するソルダーレジ
ストに対して、ランドメタル外形を一方の辺がソルダー
レジスト開口部の直径よりも長く、他方の辺がソルダー
レジスト開口部の直径よりも短い長方形としたので、ラ
ンドメタルを回転させて位置を変えることにより、基板
の配線密度が多い領域を避けて自在に配置することがで
き、高密度実装が可能となる。
【0019】また、ランドメタル上のソルダーレジスト
端部付近で、且つランドメタルの外周にかからない箇所
に、基板まで貫通する複数のエッチングホールを形成す
ることにより、ソルダーバンプの熱歪みによって生じる
ソルダーバンプとランドメタル界面での破断を防止する
ことができ、さらにランドメタルのサイズを大きく確保
することができるため、ランドメタルと基板の密着強度
が十分に得られ、ソルダーバンプ及びランドメタルの信
頼性を向上することが可能である。
【図面の簡単な説明】
【図1】 本発明の実施の形態1における半導体パッケ
ージのSMD型ソルダーバンプランドメタル構造を示す
平面図及び断面図である。
【図2】 本発明の実施の形態1における別のソルダー
バンプランドメタル構造を示す平面図である。
【図3】 本発明の実施の形態2における半導体パッケ
ージのSMD型ソルダーバンプランドメタル構造を示す
平面図及び断面図である。
【図4】 本発明の実施の形態2におけるソルダーバン
プランドメタル構造と、類似の従来例におけるランドメ
タル構造の違いを説明する図である。
【図5】 本発明の実施の形態2における半導体パッケ
ージのSMD型ソルダーバンプランドメタル構造を示す
断面図である。
【図6】 従来のソルダーバンプを有する半導体パッケ
ージにおけるSMD型ソルダーバンプランドメタル構造
を示す上面図及び断面図である。
【図7】 従来のソルダーバンプを有する半導体パッケ
ージにおけるNon-SMD型ソルダーバンプランドメタ
ル構造を示す上面図及び断面図である。
【図8】 半導体パッケージとプリント配線基板の熱膨
張係数の違いにより発生する破断を説明する図である。
【符号の説明】
1 基板、1a プリント配線基板、2a、2b、2
c、22、22a、22b、22c、22d ランドメ
タル、3 ソルダーレジスト、3a、3b ソルダーレ
ジスト塗布内径、4 ソルダーバンプ、5 半導体パッ
ケージ、6 ソルダーレジスト開口部、7、7a エッ
チングホール、8 接着剤、9 半導体チップ、10
封止材。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 一方の面に半導体チップが搭載され他方
    の面にソルダーバンプが融着される半導体パッケージの
    基板上、または上記半導体パッケージが実装されるプリ
    ント配線基板上に形成され、ソルダーレジストによって
    周辺部を覆われたソルダーバンプランドメタル構造にお
    いて、上記ランドメタル周辺部を覆うソルダーレジスト
    の開口部の一部を上記ランドメタルよりも大きく形成す
    ることにより、上記ランドメタル端の一部が上記ソルダ
    ーレジストに覆われないようにしたことを特徴とするソ
    ルダーバンプランドメタル構造。
  2. 【請求項2】 ソルダーレジストは、円形の開口部を有
    し、ランドメタルは、一方の辺が上記ソルダーレジスト
    開口部の直径よりも長く、他方の辺が上記ソルダーレジ
    スト開口部の直径よりも短い長方形の外形を呈すること
    を特徴とする請求項1記載のソルダーバンプランドメタ
    ル構造。
  3. 【請求項3】 一方の面に半導体チップが搭載され他方
    の面にソルダーバンプが融着される半導体パッケージの
    基板上、または上記半導体パッケージが実装されるプリ
    ント配線基板上に形成され、ソルダーレジストによって
    周辺部を覆われたソルダーバンプランドメタル構造にお
    いて、上記ランドメタル上の上記ソルダーレジスト端部
    付近で、且つ上記ランドメタルの外周にかからない箇所
    に、上記基板または上記プリント配線基板まで貫通する
    複数のエッチングホールを形成したことを特徴とするソ
    ルダーバンプランドメタル構造。
  4. 【請求項4】 エッチングホールは、基板面に平行な断
    面が円形またはその他の多様な形状を呈することを特徴
    とする請求項3記載のソルダーバンプランドメタル構
    造。
JP11082015A 1999-03-25 1999-03-25 ソルダーバンプランドメタル構造 Pending JP2000277556A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11082015A JP2000277556A (ja) 1999-03-25 1999-03-25 ソルダーバンプランドメタル構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11082015A JP2000277556A (ja) 1999-03-25 1999-03-25 ソルダーバンプランドメタル構造

Publications (1)

Publication Number Publication Date
JP2000277556A true JP2000277556A (ja) 2000-10-06

Family

ID=13762708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11082015A Pending JP2000277556A (ja) 1999-03-25 1999-03-25 ソルダーバンプランドメタル構造

Country Status (1)

Country Link
JP (1) JP2000277556A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743233B1 (ko) 2005-07-18 2007-07-27 엘지전자 주식회사 인쇄회로기판의 패드 및 그 제조방법
JP2012054556A (ja) * 2010-09-02 2012-03-15 Samsung Electro-Mechanics Co Ltd 半導体チップパッケージ構造とその製造方法
US10115648B2 (en) 2015-11-23 2018-10-30 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and electronic device including the same
CN109951961A (zh) * 2019-03-29 2019-06-28 博敏电子股份有限公司 一种线路板金属包边区域的加工方法
CN112055461A (zh) * 2019-06-05 2020-12-08 Fdk株式会社 高密度安装模块

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743233B1 (ko) 2005-07-18 2007-07-27 엘지전자 주식회사 인쇄회로기판의 패드 및 그 제조방법
JP2012054556A (ja) * 2010-09-02 2012-03-15 Samsung Electro-Mechanics Co Ltd 半導体チップパッケージ構造とその製造方法
US10115648B2 (en) 2015-11-23 2018-10-30 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and electronic device including the same
CN109951961A (zh) * 2019-03-29 2019-06-28 博敏电子股份有限公司 一种线路板金属包边区域的加工方法
CN112055461A (zh) * 2019-06-05 2020-12-08 Fdk株式会社 高密度安装模块
CN112055461B (zh) * 2019-06-05 2024-05-31 Fdk株式会社 高密度安装模块

Similar Documents

Publication Publication Date Title
US7102210B2 (en) Lead frame, manufacturing method of the same, and semiconductor device using the same
US5563445A (en) Semiconductor device
KR100342455B1 (ko) 반도체장치및그제조방법
US8357860B2 (en) Wiring board having a connecting pad area which is smaller than a surface plating layer area
JP2006318996A (ja) リードフレームおよび樹脂封止型半導体装置
JP2002110898A (ja) 半導体装置
JP2009164594A (ja) 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法
JPH0846079A (ja) 半導体装置
KR19990045613A (ko) 테이프 자동화 접착 필름 및 그 제조방법
JP2000277556A (ja) ソルダーバンプランドメタル構造
JP4767277B2 (ja) リードフレームおよび樹脂封止型半導体装置
JP2009111279A (ja) 半導体装置の配線基板、半導体装置、電子装置、マザーボード、半導体装置の配線基板の製造方法、マザーボードの製造方法、電子装置の製造方法
JP3855992B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20080157305A1 (en) Chip package structure
JP2000058686A (ja) 半導体装置及び半導体装置用キャリア
JP2006245396A (ja) 半導体装置及びその製造方法
JP2859221B2 (ja) 電子部品の端子構造
JP3303825B2 (ja) 半導体装置の製造方法
US11749596B2 (en) Wiring substrate
US11139228B2 (en) Semiconductor device
JP3576910B2 (ja) Icパッケージの補強構造
KR100919985B1 (ko) 반도체 팩키지용 필름 기판 및 이를 이용한 반도체 팩키지
KR100585143B1 (ko) 반도체 칩이 탑재된 탭방식의 패키지 및 그 제조방법
JP3575310B2 (ja) 多層配線基板
JPH07193169A (ja) 樹脂封止型半導体装置及びその実装方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060207

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081007