JP3575310B2 - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP3575310B2 JP3575310B2 JP01838299A JP1838299A JP3575310B2 JP 3575310 B2 JP3575310 B2 JP 3575310B2 JP 01838299 A JP01838299 A JP 01838299A JP 1838299 A JP1838299 A JP 1838299A JP 3575310 B2 JP3575310 B2 JP 3575310B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wiring board
- component
- multilayer wiring
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体パッケージや半導体チップなどの半導体部品を実装する多層配線基板に関するものである。
【０００２】
【従来の技術】
半導体チップが封止体で封止されてなる半導体パッケージやベアチップとしての半導体チップそのものなどの半導体部品が実装される多層配線基板は、たとえば図１２および図１３に示すような構造を有している。ここで、図１２は従来の多層配線基板を半導体部品とともに示す斜視図、図１３は半導体部品が実装された図１２の多層配線基板を示す断面図である。
【０００３】
図１２に示すように、半導体部品１は、半田からなるマトリックス状の電極５の形成されたテープ状の基板４と、この基板４に実装されて樹脂３で封止された半導体チップ２とから構成されている。このような半導体部品１を半田付けする従来の多層配線基板３２では、半導体部品１の電極５に対応してマトリックス状に配置されたランド３３が表配線構成層３４に設けられている。そして、このランド３３に半田を塗布して半導体部品１を半田付けする。
【０００４】
また、図１３に示すように、半導体チップ２をテープ状の基板４に実装して樹脂３で封止した半導体部品１は、部品構成上、チップ構成部Ａと封止樹脂構成部Ｂの２つに大別できる。そして、多層配線基板３２は、この２つの構成部Ａ，Ｂに形成された電極５に対してランド３３を表配線構成層３４に一様に有しているため、半田付けされた後は、チップ構成部Ａの電極５ａも封止樹脂構成部Ｂの電極５ｂもすべて同一の接続高さＨ３となる。また、半田付けされる範囲Ｅの多層配線基板３２の配線構成層は同じ構成となっている。
【０００５】
【発明が解決しようとする課題】
このような従来の多層配線基板３２では、半導体部品１を半田付けした後の温度変化や外力が加わることによって変形が生じる環境において、半導体部品１のチップ構成部Ａと封止樹脂構成部Ｂの変形の違いに、多層配線基板３２の変形が追従できない状態にある。つまり、多層配線基板３２は半導体部品１の封止樹脂構成部Ｂの変形に対しては同じような変形挙動をとるが、チップ構成部Ａに対しては同じような変形挙動をとることができない。このため、チップ構成部Ａ直下の電極５ａに亀裂が発生する不良が生じる。
【０００６】
半導体部品１を半田付けした後の多層配線基板３２の変形環境下においては、半導体部品全体の変形挙動が一様な場合には、半導体部品１と多層配線基板３２との変形量の違いから、マトリックス状に存在する電極５の外周側のコーナになるほど早期に不良が発生する。そこで、半導体部品１を半田付けする際の信頼性確保において大きな問題となるために、種々の対策が講じられてきた。
【０００７】
しかし、半導体部品１の内部でも変形挙動が異なり、それに加えて多層配線基板３２の変形挙動が加わる複雑な変形挙動を示す場合、十分な対策がとられていないことから、チップ構成部Ａ直下の電極５ａから破壊し、早期不良発生が問題となる。したがって、このような接合信頼性に大きな影響を与えるチップ構成部Ａ直下の電極５ａの不良発生を防止できる技術が要請されている。
【０００８】
そこで、本発明は、半導体部品のチップ構成部の変形挙動と多層配線基板の変形挙動との違いを緩和することのできる多層配線基板を提供することを目的とする。
【０００９】
【課題を解決するための手段】
この課題を解決するために、本発明の多層配線基板は、ランドが形成され、半導体チップが封止されたチップ構成部とチップ構成部の外周に位置する封止樹脂構成部から構成されて複数の電極がマトリックス状に形成された半導体部品が実装される多層配線基板であって、チップ構成部に対応した位置であるチップ投影エリアの非実装面側に、一部の層が除去されてなる空乏エリアが形成されており、空乏エリアには、半導体チップと略同等の変形特性を有する変形調整部材が充填されているものである。
【００１０】
これにより、半導体部品のチップ構成部の変形挙動と多層配線基板の変形挙動との違いが緩和される。
【００１１】
【発明の実施の形態】
本発明の請求項１に記載の発明は、ランドが形成され、半導体チップが封止されたチップ構成部とチップ構成部の外周に位置する封止樹脂構成部から構成されて複数の電極がマトリックス状に形成された半導体部品が実装される多層配線基板であって、チップ構成部に対応した位置であるチップ投影エリアの非実装面側に、一部の層が除去されてなる空乏エリアが形成されており、空乏エリアには、半導体チップと略同等の変形特性を有する変形調整部材が充填されている多層配線基板であり、半導体部品のチップ構成部と封止樹脂構成部のそれぞれの変形に追従してチップ投影エリアとチップ非投影エリアとが別々に変形するので、チップ構成部および封止樹脂構成部の何れにも余分な力がかかることがなくなり、半導体部品のチップ構成部の変形挙動と多層配線基板の変形挙動との違いが緩和されるという作用を有する。
【００１２】
本発明の請求項２に記載の発明は、ランドが形成され、半導体チップが封止されたチップ構成部とチップ構成部の外周に位置する封止樹脂構成部から構成されて複数の電極がマトリックス状に形成された半導体部品が実装される多層配線基板であって、チップ構成部に対応した位置であるチップ投影エリアと封止樹脂構成部に対応した位置であるチップ非投影エリアとの境界部分の非実装面側に、一部の層が除去されてなる空乏エリアが形成されており、空乏エリアには、半導体チップと略同等の変形特性を有する変形調整部材が充填されている多層配線基板であり、半導体部品のチップ構成部と封止樹脂構成部のそれぞれの変形に追従してチップ投影エリアとチップ非投影エリアとが別々に変形するので、チップ構成部および封止樹脂構成部の何れにも余分な力がかかることがなくなり、半導体部品のチップ構成部の変形挙動と多層配線基板の変形挙動との違いが緩和されるという作用を有する。
【００１４】
本発明の請求項３に記載の発明は、ランドが形成され、半導体チップが封止されたチップ構成部とチップ構成部の外周に位置する封止樹脂構成部から構成されて複数の電極がマトリックス状に形成された半導体部品が実装される多層配線基板であって、チップ構成部に対応した位置であるチップ投影エリアに形成されたランドおよび封止樹脂構成部に対応した位置であるチップ非投影エリアに形成されたランドは、チップ非投影エリアに形成されたランドの方が低い位置となる各層にそれぞれ形成されている多層配線基板であり、チップ投影エリアの接合高さの方がチップ非投影エリアの接合高さよりも高くなるので、半導体部品のチップ構成部の変形挙動と多層配線基板の変形挙動との違いが緩和されるという作用を有する。
【００１５】
本発明の請求項４に記載の発明は、請求項３記載の発明において、チップ投影エリアとチップ非投影エリアとの境界部分には、実装された半導体部品により密閉されて接着材が充填されるチップ投影空間を形成する区画壁が構成されている多層配線基板であり、チップ投影エリアのみが接着剤により限定的に封止されるので、半導体部品のチップ構成部と多層配線基板のチップ投影エリアの変形挙動が一様に固定されることになり、半導体部品のチップ構成部の変形挙動と多層配線基板の変形挙動との違いが緩和されるという作用を有する。
【００１６】
本発明の請求項５に記載の発明は、請求項４記載の発明において、チップ投影空間に開口する接着剤充填孔が形成されている多層配線基板であり、多層配線基板に半導体部品を実装した際に、接着剤充填孔を通してチップ投影空間に接着剤を容易に流し込むことが可能になるという作用を有する。
【００１７】
本発明の請求項６に記載の発明は、請求項４記載の発明において、半導体部品の実装領域外からチップ投影空間にまで延びる接着剤充填溝が形成されている多層配線基板であり、多層配線基板に半導体部品を実装した際に、接着剤充填溝を通してチップ投影空間に接着剤を容易に流し込むことが可能になるという作用を有する。
【００１８】
以下、本発明の実施の形態について、図１から図１１を用いて説明する。なお、これらの図面において同一の部材には同一の符号を付しており、また、重複した説明は省略されている。
【００１９】
（実施の形態１）
図１は本発明の実施の形態１における多層配線基板を半導体部品とともに示す斜視図、図２は半導体部品が実装された図１の多層配線基板を示す断面図、図３は図２の多層配線基板の変形例を示す断面図ある。
【００２０】
図１および図２に示すように、半導体部品１は、半田からなるマトリックス状の電極５の形成されたテープ状の基板４と、この基板４に実装されて樹脂３で封止された半導体チップ２とから構成されている。また、このような半導体部品１は、半導体チップ２が封止されて中央に位置するチップ構成部Ａと、このチップ構成部Ａの外周に位置する封止樹脂構成部Ｂとから構成されている。
【００２１】
このような半導体部品１を半田付けする多層配線基板６は、半導体部品１の電極５に対応してマトリックス状に配置されたランド１０が形成された表配線構成層７と、表配線構成層７の反対面に位置する裏配線構成層９と、表配線構成層７と裏配線構成層９との間に位置する内配線構成層８とから構成されている。そして、このような多層配線基板６には、ランド１０に半田を塗布して、ランド１０とこれに対応した電極５とを重ね合わせるようにして半導体部品１が実装される。図示するように、多層配線基板６には、半導体部品１のチップ構成部Ａに対応した位置であるチップ投影エリアＣに、半導体部品１の電気的接続に必要な表配線構成層７のみが残され、内配線構成層８および裏配線構成層９が除去された空乏エリア１１が形成されている。
【００２２】
なお、このように空乏エリア１１はチップ投影エリアＣの非実装面に形成されており、半導体部品１の封止樹脂構成部Ｂや他部品の実装に対応したチップ非投影エリアＤには空乏エリア１１は形成されておらず、したがって内配線構成層８や裏配線構成層９が存在している。また、本実施の形態において、空乏エリア１１は内配線構成層８および裏配線構成層９を除去して形成されているが、裏配線構成層９のみを除去して形成してもよい。
【００２３】
既に説明した従来の多層配線基板３２（図１２および図１３）では、半導体部品１のチップ構成部Ａと封止樹脂構成部Ｂとの変形の違い、つまり封止樹脂構成部Ｂは変形するがチップ構成部Ａは変形しないと言う変形挙動に対して、多層配線基板３２が一様に変形しようとするために、チップ構成部Ａ直下の電極５ａに大きな力がかかり、そこから破壊を招いていた。
【００２４】
これに対し、本実施の形態の多層配線基板６によれば、チップ投影エリアＣに空乏エリア１１が形成されているので、半導体部品１のチップ構成部Ａと封止樹脂構成部Ｂのそれぞれの変形に対してチップ投影エリアＣとチップ非投影エリアＤとが別々の変形挙動をとって、半導体部品１のチップ構成部Ａと封止樹脂構成部Ｂの変形挙動にそれぞれ追従していく。そのため、チップ構成部Ａおよび封止樹脂構成部Ｂの何れにも余分な力がかかることがなくなる。これにより、半導体部品１のチップ構成部Ａの変形挙動と多層配線基板６の変形挙動との違いが緩和され、高い接合強度を得ることが可能になって接合不良の発生が防止される。
【００２５】
ここで、図３では、空乏エリア１１に半導体チップ２と略同等の変形特性を有する金属片（変形調整部材）１３を充填したものである。このように金属片１３を充填することで、多層配線基板６のチップ投影エリアＣの変形挙動が半導体部品１のチップ構成部Ａの変形挙動と同じように抑制されるので、チップ構成部Ａに位置する電極５ａに大きな力がかからず、より高い接合強度を得ることが可能になる。
【００２６】
なお、図１および図２に示すように、多層配線基板６のチップ投影エリアＣの全面を空乏エリア１１にしなくともよい。つまり、チップ投影エリアＣとチップ非投影エリアＤとの境界部分のみに、内配線構成層８および裏配線構成層９を取り除いた堀のような空乏エリアを形成しても、前述と同様な効果を得ることができる。
【００２７】
（実施の形態２）
図４は本発明の実施の形態２における多層配線基板を半導体部品とともに示す斜視図、図５は半導体部品が実装された図４の多層配線基板を示す断面図、図６は図４の多層配線基板の変形例を示す断面図、図７は半導体部品が実装された図６の多層配線基板を示す断面図、図８は図４の多層配線基板の他の変形例を示す断面図、図９は半導体部品が実装された図８の多層配線基板を示す断面図、図１０は図４の多層配線基板のさらに他の変形例を示す断面図、図１１は半導体部品が実装された図１０の多層配線基板を示す断面図ある。
【００２８】
図４および図５に示すように、本実施の形態において、半導体部品１が実装される多層配線基板１４には、半導体部品１のチップ構成部Ａに対応した位置であるチップ投影エリアＣに、表配線構成層１５が除去されて露出した内配線構成層１６にランド１７ａが形成され、半導体チップ２の封止樹脂構成部Ｂに対応した位置であるチップ非投影エリアＤに、表配線構成層１５にランド１７ｂが形成されている。なお、ランド１７ａとランド１７ｂとは、ランド１７ａ側が低い位置となるような各層にそれぞれ形成されていればよく、たとえばランド１７ｂを表配線構成層１５に、ランド１７ａを裏内配線構成層にそれぞれ形成するようにしてもよい。
【００２９】
したがって、図５に示すように、チップ投影エリアＣの電極５ａの接合高さＨ１がチップ非投影エリアＤの電極５ｂの接合高さＨ２よりも高くなる。つまり、チップ非投影エリアＤに位置する電極５ｂの長さよりもチップ投影エリアＣに位置する電極５ａの長さの方が長くなる。すると、多層配線基板１４におけるチップ投影エリアＣでの変形が半導体部品１のチップ構成部Ａの変形に十分に追従できなくとも、変形マージンの大きい長さの長い電極５ａ自体が変形して大きな力がかかることが回避される。これにより、半導体部品１のチップ構成部Ａの変形挙動と多層配線基板１４の変形挙動との違いが緩和され、高い接合強度を得ることが可能になって接合不良の発生が防止される。
【００３０】
ここで、図６および図７に示すように、多層配線基板１９には、半導体部品１のチップ構成部Ａに対応した位置であるチップ投影エリアＣに、表配線構成層２０および内配線構成層２１が除去されて露出した裏配線構成層２２にランド２４ａが形成され、半導体チップ２の封止樹脂構成部Ｂに対応した位置であるチップ非投影エリアＤに、表配線構成層２０が除去されて露出した内配線構成層２１にランド２４ｂが形成されている。また、チップ投影エリアＣとチップ非投影エリアＤとの境界部分には区画壁２３が表配線構成層２０により形成されて、この区画壁２３に包囲されるとともに半導体部品１で密閉されるチップ投影空間２５が構成されている。但し、区画壁２３は、表配線構成層２０以外でも、たとえば金属や樹脂などを多層配線基板１９に取り付けることで構成してもよい。
【００３１】
図７に示すように、このような多層配線基板１９に半導体部品１を実装し、区画壁２３により形成されたチップ投影空間２５に接着剤２６を充填すると、チップ投影エリアＣのみが限定的に封止される。これにより、半導体部品１のチップ構成部Ａと多層配線基板１９のチップ投影エリアＣの変形挙動を一様に固定されるので、半導体部品１のチップ構成部Ａの変形挙動と多層配線基板１９の変形挙動との違いが緩和され、高い接合強度を得ることが可能になって接合不良の発生が防止される。
【００３２】
なお、図８および図９に示すように、多層配線基板２８には、図６および図７に示す多層配線基板１９に対して、チップ投影空間２５に開口する接着剤充填孔２９を形成するようにしてもよい。このように接着剤充填孔２９を形成すれば、多層配線基板１９に半導体部品１を実装した際に、接着剤充填孔２９を通してチップ投影空間２５に接着剤２６を容易に流し込むことができる。
【００３３】
さらに、多層配線基板３０には、図６および図７に示す多層配線基板１９に対して、半導体部品１の実装領域外から区画壁２３の内側に位置するチップ投影空間２５にまで延びる接着剤充填溝３１が、表配線構成層２０および内配線構成層２１を除去して形成されている。このように接着剤充填溝３１を形成すれば、多層配線基板３０に半導体部品１を実装した際に、接着剤充填溝３１を通してチップ投影空間２５に接着剤２６を容易に流し込むことができる。
【００３４】
【発明の効果】
以上のように、本発明によれば、半導体部品のチップ構成部の変形挙動と多層配線基板の変形挙動との違いが緩和されるという有効な効果が得られる。これにより、半導体部品と多層配線基板とが高い強度で接合されることになり、接合不良の発生を未然に防止することが可能になるという有効な効果が得られる。
【００３５】
また、空乏エリアに変形調整部材を充填すれば、変形調整部材により多層配線基板のチップ投影エリアの変形挙動が半導体部品のチップ構成部の変形挙動と同じように抑制されるので、より高い接合強度を得ることが可能になるという有効な効果が得られる。
【００３６】
接着剤充填孔や接着剤充填溝を形成すれば、多層配線基板に半導体部品を実装した際に、チップ投影空間に接着剤を容易に流し込むことが可能になるという有効な効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における多層配線基板を半導体部品とともに示す斜視図
【図２】半導体部品が実装された図１の多層配線基板を示す断面図
【図３】図２の多層配線基板の変形例を示す断面図
【図４】本発明の実施の形態２における多層配線基板を半導体部品とともに示す斜視図
【図５】半導体部品が実装された図４の多層配線基板を示す断面図
【図６】図４の多層配線基板の変形例を示す断面図
【図７】半導体部品が実装された図６の多層配線基板を示す断面図
【図８】図４の多層配線基板の他の変形例を示す断面図
【図９】半導体部品が実装された図８の多層配線基板を示す断面図
【図１０】図４の多層配線基板のさらに他の変形例を示す断面図
【図１１】半導体部品が実装された図１０の多層配線基板を示す断面図
【図１２】従来の多層配線基板を半導体部品とともに示す斜視図
【図１３】半導体部品が実装された図１２の多層配線基板を示す断面図
【符号の説明】
１ 半導体部品
２ 半導体チップ
５ 電極
５ａ 電極
５ｂ 電極
６ 多層配線基板
１０ ランド
１１ 空乏エリア
１３ 金属片（変形調整部材）
１４ 多層配線基板
１９ 多層配線基板
２３ 区画壁
２５ チップ投影空間
２８ 多層配線基板
２９ 接着剤充填孔
３０ 多層配線基板
３１ 接着剤充填溝
Ａ チップ構成部
Ｂ 封止樹脂構成部
Ｃ チップ投影エリア
Ｄ チップ非投影エリア
【発明の属する技術分野】
本発明は、半導体パッケージや半導体チップなどの半導体部品を実装する多層配線基板に関するものである。
【０００２】
【従来の技術】
半導体チップが封止体で封止されてなる半導体パッケージやベアチップとしての半導体チップそのものなどの半導体部品が実装される多層配線基板は、たとえば図１２および図１３に示すような構造を有している。ここで、図１２は従来の多層配線基板を半導体部品とともに示す斜視図、図１３は半導体部品が実装された図１２の多層配線基板を示す断面図である。
【０００３】
図１２に示すように、半導体部品１は、半田からなるマトリックス状の電極５の形成されたテープ状の基板４と、この基板４に実装されて樹脂３で封止された半導体チップ２とから構成されている。このような半導体部品１を半田付けする従来の多層配線基板３２では、半導体部品１の電極５に対応してマトリックス状に配置されたランド３３が表配線構成層３４に設けられている。そして、このランド３３に半田を塗布して半導体部品１を半田付けする。
【０００４】
また、図１３に示すように、半導体チップ２をテープ状の基板４に実装して樹脂３で封止した半導体部品１は、部品構成上、チップ構成部Ａと封止樹脂構成部Ｂの２つに大別できる。そして、多層配線基板３２は、この２つの構成部Ａ，Ｂに形成された電極５に対してランド３３を表配線構成層３４に一様に有しているため、半田付けされた後は、チップ構成部Ａの電極５ａも封止樹脂構成部Ｂの電極５ｂもすべて同一の接続高さＨ３となる。また、半田付けされる範囲Ｅの多層配線基板３２の配線構成層は同じ構成となっている。
【０００５】
【発明が解決しようとする課題】
このような従来の多層配線基板３２では、半導体部品１を半田付けした後の温度変化や外力が加わることによって変形が生じる環境において、半導体部品１のチップ構成部Ａと封止樹脂構成部Ｂの変形の違いに、多層配線基板３２の変形が追従できない状態にある。つまり、多層配線基板３２は半導体部品１の封止樹脂構成部Ｂの変形に対しては同じような変形挙動をとるが、チップ構成部Ａに対しては同じような変形挙動をとることができない。このため、チップ構成部Ａ直下の電極５ａに亀裂が発生する不良が生じる。
【０００６】
半導体部品１を半田付けした後の多層配線基板３２の変形環境下においては、半導体部品全体の変形挙動が一様な場合には、半導体部品１と多層配線基板３２との変形量の違いから、マトリックス状に存在する電極５の外周側のコーナになるほど早期に不良が発生する。そこで、半導体部品１を半田付けする際の信頼性確保において大きな問題となるために、種々の対策が講じられてきた。
【０００７】
しかし、半導体部品１の内部でも変形挙動が異なり、それに加えて多層配線基板３２の変形挙動が加わる複雑な変形挙動を示す場合、十分な対策がとられていないことから、チップ構成部Ａ直下の電極５ａから破壊し、早期不良発生が問題となる。したがって、このような接合信頼性に大きな影響を与えるチップ構成部Ａ直下の電極５ａの不良発生を防止できる技術が要請されている。
【０００８】
そこで、本発明は、半導体部品のチップ構成部の変形挙動と多層配線基板の変形挙動との違いを緩和することのできる多層配線基板を提供することを目的とする。
【０００９】
【課題を解決するための手段】
この課題を解決するために、本発明の多層配線基板は、ランドが形成され、半導体チップが封止されたチップ構成部とチップ構成部の外周に位置する封止樹脂構成部から構成されて複数の電極がマトリックス状に形成された半導体部品が実装される多層配線基板であって、チップ構成部に対応した位置であるチップ投影エリアの非実装面側に、一部の層が除去されてなる空乏エリアが形成されており、空乏エリアには、半導体チップと略同等の変形特性を有する変形調整部材が充填されているものである。
【００１０】
これにより、半導体部品のチップ構成部の変形挙動と多層配線基板の変形挙動との違いが緩和される。
【００１１】
【発明の実施の形態】
本発明の請求項１に記載の発明は、ランドが形成され、半導体チップが封止されたチップ構成部とチップ構成部の外周に位置する封止樹脂構成部から構成されて複数の電極がマトリックス状に形成された半導体部品が実装される多層配線基板であって、チップ構成部に対応した位置であるチップ投影エリアの非実装面側に、一部の層が除去されてなる空乏エリアが形成されており、空乏エリアには、半導体チップと略同等の変形特性を有する変形調整部材が充填されている多層配線基板であり、半導体部品のチップ構成部と封止樹脂構成部のそれぞれの変形に追従してチップ投影エリアとチップ非投影エリアとが別々に変形するので、チップ構成部および封止樹脂構成部の何れにも余分な力がかかることがなくなり、半導体部品のチップ構成部の変形挙動と多層配線基板の変形挙動との違いが緩和されるという作用を有する。
【００１２】
本発明の請求項２に記載の発明は、ランドが形成され、半導体チップが封止されたチップ構成部とチップ構成部の外周に位置する封止樹脂構成部から構成されて複数の電極がマトリックス状に形成された半導体部品が実装される多層配線基板であって、チップ構成部に対応した位置であるチップ投影エリアと封止樹脂構成部に対応した位置であるチップ非投影エリアとの境界部分の非実装面側に、一部の層が除去されてなる空乏エリアが形成されており、空乏エリアには、半導体チップと略同等の変形特性を有する変形調整部材が充填されている多層配線基板であり、半導体部品のチップ構成部と封止樹脂構成部のそれぞれの変形に追従してチップ投影エリアとチップ非投影エリアとが別々に変形するので、チップ構成部および封止樹脂構成部の何れにも余分な力がかかることがなくなり、半導体部品のチップ構成部の変形挙動と多層配線基板の変形挙動との違いが緩和されるという作用を有する。
【００１４】
本発明の請求項３に記載の発明は、ランドが形成され、半導体チップが封止されたチップ構成部とチップ構成部の外周に位置する封止樹脂構成部から構成されて複数の電極がマトリックス状に形成された半導体部品が実装される多層配線基板であって、チップ構成部に対応した位置であるチップ投影エリアに形成されたランドおよび封止樹脂構成部に対応した位置であるチップ非投影エリアに形成されたランドは、チップ非投影エリアに形成されたランドの方が低い位置となる各層にそれぞれ形成されている多層配線基板であり、チップ投影エリアの接合高さの方がチップ非投影エリアの接合高さよりも高くなるので、半導体部品のチップ構成部の変形挙動と多層配線基板の変形挙動との違いが緩和されるという作用を有する。
【００１５】
本発明の請求項４に記載の発明は、請求項３記載の発明において、チップ投影エリアとチップ非投影エリアとの境界部分には、実装された半導体部品により密閉されて接着材が充填されるチップ投影空間を形成する区画壁が構成されている多層配線基板であり、チップ投影エリアのみが接着剤により限定的に封止されるので、半導体部品のチップ構成部と多層配線基板のチップ投影エリアの変形挙動が一様に固定されることになり、半導体部品のチップ構成部の変形挙動と多層配線基板の変形挙動との違いが緩和されるという作用を有する。
【００１６】
本発明の請求項５に記載の発明は、請求項４記載の発明において、チップ投影空間に開口する接着剤充填孔が形成されている多層配線基板であり、多層配線基板に半導体部品を実装した際に、接着剤充填孔を通してチップ投影空間に接着剤を容易に流し込むことが可能になるという作用を有する。
【００１７】
本発明の請求項６に記載の発明は、請求項４記載の発明において、半導体部品の実装領域外からチップ投影空間にまで延びる接着剤充填溝が形成されている多層配線基板であり、多層配線基板に半導体部品を実装した際に、接着剤充填溝を通してチップ投影空間に接着剤を容易に流し込むことが可能になるという作用を有する。
【００１８】
以下、本発明の実施の形態について、図１から図１１を用いて説明する。なお、これらの図面において同一の部材には同一の符号を付しており、また、重複した説明は省略されている。
【００１９】
（実施の形態１）
図１は本発明の実施の形態１における多層配線基板を半導体部品とともに示す斜視図、図２は半導体部品が実装された図１の多層配線基板を示す断面図、図３は図２の多層配線基板の変形例を示す断面図ある。
【００２０】
図１および図２に示すように、半導体部品１は、半田からなるマトリックス状の電極５の形成されたテープ状の基板４と、この基板４に実装されて樹脂３で封止された半導体チップ２とから構成されている。また、このような半導体部品１は、半導体チップ２が封止されて中央に位置するチップ構成部Ａと、このチップ構成部Ａの外周に位置する封止樹脂構成部Ｂとから構成されている。
【００２１】
このような半導体部品１を半田付けする多層配線基板６は、半導体部品１の電極５に対応してマトリックス状に配置されたランド１０が形成された表配線構成層７と、表配線構成層７の反対面に位置する裏配線構成層９と、表配線構成層７と裏配線構成層９との間に位置する内配線構成層８とから構成されている。そして、このような多層配線基板６には、ランド１０に半田を塗布して、ランド１０とこれに対応した電極５とを重ね合わせるようにして半導体部品１が実装される。図示するように、多層配線基板６には、半導体部品１のチップ構成部Ａに対応した位置であるチップ投影エリアＣに、半導体部品１の電気的接続に必要な表配線構成層７のみが残され、内配線構成層８および裏配線構成層９が除去された空乏エリア１１が形成されている。
【００２２】
なお、このように空乏エリア１１はチップ投影エリアＣの非実装面に形成されており、半導体部品１の封止樹脂構成部Ｂや他部品の実装に対応したチップ非投影エリアＤには空乏エリア１１は形成されておらず、したがって内配線構成層８や裏配線構成層９が存在している。また、本実施の形態において、空乏エリア１１は内配線構成層８および裏配線構成層９を除去して形成されているが、裏配線構成層９のみを除去して形成してもよい。
【００２３】
既に説明した従来の多層配線基板３２（図１２および図１３）では、半導体部品１のチップ構成部Ａと封止樹脂構成部Ｂとの変形の違い、つまり封止樹脂構成部Ｂは変形するがチップ構成部Ａは変形しないと言う変形挙動に対して、多層配線基板３２が一様に変形しようとするために、チップ構成部Ａ直下の電極５ａに大きな力がかかり、そこから破壊を招いていた。
【００２４】
これに対し、本実施の形態の多層配線基板６によれば、チップ投影エリアＣに空乏エリア１１が形成されているので、半導体部品１のチップ構成部Ａと封止樹脂構成部Ｂのそれぞれの変形に対してチップ投影エリアＣとチップ非投影エリアＤとが別々の変形挙動をとって、半導体部品１のチップ構成部Ａと封止樹脂構成部Ｂの変形挙動にそれぞれ追従していく。そのため、チップ構成部Ａおよび封止樹脂構成部Ｂの何れにも余分な力がかかることがなくなる。これにより、半導体部品１のチップ構成部Ａの変形挙動と多層配線基板６の変形挙動との違いが緩和され、高い接合強度を得ることが可能になって接合不良の発生が防止される。
【００２５】
ここで、図３では、空乏エリア１１に半導体チップ２と略同等の変形特性を有する金属片（変形調整部材）１３を充填したものである。このように金属片１３を充填することで、多層配線基板６のチップ投影エリアＣの変形挙動が半導体部品１のチップ構成部Ａの変形挙動と同じように抑制されるので、チップ構成部Ａに位置する電極５ａに大きな力がかからず、より高い接合強度を得ることが可能になる。
【００２６】
なお、図１および図２に示すように、多層配線基板６のチップ投影エリアＣの全面を空乏エリア１１にしなくともよい。つまり、チップ投影エリアＣとチップ非投影エリアＤとの境界部分のみに、内配線構成層８および裏配線構成層９を取り除いた堀のような空乏エリアを形成しても、前述と同様な効果を得ることができる。
【００２７】
（実施の形態２）
図４は本発明の実施の形態２における多層配線基板を半導体部品とともに示す斜視図、図５は半導体部品が実装された図４の多層配線基板を示す断面図、図６は図４の多層配線基板の変形例を示す断面図、図７は半導体部品が実装された図６の多層配線基板を示す断面図、図８は図４の多層配線基板の他の変形例を示す断面図、図９は半導体部品が実装された図８の多層配線基板を示す断面図、図１０は図４の多層配線基板のさらに他の変形例を示す断面図、図１１は半導体部品が実装された図１０の多層配線基板を示す断面図ある。
【００２８】
図４および図５に示すように、本実施の形態において、半導体部品１が実装される多層配線基板１４には、半導体部品１のチップ構成部Ａに対応した位置であるチップ投影エリアＣに、表配線構成層１５が除去されて露出した内配線構成層１６にランド１７ａが形成され、半導体チップ２の封止樹脂構成部Ｂに対応した位置であるチップ非投影エリアＤに、表配線構成層１５にランド１７ｂが形成されている。なお、ランド１７ａとランド１７ｂとは、ランド１７ａ側が低い位置となるような各層にそれぞれ形成されていればよく、たとえばランド１７ｂを表配線構成層１５に、ランド１７ａを裏内配線構成層にそれぞれ形成するようにしてもよい。
【００２９】
したがって、図５に示すように、チップ投影エリアＣの電極５ａの接合高さＨ１がチップ非投影エリアＤの電極５ｂの接合高さＨ２よりも高くなる。つまり、チップ非投影エリアＤに位置する電極５ｂの長さよりもチップ投影エリアＣに位置する電極５ａの長さの方が長くなる。すると、多層配線基板１４におけるチップ投影エリアＣでの変形が半導体部品１のチップ構成部Ａの変形に十分に追従できなくとも、変形マージンの大きい長さの長い電極５ａ自体が変形して大きな力がかかることが回避される。これにより、半導体部品１のチップ構成部Ａの変形挙動と多層配線基板１４の変形挙動との違いが緩和され、高い接合強度を得ることが可能になって接合不良の発生が防止される。
【００３０】
ここで、図６および図７に示すように、多層配線基板１９には、半導体部品１のチップ構成部Ａに対応した位置であるチップ投影エリアＣに、表配線構成層２０および内配線構成層２１が除去されて露出した裏配線構成層２２にランド２４ａが形成され、半導体チップ２の封止樹脂構成部Ｂに対応した位置であるチップ非投影エリアＤに、表配線構成層２０が除去されて露出した内配線構成層２１にランド２４ｂが形成されている。また、チップ投影エリアＣとチップ非投影エリアＤとの境界部分には区画壁２３が表配線構成層２０により形成されて、この区画壁２３に包囲されるとともに半導体部品１で密閉されるチップ投影空間２５が構成されている。但し、区画壁２３は、表配線構成層２０以外でも、たとえば金属や樹脂などを多層配線基板１９に取り付けることで構成してもよい。
【００３１】
図７に示すように、このような多層配線基板１９に半導体部品１を実装し、区画壁２３により形成されたチップ投影空間２５に接着剤２６を充填すると、チップ投影エリアＣのみが限定的に封止される。これにより、半導体部品１のチップ構成部Ａと多層配線基板１９のチップ投影エリアＣの変形挙動を一様に固定されるので、半導体部品１のチップ構成部Ａの変形挙動と多層配線基板１９の変形挙動との違いが緩和され、高い接合強度を得ることが可能になって接合不良の発生が防止される。
【００３２】
なお、図８および図９に示すように、多層配線基板２８には、図６および図７に示す多層配線基板１９に対して、チップ投影空間２５に開口する接着剤充填孔２９を形成するようにしてもよい。このように接着剤充填孔２９を形成すれば、多層配線基板１９に半導体部品１を実装した際に、接着剤充填孔２９を通してチップ投影空間２５に接着剤２６を容易に流し込むことができる。
【００３３】
さらに、多層配線基板３０には、図６および図７に示す多層配線基板１９に対して、半導体部品１の実装領域外から区画壁２３の内側に位置するチップ投影空間２５にまで延びる接着剤充填溝３１が、表配線構成層２０および内配線構成層２１を除去して形成されている。このように接着剤充填溝３１を形成すれば、多層配線基板３０に半導体部品１を実装した際に、接着剤充填溝３１を通してチップ投影空間２５に接着剤２６を容易に流し込むことができる。
【００３４】
【発明の効果】
以上のように、本発明によれば、半導体部品のチップ構成部の変形挙動と多層配線基板の変形挙動との違いが緩和されるという有効な効果が得られる。これにより、半導体部品と多層配線基板とが高い強度で接合されることになり、接合不良の発生を未然に防止することが可能になるという有効な効果が得られる。
【００３５】
また、空乏エリアに変形調整部材を充填すれば、変形調整部材により多層配線基板のチップ投影エリアの変形挙動が半導体部品のチップ構成部の変形挙動と同じように抑制されるので、より高い接合強度を得ることが可能になるという有効な効果が得られる。
【００３６】
接着剤充填孔や接着剤充填溝を形成すれば、多層配線基板に半導体部品を実装した際に、チップ投影空間に接着剤を容易に流し込むことが可能になるという有効な効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における多層配線基板を半導体部品とともに示す斜視図
【図２】半導体部品が実装された図１の多層配線基板を示す断面図
【図３】図２の多層配線基板の変形例を示す断面図
【図４】本発明の実施の形態２における多層配線基板を半導体部品とともに示す斜視図
【図５】半導体部品が実装された図４の多層配線基板を示す断面図
【図６】図４の多層配線基板の変形例を示す断面図
【図７】半導体部品が実装された図６の多層配線基板を示す断面図
【図８】図４の多層配線基板の他の変形例を示す断面図
【図９】半導体部品が実装された図８の多層配線基板を示す断面図
【図１０】図４の多層配線基板のさらに他の変形例を示す断面図
【図１１】半導体部品が実装された図１０の多層配線基板を示す断面図
【図１２】従来の多層配線基板を半導体部品とともに示す斜視図
【図１３】半導体部品が実装された図１２の多層配線基板を示す断面図
【符号の説明】
１ 半導体部品
２ 半導体チップ
５ 電極
５ａ 電極
５ｂ 電極
６ 多層配線基板
１０ ランド
１１ 空乏エリア
１３ 金属片（変形調整部材）
１４ 多層配線基板
１９ 多層配線基板
２３ 区画壁
２５ チップ投影空間
２８ 多層配線基板
２９ 接着剤充填孔
３０ 多層配線基板
３１ 接着剤充填溝
Ａ チップ構成部
Ｂ 封止樹脂構成部
Ｃ チップ投影エリア
Ｄ チップ非投影エリア
Claims (6)
- ランドが形成され、半導体チップが封止されたチップ構成部と前記チップ構成部の外周に位置する封止樹脂構成部から構成されて複数の電極がマトリックス状に形成された半導体部品が実装される多層配線基板であって、
前記チップ構成部に対応した位置であるチップ投影エリアの非実装面側に、一部の層が除去されてなる空乏エリアが形成されており、前記空乏エリアには、前記半導体チップと略同等の変形特性を有する変形調整部材が充填されていることを特徴する多層配線基板。 - ランドが形成され、半導体チップが封止されたチップ構成部と前記チップ構成部の外周に位置する封止樹脂構成部から構成されて複数の電極がマトリックス状に形成された半導体部品が実装される多層配線基板であって、
前記チップ構成部に対応した位置であるチップ投影エリアと前記封止樹脂構成部に対応した位置であるチップ非投影エリアとの境界部分の非実装面側に、一部の層が除去されてなる空乏エリアが形成されており、前記空乏エリアには、前記半導体チップと略同等の変形特性を有する変形調整部材が充填されていることを特徴とする多層配線基板。 - ランドが形成され、半導体チップが封止されたチップ構成部と前記チップ構成部の外周に位置する封止樹脂構成部から構成されて複数の電極がマトリックス状に形成された半導体部品が実装される多層配線基板であって、
前記チップ構成部に対応した位置であるチップ投影エリアに形成された前記ランドおよび前記封止樹脂構成部に対応した位置であるチップ非投影エリアに形成された前記ランドは、前記チップ非投影エリアに形成された前記ランドの方が低い位置となる各層にそれぞれ形成されていることを特徴とする多層配線基板。 - 前記チップ投影エリアと前記チップ非投影エリアとの境界部分には、実装された前記半導体部品により密閉されて接着剤が充填されるチップ投影空間を形成する区間壁が構成されていることを特徴とする請求項３記載の多層配線基板。
- 前記チップ投影空間に開口する接着剤充填孔が形成されていることを特徴とする請求項４記載の多層配線基板。
- 前記半導体部品の実装領域外から前記チップ投影空間にまで延びる接着剤充填溝が形成されていることを特徴とする請求項４記載の多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01838299A JP3575310B2 (ja) | 1999-01-27 | 1999-01-27 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01838299A JP3575310B2 (ja) | 1999-01-27 | 1999-01-27 | 多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000216291A JP2000216291A (ja) | 2000-08-04 |
| JP3575310B2 true JP3575310B2 (ja) | 2004-10-13 |
Family
ID=11970176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01838299A Expired - Fee Related JP3575310B2 (ja) | 1999-01-27 | 1999-01-27 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3575310B2 (ja) |
-
1999
- 1999-01-27 JP JP01838299A patent/JP3575310B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000216291A (ja) | 2000-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100342455B1 (ko) | 반도체장치및그제조방법 | |
| JP4971769B2 (ja) | フリップチップ実装構造及びフリップチップ実装構造の製造方法 | |
| JPH10308419A (ja) | 半導体パッケージ及びその半導体実装構造 | |
| JPH1098072A (ja) | 半導体装置及びその製造方法 | |
| KR100405248B1 (ko) | 캐리어필름 및 그것을 사용한 집적회로장치 | |
| JP2006196874A (ja) | 半導体装置 | |
| WO2019012849A1 (ja) | 電子回路基板 | |
| JP3575310B2 (ja) | 多層配線基板 | |
| JP3676091B2 (ja) | 半導体装置 | |
| JP3189270B2 (ja) | 接着方法 | |
| JP2007287809A (ja) | 積層型半導体装置及び積層型半導体装置の製造方法 | |
| JP2000277556A (ja) | ソルダーバンプランドメタル構造 | |
| JPH03161958A (ja) | プラスチックピングリッドアレイ型半導体パッケージ構造 | |
| JPH08130267A (ja) | 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2611672B2 (ja) | 混成集積回路装置 | |
| JP2002374060A (ja) | 電子回路板 | |
| JPH09186422A (ja) | 半導体装置 | |
| JP2003188204A (ja) | 半導体装置 | |
| JPH01234296A (ja) | Ｉｃカード | |
| JP2001358258A (ja) | Ｂｇａ型半導体装置 | |
| JPH10303251A (ja) | 半導体装置 | |
| JP2885285B1 (ja) | 集積回路パッケージ | |
| JP3055675B2 (ja) | 半導体装置 | |
| JP2004172604A (ja) | 半導体集積回路装置 | |
| JPH0677252U (ja) | Ｉｃパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040520 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040628 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |