JPH09232374A - 半導体集積回路パッケージ - Google Patents
半導体集積回路パッケージInfo
- Publication number
- JPH09232374A JPH09232374A JP3511596A JP3511596A JPH09232374A JP H09232374 A JPH09232374 A JP H09232374A JP 3511596 A JP3511596 A JP 3511596A JP 3511596 A JP3511596 A JP 3511596A JP H09232374 A JPH09232374 A JP H09232374A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- circuit package
- connection
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16108—Disposition the bump connector not being orthogonal to the surface
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 この発明は、半導体集積回路パッケージにお
いて、マザーボードと接続したとき、基板とマザーボー
ドとの熱膨脹率の差異に基づく、接続リードの接続不良
を回避することを目的とする。 【解決手段】第１の発明は、接続リード２を基板１に垂
直方向から傾斜させて設けたので、接続されるマザーボ
ード３の熱膨張率が基板１の熱膨張率と異なり、接続部
に歪み応力が加わっても、垂直方向からの傾斜によりそ
の応力が分散され、接続部の剪断力を軽減するので、信
頼性が向上する。また、第２の発明は、接続リード２の
形状を表面に凹部を有する非球形状とした結果、弾性力
が増加するとともに、接続面におけるはんだペーストを
適宜吸収するので、マザーボード等との接続時の障害と
なるボール高さの不均一や接着不良を補い、良好な接合
状態を確保することができる。
いて、マザーボードと接続したとき、基板とマザーボー
ドとの熱膨脹率の差異に基づく、接続リードの接続不良
を回避することを目的とする。 【解決手段】第１の発明は、接続リード２を基板１に垂
直方向から傾斜させて設けたので、接続されるマザーボ
ード３の熱膨張率が基板１の熱膨張率と異なり、接続部
に歪み応力が加わっても、垂直方向からの傾斜によりそ
の応力が分散され、接続部の剪断力を軽減するので、信
頼性が向上する。また、第２の発明は、接続リード２の
形状を表面に凹部を有する非球形状とした結果、弾性力
が増加するとともに、接続面におけるはんだペーストを
適宜吸収するので、マザーボード等との接続時の障害と
なるボール高さの不均一や接着不良を補い、良好な接合
状態を確保することができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路パッ
ケージに係り、特に接続リード部の改良に関する。
ケージに係り、特に接続リード部の改良に関する。
【０００２】
【従来の技術】近年、電子機器の小形化や薄型化が図ら
れる中で、それを支える半導体集積回路（ＩＣやＬＳ
Ｉ）等の高集積化とともに、これを搭載する印刷配線基
板の一層の多層化が進められている。半導体集積回路の
高集積化は、信号伝送の高速化をも実現するものである
が、それに伴う消費電力の増加も避けられない。
れる中で、それを支える半導体集積回路（ＩＣやＬＳ
Ｉ）等の高集積化とともに、これを搭載する印刷配線基
板の一層の多層化が進められている。半導体集積回路の
高集積化は、信号伝送の高速化をも実現するものである
が、それに伴う消費電力の増加も避けられない。
【０００３】この信号処理の高速化とともに消費電力の
大きい半導体集積回路を、実際に印刷配線基板上に高密
度に実装するのに、単にＩＣやＬＳＩチップの電極上の
バンプ（突起）に接続を行い周囲を樹脂で固める方法
と、それらＬＳＩチップ等を接続リードの有するパッケ
ージに収納実装する方法がある。
大きい半導体集積回路を、実際に印刷配線基板上に高密
度に実装するのに、単にＩＣやＬＳＩチップの電極上の
バンプ（突起）に接続を行い周囲を樹脂で固める方法
と、それらＬＳＩチップ等を接続リードの有するパッケ
ージに収納実装する方法がある。
【０００４】ＬＳＩチップ等の入出力ピンの数も次第に
増加し、また電力消費の増加に伴う放熱特性をも考慮さ
れ、最近はＬＳＩパッケージあるいはＤＲＡＭパッケー
ジと称する半導体集積回路パッケージの開発が盛んであ
る。
増加し、また電力消費の増加に伴う放熱特性をも考慮さ
れ、最近はＬＳＩパッケージあるいはＤＲＡＭパッケー
ジと称する半導体集積回路パッケージの開発が盛んであ
る。
【０００５】半導体集積回路のパッケージは、基板材料
や接続リード部の形状によって種々分類呼びされてい
る。基板材料の分類では、樹脂によるものをプラスチッ
ク・パッケージ、ガラスやアルミナあるいは窒化アルミ
ニウム等によるものをセラミック・パッケージと称され
ている。
や接続リード部の形状によって種々分類呼びされてい
る。基板材料の分類では、樹脂によるものをプラスチッ
ク・パッケージ、ガラスやアルミナあるいは窒化アルミ
ニウム等によるものをセラミック・パッケージと称され
ている。
【０００６】形状の分類では、Ｉ／Ｏ接続リードが１方
向から出ているものをＳＩＰ（Ｓｉｎｇｌｅ Ｉｎ−ｌ
ｉｎｅ Ｐａｃｋａｇｅ）、Ｉ／Ｏ接続リードが２方向
の両側から出ているものをＤＩＰ（Ｄｕａｌ Ｉｎ−ｌ
ｉｎｅ Ｐａｃｋａｇｅ）、さらにＩ／Ｏ接続リードが
４方向から出ているものをＱＦＰ（Ｑｕａｄ Ｆｌａｔ
Ｐａｃｋａｇｅ）、また図６に示すようにアレイ状の
Ｉ／Ｏ接続リードを基板１裏面から突出させ接続リード
が針状のものをＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａ
ｙ）、同じくボール（球）状のはんだ（半田）によるも
のをＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等と称
されている。
向から出ているものをＳＩＰ（Ｓｉｎｇｌｅ Ｉｎ−ｌ
ｉｎｅ Ｐａｃｋａｇｅ）、Ｉ／Ｏ接続リードが２方向
の両側から出ているものをＤＩＰ（Ｄｕａｌ Ｉｎ−ｌ
ｉｎｅ Ｐａｃｋａｇｅ）、さらにＩ／Ｏ接続リードが
４方向から出ているものをＱＦＰ（Ｑｕａｄ Ｆｌａｔ
Ｐａｃｋａｇｅ）、また図６に示すようにアレイ状の
Ｉ／Ｏ接続リードを基板１裏面から突出させ接続リード
が針状のものをＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａ
ｙ）、同じくボール（球）状のはんだ（半田）によるも
のをＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等と称
されている。
【０００７】一般に、ＰＧＡ型で接続リード２が針状の
半導体集積回路パッケージは、表面実装にも挿入実装に
も採用されるが、ＢＧＡ型で接続リード２が球（ボー
ル）状のパッケージは、ＰＡＣ（Ｐａｄ Ａｒｒａｙ
Ｃａｒｒｉｅｒ）とも称され、表面実装に使用される。
半導体集積回路パッケージは、表面実装にも挿入実装に
も採用されるが、ＢＧＡ型で接続リード２が球（ボー
ル）状のパッケージは、ＰＡＣ（Ｐａｄ Ａｒｒａｙ
Ｃａｒｒｉｅｒ）とも称され、表面実装に使用される。
【０００８】図６はＰＧＡによる半導体集積回路パッケ
ージの要部を示したもので、一方の面にＬＳＩチップ等
を搭載する基板１は、セラミックスや窒化アルミニウム
セラミックス等からなる積層基板からなり、その基板１
の他方の面（底面）には接続リード２が剣山の如く基板
１面に垂直に突出して設けられる。そしてこの接続リー
ド２がガラスエポキシ製印刷配線基板からなるマザーボ
ード３等に当接するようにして接続される。
ージの要部を示したもので、一方の面にＬＳＩチップ等
を搭載する基板１は、セラミックスや窒化アルミニウム
セラミックス等からなる積層基板からなり、その基板１
の他方の面（底面）には接続リード２が剣山の如く基板
１面に垂直に突出して設けられる。そしてこの接続リー
ド２がガラスエポキシ製印刷配線基板からなるマザーボ
ード３等に当接するようにして接続される。
【０００９】このような、半導体集積回路パッケージの
マザーボード３への表面実装においては、基板１の熱膨
張率と相手側マザーボード３の熱膨張率が必ずしも一致
せず、図７に矢印で示すように、両者間に熱膨脹方向に
差異が生じる場合が多い。従って、図８に図７の要部Ａ
を拡大して示したように、接続リード２の両端には、熱
膨脹率の差異に基づく矢印Ｘ方向の機械的応力を受ける
ことで、接続部に剥離等が生じ、しばしば電気的な接続
不良を引き起こした。
マザーボード３への表面実装においては、基板１の熱膨
張率と相手側マザーボード３の熱膨張率が必ずしも一致
せず、図７に矢印で示すように、両者間に熱膨脹方向に
差異が生じる場合が多い。従って、図８に図７の要部Ａ
を拡大して示したように、接続リード２の両端には、熱
膨脹率の差異に基づく矢印Ｘ方向の機械的応力を受ける
ことで、接続部に剥離等が生じ、しばしば電気的な接続
不良を引き起こした。
【００１０】その対策として、基板１とマザーボード３
との間に図示しない合成樹脂を注入して接続部を強化し
たり、あるいは接続リード２の材質の改良等が試みられ
ているが、接続リード２が密集していてかつ幅の狭い接
続部に合成樹脂を均一に注入するのは容易ではなく、ま
た接続リード２の材質の改良についても有効策は見出さ
れていない。
との間に図示しない合成樹脂を注入して接続部を強化し
たり、あるいは接続リード２の材質の改良等が試みられ
ているが、接続リード２が密集していてかつ幅の狭い接
続部に合成樹脂を均一に注入するのは容易ではなく、ま
た接続リード２の材質の改良についても有効策は見出さ
れていない。
【００１１】一方、ボール状のはんだで接続リード２を
形成したＢＧＡパッケージは、ＰＧＡに比べて接続面が
広く、パッドのピッチやパッド径を大きくできるので、
比較的安定に接続でき実装不良が少なく、高速で消費電
力の大きい半導体素子には好適とされている。
形成したＢＧＡパッケージは、ＰＧＡに比べて接続面が
広く、パッドのピッチやパッド径を大きくできるので、
比較的安定に接続でき実装不良が少なく、高速で消費電
力の大きい半導体素子には好適とされている。
【００１２】しかしながら、ボール高さの均一性及び平
坦性に若干問題があり、実装不良率は必ずしも零ではな
い。また、マザーボード３と接続し、電子機器等に搭載
した後の耐用性等、長期的な信頼性に対しても、必ずし
も十分な保証が得られていないのが現状である。
坦性に若干問題があり、実装不良率は必ずしも零ではな
い。また、マザーボード３と接続し、電子機器等に搭載
した後の耐用性等、長期的な信頼性に対しても、必ずし
も十分な保証が得られていないのが現状である。
【００１３】また、ＢＧＡ型の半導体集積回路パッケー
ジの製造において、基板１への接続リード２の接続、す
なわちボールの接続には、まず基板１にはんだペースト
の印刷を行った後、その後搭載治具上にボールを載せた
状態で基板１面に接続が行われる。そこで、良好な接続
状態を確保するため、ボール径の均一性やボール先端の
高さの均等化とともに、印刷はんだペーストの量やボー
ルへのはんだの流れ込み量等の高精度制御を必要とし
た。
ジの製造において、基板１への接続リード２の接続、す
なわちボールの接続には、まず基板１にはんだペースト
の印刷を行った後、その後搭載治具上にボールを載せた
状態で基板１面に接続が行われる。そこで、良好な接続
状態を確保するため、ボール径の均一性やボール先端の
高さの均等化とともに、印刷はんだペーストの量やボー
ルへのはんだの流れ込み量等の高精度制御を必要とし
た。
【００１４】
【発明が解決しようとする課題】このように、従来の半
導体集積回路パッケージでは、基板１の材質を窒化アル
ミニウムセラミックス等のように特に脆性を有する部材
で形成した場合、熱膨張率の差が基板１そのものを破壊
させることがあり改善が要望されていた。また、基板１
自体が破壊しないまでも、接続リード２の接続面に加わ
る応力が剪断力となって、その接続部分が破壊され製品
としての信頼性が低下するのは避けられなかった。
導体集積回路パッケージでは、基板１の材質を窒化アル
ミニウムセラミックス等のように特に脆性を有する部材
で形成した場合、熱膨張率の差が基板１そのものを破壊
させることがあり改善が要望されていた。また、基板１
自体が破壊しないまでも、接続リード２の接続面に加わ
る応力が剪断力となって、その接続部分が破壊され製品
としての信頼性が低下するのは避けられなかった。
【００１５】また、合成樹脂の注入による補強策も、樹
脂を基板１とマザーボード３との間の高密度実装化によ
る狭い空間内に、均一に注入することは容易でなく、品
質上問題であった。
脂を基板１とマザーボード３との間の高密度実装化によ
る狭い空間内に、均一に注入することは容易でなく、品
質上問題であった。
【００１６】そこで本発明は、接続リード２の接続状態
に信頼性が得られるとともに、従来と同様に高密度で表
面実装可能な半導体集積回路パッケージを提供すること
を目的とする。
に信頼性が得られるとともに、従来と同様に高密度で表
面実装可能な半導体集積回路パッケージを提供すること
を目的とする。
【００１７】また、基板１裏面の接続リード２をアレイ
状のはんだバンプで形成した半導体集積回路パッケージ
では、印刷はんだペーストの量、ボールの均一性、ボー
ルへのはんだ流れ込み量を高精度で制御することが難し
く、それが不良率零への障害となっていた。
状のはんだバンプで形成した半導体集積回路パッケージ
では、印刷はんだペーストの量、ボールの均一性、ボー
ルへのはんだ流れ込み量を高精度で制御することが難し
く、それが不良率零への障害となっていた。
【００１８】そこで、本発明は、実装不良率を低減し、
信頼性を向上し得る半導体集積回路パッケージを提供す
ることを目的とする。
信頼性を向上し得る半導体集積回路パッケージを提供す
ることを目的とする。
【００１９】
【課題を解決するための手段】本発明は、上記従来の課
題を解決するもので、第１の発明は、基板の一方の面に
半導体素子を搭載し、前記基板の他方の面には接続リー
ドをアレイ状に配置しかつ突出して設けてなる半導体集
積回路パッケージにおいて、前記接続リードはその突出
方向を前記基板の面に対し垂直方向より傾斜させて設け
たことを特徴とする。
題を解決するもので、第１の発明は、基板の一方の面に
半導体素子を搭載し、前記基板の他方の面には接続リー
ドをアレイ状に配置しかつ突出して設けてなる半導体集
積回路パッケージにおいて、前記接続リードはその突出
方向を前記基板の面に対し垂直方向より傾斜させて設け
たことを特徴とする。
【００２０】上記のように、本発明の半導体集積回路パ
ッケージは、接続リードはその突出方向を基板の垂直面
より傾斜させて構成したので、基板及びマザーボード
が、熱膨張あるいは熱収縮によりそれぞれの面方向に膨
脹力及び収縮力が発生しても、その熱膨脹力及び熱収縮
力が接続ピンの接続面に加わるトルク（応力）は、接続
リードの長さ方向とその長さ方向に直交する方向に分散
され、接続リードの長さ方向のトルクは接続リード自体
で吸収される。
ッケージは、接続リードはその突出方向を基板の垂直面
より傾斜させて構成したので、基板及びマザーボード
が、熱膨張あるいは熱収縮によりそれぞれの面方向に膨
脹力及び収縮力が発生しても、その熱膨脹力及び熱収縮
力が接続ピンの接続面に加わるトルク（応力）は、接続
リードの長さ方向とその長さ方向に直交する方向に分散
され、接続リードの長さ方向のトルクは接続リード自体
で吸収される。
【００２１】つまり、接続リードが基板及びマザーボー
ドとの間で傾斜する分、基板及びマザーボード等と接続
ピンとの接合面に加わる剪断力は分散され、弱められる
ので接続リードの剥離、破断は減少し信頼性が向上す
る。
ドとの間で傾斜する分、基板及びマザーボード等と接続
ピンとの接合面に加わる剪断力は分散され、弱められる
ので接続リードの剥離、破断は減少し信頼性が向上す
る。
【００２２】このことは、基板及びマザーボードへの熱
膨張あるいは熱収縮で受ける応力だけではなく、その他
の機械的ストレス、例えば半導体集積回路パッケージ搭
載のマザーボードを電子機器内に組込みねじ止めされる
際、取付け位置誤差に基づく歪みや、ねじ止め押圧によ
るマザーボードへ加わる応力が、接続リードの接続面に
対して作用する剪断力や剥離力にも、同様に効果がある
ことを意味する。
膨張あるいは熱収縮で受ける応力だけではなく、その他
の機械的ストレス、例えば半導体集積回路パッケージ搭
載のマザーボードを電子機器内に組込みねじ止めされる
際、取付け位置誤差に基づく歪みや、ねじ止め押圧によ
るマザーボードへ加わる応力が、接続リードの接続面に
対して作用する剪断力や剥離力にも、同様に効果がある
ことを意味する。
【００２３】さらにまた、本発明の半導体集積回路パッ
ケージは、接続リードを基板垂直面に対して傾斜させた
ので、接合強化樹脂をその傾斜方向に注入することによ
り、合成樹脂の注入が円滑かつ均一となり、また接続面
を的確に強化できる。
ケージは、接続リードを基板垂直面に対して傾斜させた
ので、接合強化樹脂をその傾斜方向に注入することによ
り、合成樹脂の注入が円滑かつ均一となり、また接続面
を的確に強化できる。
【００２４】第２の発明は、基板の一方の面に半導体素
子を搭載し、前記基板の他方の面には接続リードをアレ
イ状に配置しかつ突出して設けてなる半導体集積回路パ
ッケージにおいて、前記接続リードは表面に凹部を有す
る非球形状のはんだバンプで構成したことを特徴とす
る。
子を搭載し、前記基板の他方の面には接続リードをアレ
イ状に配置しかつ突出して設けてなる半導体集積回路パ
ッケージにおいて、前記接続リードは表面に凹部を有す
る非球形状のはんだバンプで構成したことを特徴とす
る。
【００２５】このようにこの発明の半導体集積回路パッ
ケージは、はんだバンプの形状を例えばテトラポット状
のような表面に凹部を有する非球形状とするので、基板
及びマザーボードの接続方向に対して弾力性を有すると
ともに、基板への接続面またはマザーボードへの接続部
において、テーパー状に傾斜して接触する部を多く有す
るように構成される。
ケージは、はんだバンプの形状を例えばテトラポット状
のような表面に凹部を有する非球形状とするので、基板
及びマザーボードの接続方向に対して弾力性を有すると
ともに、基板への接続面またはマザーボードへの接続部
において、テーパー状に傾斜して接触する部を多く有す
るように構成される。
【００２６】この結果、はんだバンプの弾性力によりバ
ンプの先端部の高さの不均一さが補われ、また傾斜して
接触する多くの部分は、その部分のはんだによる実質上
の相互接続面積を広げることとなるので、接続面のはん
だペーストを吸い上げ吸収し、接合力が強化された半導
体集積回路パッケージを提供できる。
ンプの先端部の高さの不均一さが補われ、また傾斜して
接触する多くの部分は、その部分のはんだによる実質上
の相互接続面積を広げることとなるので、接続面のはん
だペーストを吸い上げ吸収し、接合力が強化された半導
体集積回路パッケージを提供できる。
【００２７】
【発明の実施の形態】以下、本発明による半導体集積回
路パッケージの一実施の形態について、図１ないし図５
を参照し詳細に説明する。なお、図６ないし図８に示し
た従来の半導体集積回路パッケージと同一構成には同一
符号を付して、詳細な説明は省略する。
路パッケージの一実施の形態について、図１ないし図５
を参照し詳細に説明する。なお、図６ないし図８に示し
た従来の半導体集積回路パッケージと同一構成には同一
符号を付して、詳細な説明は省略する。
【００２８】すなわち、図１はこの発明による第１の実
施の形態による半導体集積回路パッケージの要部を示し
たもので、窒化アルミニウムセラミックスからなる多層
の基板１の表面には図示しないＬＳＩチップ等が接続搭
載され、基板１裏面には接続リード２がアレイ状に多数
配置されて接続されている。
施の形態による半導体集積回路パッケージの要部を示し
たもので、窒化アルミニウムセラミックスからなる多層
の基板１の表面には図示しないＬＳＩチップ等が接続搭
載され、基板１裏面には接続リード２がアレイ状に多数
配置されて接続されている。
【００２９】接続リード２は、その横断面が略円形状の
はんだ金属からなり、全体は円柱状をなしている。ま
た、接続リード２はその基板１裏面に対し、その垂直方
向から例えば約１０度傾斜して取付けられ、各接続リー
ド２ともその傾斜方向は基板１の中心から図示のように
外側に向け傾斜し、基板１とマザーボード３との熱応力
を吸収するように形成されている。接続リード２の形状
は応力をより多く吸収するためラグビーボール状とする
ことも好ましい。
はんだ金属からなり、全体は円柱状をなしている。ま
た、接続リード２はその基板１裏面に対し、その垂直方
向から例えば約１０度傾斜して取付けられ、各接続リー
ド２ともその傾斜方向は基板１の中心から図示のように
外側に向け傾斜し、基板１とマザーボード３との熱応力
を吸収するように形成されている。接続リード２の形状
は応力をより多く吸収するためラグビーボール状とする
ことも好ましい。
【００３０】接続リード２の基板１への接続は、まず、
はんだペーストを基板１の裏面（底面）にスクリーン印
刷し、その上に接続リード２を図示しない治具に入れて
圧着し、その状態でベルト炉中に通して加熱接合を行
う。
はんだペーストを基板１の裏面（底面）にスクリーン印
刷し、その上に接続リード２を図示しない治具に入れて
圧着し、その状態でベルト炉中に通して加熱接合を行
う。
【００３１】このような半導体集積回路パッケージを図
２に示すように、例えばガラスエポキシ製のマザーボー
ド３に接続構成するには、マザーボード３の表面にはん
だペーストを塗布し、その上に接続リード２を圧着し、
同様にベルト炉中に通して加熱接合させる。
２に示すように、例えばガラスエポキシ製のマザーボー
ド３に接続構成するには、マザーボード３の表面にはん
だペーストを塗布し、その上に接続リード２を圧着し、
同様にベルト炉中に通して加熱接合させる。
【００３２】基板１をマザーボード３に接続した場合、
基板１及びマザーボード３は、図２に矢印で示すように
熱膨張あるいは熱収縮によりそれぞれ面方向に膨脹力及
び収縮力が発生する。図２で丸で囲んだ要部Ａを図３に
拡大して示したように、その熱膨脹力及び熱収縮力が接
続リード２の接続面に加わるトルク（応力）Ｘは、接続
リード２の長さ方向Ｘ１とその長さ方向に直交する方向
Ｘ２に分散される。
基板１及びマザーボード３は、図２に矢印で示すように
熱膨張あるいは熱収縮によりそれぞれ面方向に膨脹力及
び収縮力が発生する。図２で丸で囲んだ要部Ａを図３に
拡大して示したように、その熱膨脹力及び熱収縮力が接
続リード２の接続面に加わるトルク（応力）Ｘは、接続
リード２の長さ方向Ｘ１とその長さ方向に直交する方向
Ｘ２に分散される。
【００３３】つまり、接続リード２を傾斜させたことに
より、基板１及びマザーボード３との接続面に加わる剪
断力は分散され、弱められるので接続リード２の剥離、
破断は減少し信頼性が向上する。
より、基板１及びマザーボード３との接続面に加わる剪
断力は分散され、弱められるので接続リード２の剥離、
破断は減少し信頼性が向上する。
【００３４】このことは、基板１及びマザーボード３へ
の熱膨張あるいは熱収縮による応力だけではなく、その
他の機械的ストレス、例えば半導体集積回路パッケージ
を搭載したマザーボード３を電子機器内に組込みねじ止
めされる際、取付け位置誤差に基づく歪み力や、ねじ止
め押圧によるマザーボード３へ加わる応力が、接続リー
ド２の接合面に対する剪断力や剥離力となることがある
が、そのような応力に対しても同様に作用し、接続部の
剪断や剥離が防止される。
の熱膨張あるいは熱収縮による応力だけではなく、その
他の機械的ストレス、例えば半導体集積回路パッケージ
を搭載したマザーボード３を電子機器内に組込みねじ止
めされる際、取付け位置誤差に基づく歪み力や、ねじ止
め押圧によるマザーボード３へ加わる応力が、接続リー
ド２の接合面に対する剪断力や剥離力となることがある
が、そのような応力に対しても同様に作用し、接続部の
剪断や剥離が防止される。
【００３５】さらにまた、本発明の半導体集積回路パッ
ケージは、接続リード２を基板垂直面に対して傾斜させ
たので、接合強化樹脂をその傾斜方向に注入した場合、
合成樹脂はその傾斜に沿って円滑に流入できるので、注
入作業はスムーズになり、また均一に流入できるので、
接合部を的確に強化することができる。
ケージは、接続リード２を基板垂直面に対して傾斜させ
たので、接合強化樹脂をその傾斜方向に注入した場合、
合成樹脂はその傾斜に沿って円滑に流入できるので、注
入作業はスムーズになり、また均一に流入できるので、
接合部を的確に強化することができる。
【００３６】そこで、この実施の形態による半導体集積
回路パッケージの品質を検査するため、ガラスエポキシ
製のマザーボード３と接続したものに、温度サイクルを
加え、その結果を評価した。なお、マザーボード３の表
面接続には、はんだペーストを塗布し、その上に半導体
集積回路パッケージの接続リード２を圧着し、同様にベ
ルト炉中に通して接続させたものを使用した。
回路パッケージの品質を検査するため、ガラスエポキシ
製のマザーボード３と接続したものに、温度サイクルを
加え、その結果を評価した。なお、マザーボード３の表
面接続には、はんだペーストを塗布し、その上に半導体
集積回路パッケージの接続リード２を圧着し、同様にベ
ルト炉中に通して接続させたものを使用した。
【００３７】温度試験は、温度差約１８０℃（高温約１
２０℃、低温約−６０℃）の冷熱サイクル装置の中に入
れて行い、その５００サイクル経過後の結果を調べた。
その結果、この実施の形態による半導体集積回路パッケ
ージでは、接続リード２は、基板１及びマザーボード３
との間は充分に接続された状態となり、破断等の不具合
は全く見られなかった。
２０℃、低温約−６０℃）の冷熱サイクル装置の中に入
れて行い、その５００サイクル経過後の結果を調べた。
その結果、この実施の形態による半導体集積回路パッケ
ージでは、接続リード２は、基板１及びマザーボード３
との間は充分に接続された状態となり、破断等の不具合
は全く見られなかった。
【００３８】これに対し、全く同じ条件でマザーボード
３と接続した図６ないし図８に示した従来の半導体集積
回路パッケージを、上記と全く同じ条件で温度試験を行
った結果、接続リード２の接続不良、破損が見られた。
３と接続した図６ないし図８に示した従来の半導体集積
回路パッケージを、上記と全く同じ条件で温度試験を行
った結果、接続リード２の接続不良、破損が見られた。
【００３９】なお、図１に示した半導体集積回路パッケ
ージは接続リード２はその傾斜方向が基板１の中心に対
し図示のように外側へ傾斜するように構成したが、基板
１側から見て、接続リード２を基板１の中心から順次渦
巻状に配置しそれぞれ外側に向け傾斜させるように植立
させて構成しても良い。
ージは接続リード２はその傾斜方向が基板１の中心に対
し図示のように外側へ傾斜するように構成したが、基板
１側から見て、接続リード２を基板１の中心から順次渦
巻状に配置しそれぞれ外側に向け傾斜させるように植立
させて構成しても良い。
【００４０】接続リード２の傾き角度については、すべ
て同一でも良く、あるいは互いに相違していても良い。
いずれにしても、熱膨脹収縮の差により、接続リード２
に付加される応力を最も効率良く吸収できる形に接続さ
れることが望ましい。
て同一でも良く、あるいは互いに相違していても良い。
いずれにしても、熱膨脹収縮の差により、接続リード２
に付加される応力を最も効率良く吸収できる形に接続さ
れることが望ましい。
【００４１】また、基板１とマザーボード３との熱膨張
差によっては、逆に基板１の周辺部から内部へ向かうよ
うな逆の傾きで接続しても良く、また、外部から内部へ
と内部から外部への傾きで接続されたり接続リード２が
混在していても構わない。さらに、接続リード２が、中
心から外部に向かって、あるいは外部から中心に向かっ
て渦巻状に傾いて配列している構造をとることもでき
る。
差によっては、逆に基板１の周辺部から内部へ向かうよ
うな逆の傾きで接続しても良く、また、外部から内部へ
と内部から外部への傾きで接続されたり接続リード２が
混在していても構わない。さらに、接続リード２が、中
心から外部に向かって、あるいは外部から中心に向かっ
て渦巻状に傾いて配列している構造をとることもでき
る。
【００４２】以上のように、この発明による半導体集積
回路パッケージによれば、表面実装において、熱膨張及
び熱収縮等による応力の接続リード接続面における破壊
を防ぎ、信頼性を向上させることができる。
回路パッケージによれば、表面実装において、熱膨張及
び熱収縮等による応力の接続リード接続面における破壊
を防ぎ、信頼性を向上させることができる。
【００４３】図４は第２の発明の実施の形態による半導
体集積回路パッケージの要部を示す側面図である。すな
わち、図４はＢＧＡパッケージの構成例を部分的に示し
たもので、基板１はスルーホールを形成した窒化アルミ
ニウム製セラミックスのグリーンシートからなり、前記
スルーホールへのメタライズ充填を行なった後、この所
定領域に表面印刷によりタングステン・メタライズペー
ストによる円形のパッド１１を形成し、積層圧着し還元
雰囲気中で焼結して製造した。なお、パッド２の表面に
は、Ｎｉ／Ａｕメッキの処理を施し、はんだ付け特性の
向上を図った。
体集積回路パッケージの要部を示す側面図である。すな
わち、図４はＢＧＡパッケージの構成例を部分的に示し
たもので、基板１はスルーホールを形成した窒化アルミ
ニウム製セラミックスのグリーンシートからなり、前記
スルーホールへのメタライズ充填を行なった後、この所
定領域に表面印刷によりタングステン・メタライズペー
ストによる円形のパッド１１を形成し、積層圧着し還元
雰囲気中で焼結して製造した。なお、パッド２の表面に
は、Ｎｉ／Ａｕメッキの処理を施し、はんだ付け特性の
向上を図った。
【００４４】接続リード２は、テトラポット状に非球形
状化したはんだバンプで構成した。テトラポット状の接
続リード２は、およそＳｎ５％−Ｐｂ９５％、径が約
０．５ｍｍφの高融点はんだボールをテトラポット状の
かな型に入れ、圧力をかけることによって形成した。
状化したはんだバンプで構成した。テトラポット状の接
続リード２は、およそＳｎ５％−Ｐｂ９５％、径が約
０．５ｍｍφの高融点はんだボールをテトラポット状の
かな型に入れ、圧力をかけることによって形成した。
【００４５】次に、Ｓｎ６０％−Ｐｂ４０％からなるは
んだペースト４をパッド１１上に印刷し、接続リード２
をその上に乗せ、はんだペースト４が溶融する温度で熱
処理してことによって半導体集積回路パッケージを製造
した。なお、はんだ材料については、はんだボールであ
る接続リード２と、はんだペースト４との間に溶融温度
差を持つものの組合わせであれば良い。
んだペースト４をパッド１１上に印刷し、接続リード２
をその上に乗せ、はんだペースト４が溶融する温度で熱
処理してことによって半導体集積回路パッケージを製造
した。なお、はんだ材料については、はんだボールであ
る接続リード２と、はんだペースト４との間に溶融温度
差を持つものの組合わせであれば良い。
【００４６】次に、上記構成の半導体集積回路パッケー
ジを図示しないガラスエポキシ系のマザーボードへ実装
する。実装方法は、同様にマザーボードの主面の所定領
域にはんだペーストを印刷し、上記構成の半導体集積回
路パッケージをマザーボードのはんだペースト上に載
せ、はんだの溶融温度でリフローし実装した。
ジを図示しないガラスエポキシ系のマザーボードへ実装
する。実装方法は、同様にマザーボードの主面の所定領
域にはんだペーストを印刷し、上記構成の半導体集積回
路パッケージをマザーボードのはんだペースト上に載
せ、はんだの溶融温度でリフローし実装した。
【００４７】以上のようにして、マザーボードに接続さ
れた半導体集積回路パッケージの信頼性試験を実施し
た。試験は、冷熱サイクル試験で、およそ温度差１８０
℃（高温約１２０℃，低温約−６０℃）の、一定のサイ
クル経過後における接続状態の良否を判定した。良否判
定には電気抵抗を採用し、通常時の２倍の電気抵抗に到
達した場合に不良と判定した。電気抵抗はマザーボード
から接続リード２およびアルミナ・セラミックからなる
基板１を介して接続抵抗を測定できるように回路を形成
した。
れた半導体集積回路パッケージの信頼性試験を実施し
た。試験は、冷熱サイクル試験で、およそ温度差１８０
℃（高温約１２０℃，低温約−６０℃）の、一定のサイ
クル経過後における接続状態の良否を判定した。良否判
定には電気抵抗を採用し、通常時の２倍の電気抵抗に到
達した場合に不良と判定した。電気抵抗はマザーボード
から接続リード２およびアルミナ・セラミックからなる
基板１を介して接続抵抗を測定できるように回路を形成
した。
【００４８】以上方法により信頼性試験を実施した結
果、６００サイクル経過後においても不良の発生は見ら
れず、その後も引き続き評価中である。また、同じく６
００サイクル後に断面研磨しクラックの有無を観察した
が、クラックの存在も全く見られなかった。
果、６００サイクル経過後においても不良の発生は見ら
れず、その後も引き続き評価中である。また、同じく６
００サイクル後に断面研磨しクラックの有無を観察した
が、クラックの存在も全く見られなかった。
【００４９】これに対し、従来の半導体集積回路パッケ
ージを、径が約０．７ｍｍφの高融点はんだボールから
なる接続リード２を窒化アルミニウム・セラミック基板
１に接続して構成し、この実施の形態と同様に、ガラス
エポキシ系のマザーボードに実装し、同じ条件による信
頼性試験を実施した結果、３００サイクル経過した時点
で接続状態に不良が発生し、はんだ内にもクラックが発
生した。
ージを、径が約０．７ｍｍφの高融点はんだボールから
なる接続リード２を窒化アルミニウム・セラミック基板
１に接続して構成し、この実施の形態と同様に、ガラス
エポキシ系のマザーボードに実装し、同じ条件による信
頼性試験を実施した結果、３００サイクル経過した時点
で接続状態に不良が発生し、はんだ内にもクラックが発
生した。
【００５０】なお、この実施の形態では、半導体集積回
路パッケージの基板１に窒化アルミニウム・セラミック
を用いたが、アルミナ、ＳｉＣあるいはガラスセラミッ
クスを採用しても、同様の効果が得られる。
路パッケージの基板１に窒化アルミニウム・セラミック
を用いたが、アルミナ、ＳｉＣあるいはガラスセラミッ
クスを採用しても、同様の効果が得られる。
【００５１】図５は他の実施の形態による半導体集積回
路パッケージの構成の要部断面を示したものである。
路パッケージの構成の要部断面を示したものである。
【００５２】この実施の形態ではグリーンシートの主材
としてアルミナ製セラミックスを採用した。また、高融
点はんだを第２の実施の形態ではテトラポット状とした
が、この実施の形態では図示のとおり、アルファベット
文字のＣ状の型に構成したが、ボール径及び材質は前記
の実施形態であるテトラポット状の接続リード２と同一
とした。
としてアルミナ製セラミックスを採用した。また、高融
点はんだを第２の実施の形態ではテトラポット状とした
が、この実施の形態では図示のとおり、アルファベット
文字のＣ状の型に構成したが、ボール径及び材質は前記
の実施形態であるテトラポット状の接続リード２と同一
とした。
【００５３】その他は、全く第２の実施の形態と同様に
構成し、信頼性に関する従来との比較験を行った結果、
ここでも全く同様な効果を得ることができた。
構成し、信頼性に関する従来との比較験を行った結果、
ここでも全く同様な効果を得ることができた。
【００５４】特に、発明者は、接続リード２の接続部に
おける良否は、基板１あるいはマザーボード３にあらか
じめ印刷されたはんだペーストの量に依存し、はんだ量
が多いほど接続部の品質低下を招くことを見出してい
る。接続リード２の形状を表面に凹部を有する非球形状
とし、弾性を持たせると同時にはんだペーストが非球形
により形成されたテーパー部あるいは溝部に吸い上げ吸
収されることにより、接合部近傍でのはんだのフィレッ
ト（ｆｉｌｌｅｔ）形状のばらつきが軽減され、信頼性
が向上したものと考える。
おける良否は、基板１あるいはマザーボード３にあらか
じめ印刷されたはんだペーストの量に依存し、はんだ量
が多いほど接続部の品質低下を招くことを見出してい
る。接続リード２の形状を表面に凹部を有する非球形状
とし、弾性を持たせると同時にはんだペーストが非球形
により形成されたテーパー部あるいは溝部に吸い上げ吸
収されることにより、接合部近傍でのはんだのフィレッ
ト（ｆｉｌｌｅｔ）形状のばらつきが軽減され、信頼性
が向上したものと考える。
【００５５】接続リード２におけるはんだペーストの吸
い上げ吸収作用は、その形状がテトラポット状やアルフ
ァベット文字のＣ型状に限らず、例えば、同じくアルフ
ァベット文字のＳ、Ｊ、Ｌ、Ｏ、Ｕ、Ｖ、Ｙ、Ｚおよび
Ｘ等の形状とすることによって、弾性による接続リード
２の先端部の高さの不均一補償とともに、良好な半導体
集積回路パッケージの機能を確保することができた。
い上げ吸収作用は、その形状がテトラポット状やアルフ
ァベット文字のＣ型状に限らず、例えば、同じくアルフ
ァベット文字のＳ、Ｊ、Ｌ、Ｏ、Ｕ、Ｖ、Ｙ、Ｚおよび
Ｘ等の形状とすることによって、弾性による接続リード
２の先端部の高さの不均一補償とともに、良好な半導体
集積回路パッケージの機能を確保することができた。
【００５６】なお、この実施の形態においても、基板１
であるグリーンシートの主材にアルミナを用いたが、窒
化アルミニウム、ＳｉＣあるいはガラスセラミックスを
採用しても良い。
であるグリーンシートの主材にアルミナを用いたが、窒
化アルミニウム、ＳｉＣあるいはガラスセラミックスを
採用しても良い。
【００５７】また、接続リード２に高融点はんだを採用
したが、はんだ以外の金属、例えば、Ｆｅ、Ｃｕ、Ｃｕ
合金、Ｆｅ−Ｎｉ合金、Ｆｅ−Ｎｉ−Ｃｏ合金、Ｎｉ、
Ｎｉ合金等を使用しても良く、またそれらの金属に鍍金
を施して使用することもできる。
したが、はんだ以外の金属、例えば、Ｆｅ、Ｃｕ、Ｃｕ
合金、Ｆｅ−Ｎｉ合金、Ｆｅ−Ｎｉ−Ｃｏ合金、Ｎｉ、
Ｎｉ合金等を使用しても良く、またそれらの金属に鍍金
を施して使用することもできる。
【００５８】以上のように、本発明によるる半導体集積
回路パッケージは、接続リード２をテトラポット状等の
非球形状に構成した結果、温度変化にともない基板１等
に反りを生じたり、接続リード２の接続部に亀裂が発生
したり、接合強度の低下や電気的接続不良をもたらすの
を回避することができた。
回路パッケージは、接続リード２をテトラポット状等の
非球形状に構成した結果、温度変化にともない基板１等
に反りを生じたり、接続リード２の接続部に亀裂が発生
したり、接合強度の低下や電気的接続不良をもたらすの
を回避することができた。
【００５９】
【発明の効果】以上のように、第１の発明による半導体
集積回路パッケージは、接続リードを基板に垂直方向か
ら傾斜させて設けたので、マザーボード等熱膨張率の異
なる他の基板と接続したときの歪みの影響を軽減し、信
頼性を著しく向上せしめるものである。
集積回路パッケージは、接続リードを基板に垂直方向か
ら傾斜させて設けたので、マザーボード等熱膨張率の異
なる他の基板と接続したときの歪みの影響を軽減し、信
頼性を著しく向上せしめるものである。
【００６０】また、第２の発明による半導体集積回路パ
ッケージは、接続リードの形状を非球形状とした結果、
弾性に富み、また接続面におけるはんだペーストを吸収
し、マザーボード等との熱膨張差による応力を吸収し、
いわゆるボール高さの不均一と接着不良を補い信頼性を
高めるものであり、実用に際し得られる効果大である。
ッケージは、接続リードの形状を非球形状とした結果、
弾性に富み、また接続面におけるはんだペーストを吸収
し、マザーボード等との熱膨張差による応力を吸収し、
いわゆるボール高さの不均一と接着不良を補い信頼性を
高めるものであり、実用に際し得られる効果大である。
【図１】本発明の第１の実施の形態による半導体集積回
路パッケージを示す一部側面図である。
路パッケージを示す一部側面図である。
【図２】図１にかかる半導体集積回路パッケージをマザ
ーボードに接続した状態を示す側面図である。
ーボードに接続した状態を示す側面図である。
【図３】図２の要部拡大図である。
【図４】本発明の他の実施の形態による半導体集積回路
パッケージを示す要部断面図である。
パッケージを示す要部断面図である。
【図５】本発明の他の実施の形態による半導体集積回路
パッケージを示す要部断面図である。
パッケージを示す要部断面図である。
【図６】従来の半導体集積回路パッケージを示す一部側
面図である。
面図である。
【図７】図６にかかる半導体集積回路パッケージをマザ
ーボードに接続した状態を示す側面図である。
ーボードに接続した状態を示す側面図である。
【図８】図７の要部拡大図である。
１ 基板 ２ 接続リード ３ マザーボード ４ はんだペースト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 門馬 旬 神奈川県横浜市鶴見区末広町２丁目４番地 株式会社東芝京浜事業所内 (72)発明者 中山 憲隆 神奈川県横浜市鶴見区末広町２丁目４番地 株式会社東芝京浜事業所内
Claims (6)
- 【請求項１】 基板の一方の面に半導体素子を搭載し、
前記基板の他方の面には接続リードをアレイ状に配置し
かつ突出して設けてなる半導体集積回路パッケージにお
いて、前記接続リードはその突出方向を前記基板の面に
対し垂直方向より傾斜させて設けたことを特徴とする半
導体集積回路パッケージ。 - 【請求項２】 前記基板はセラミックスにより多層化さ
れて形成されるとともに、前記接続リードは横断面を略
円形状とする柱状体で構成されたことを特徴とする請求
項１記載の半導体集積回路パッケージ。 - 【請求項３】 基板の一方の面に半導体素子を搭載し、
前記基板の他方の面には接続リードをアレイ状に配置し
かつ突出して設けてなる半導体集積回路パッケージにお
いて、前記接続リードは表面に凹部を有する非球形状の
はんだバンプで構成したことを特徴とする半導体集積回
路パッケージ。 - 【請求項４】 前記はんだバンプの形状をテトラポット
状としたことを特徴とする請求項３記載の半導体集積回
路パッケージ。 - 【請求項５】 前記はんだバンプの形状をＣ状としたこ
とを特徴とする請求項３記載の半導体集積回路パッケー
ジ。 - 【請求項６】 前記はんだバンプの形状をＳ，Ｊ，Ｌ，
Ｏ，Ｕ，Ｖ，Ｙ，Ｚ，Ｘの文字のうちのいずれかの文字
形状としたことを特徴とする請求項３記載の半導体集積
回路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3511596A JPH09232374A (ja) | 1996-02-22 | 1996-02-22 | 半導体集積回路パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3511596A JPH09232374A (ja) | 1996-02-22 | 1996-02-22 | 半導体集積回路パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232374A true JPH09232374A (ja) | 1997-09-05 |
Family
ID=12432938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3511596A Pending JPH09232374A (ja) | 1996-02-22 | 1996-02-22 | 半導体集積回路パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09232374A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006093406A (ja) * | 2004-09-24 | 2006-04-06 | Fujikura Ltd | 電子部品及び電子装置 |
-
1996
- 1996-02-22 JP JP3511596A patent/JPH09232374A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006093406A (ja) * | 2004-09-24 | 2006-04-06 | Fujikura Ltd | 電子部品及び電子装置 |
| JP4628731B2 (ja) * | 2004-09-24 | 2011-02-09 | 株式会社フジクラ | 電子部品及び電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0161365B1 (ko) | 전자 부품 및 전자 부품 접속 구조체 | |
| US4724472A (en) | Semiconductor device | |
| US8653655B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100531393B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2842361B2 (ja) | 半導体装置 | |
| US6448646B1 (en) | Semiconductor device-mounting construction and inspection method therefor | |
| JP3294740B2 (ja) | 半導体装置 | |
| US7750466B2 (en) | Microelectronic assembly having second level interconnects including solder joints reinforced with crack arrester elements and method of forming same | |
| JP2005512335A (ja) | ボールグリッドアレイパッケージ | |
| US6441493B1 (en) | Circuit board having interconnection ball lands and ball grid array (BGA) package using the circuit board | |
| KR100227078B1 (ko) | 반도체장치의 검사방법과 검사용 도전성 접착제 | |
| KR20050030126A (ko) | 반도체 집적 회로 장치 및 전자 기기 | |
| US6757968B2 (en) | Chip scale packaging on CTE matched printed wiring boards | |
| JPH09232374A (ja) | 半導体集積回路パッケージ | |
| KR101104352B1 (ko) | Ｂｇａ 패키지 테스트용 인터포저 ｐｃｂ 고정방법 | |
| JPH0888297A (ja) | 電子部品および電子部品接続構造体 | |
| US6492715B1 (en) | Integrated semiconductor package | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| KR100215687B1 (ko) | 반도체용 패키지 | |
| JP2004047758A (ja) | 半導体装置 | |
| JPH09270477A (ja) | セラミック基板 | |
| JPH08191128A (ja) | 電子装置 | |
| JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
| JPH0536275Y2 (ja) | ||
| JPH11233682A (ja) | 半導体装置の外部接続端子 |