JPH0992679A - ボンディングシートおよびそれを用いたボンディング方法 - Google Patents
ボンディングシートおよびそれを用いたボンディング方法Info
- Publication number
- JPH0992679A JPH0992679A JP7247269A JP24726995A JPH0992679A JP H0992679 A JPH0992679 A JP H0992679A JP 7247269 A JP7247269 A JP 7247269A JP 24726995 A JP24726995 A JP 24726995A JP H0992679 A JPH0992679 A JP H0992679A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- electrode
- semiconductor element
- sheet
- bonding sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】本発明は、高密度実装に対応することができ、
しかも実装する素子のリワークが可能なボンディングシ
ートおよびそれを用いたボンディング方法を提供するこ
とを目的とする。 【解決手段】半導体素子の電極と前記半導体素子を実装
する基板上の導電部との間に介在させて前記電極と前記
導電部とを電気的に接続するボンディングシートであっ
て、ベースフィルムおよび前記ベースフィルムの両面に
設けられた接着剤層からなり、前記電極のパターンに対
応した位置に貫通孔を有するシート本体と、２つの接着
剤層の表面から突出するように前記貫通孔に内挿された
熱可塑性の導電性接着剤からなる２つの端部を有する端
子部材とを具備することを特徴としている。
しかも実装する素子のリワークが可能なボンディングシ
ートおよびそれを用いたボンディング方法を提供するこ
とを目的とする。 【解決手段】半導体素子の電極と前記半導体素子を実装
する基板上の導電部との間に介在させて前記電極と前記
導電部とを電気的に接続するボンディングシートであっ
て、ベースフィルムおよび前記ベースフィルムの両面に
設けられた接着剤層からなり、前記電極のパターンに対
応した位置に貫通孔を有するシート本体と、２つの接着
剤層の表面から突出するように前記貫通孔に内挿された
熱可塑性の導電性接着剤からなる２つの端部を有する端
子部材とを具備することを特徴としている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子と回路
基板との電気的接続の際に使用されるボンディングシー
トおよびそれを用いたボンディング方法に関する。
基板との電気的接続の際に使用されるボンディングシー
トおよびそれを用いたボンディング方法に関する。
【０００２】
【従来の技術】近年、ＬＳＩ等の半導体素子を高密度で
プリント配線板等の回路基板上に実装する方法として、
ベアチップを直接回路基板上に実装するベアチップ実装
法が開発され、その研究が進められている。ベアチップ
実装法の中で、フリップチップボンディング方法は、電
気的な接続長が最も短く、実装面積を最小にすることが
できるので、高密度実装の実現に最も有効な方法であ
る。
プリント配線板等の回路基板上に実装する方法として、
ベアチップを直接回路基板上に実装するベアチップ実装
法が開発され、その研究が進められている。ベアチップ
実装法の中で、フリップチップボンディング方法は、電
気的な接続長が最も短く、実装面積を最小にすることが
できるので、高密度実装の実現に最も有効な方法であ
る。
【０００３】このフリップチップボンディング方法は、
図３（Ａ）に示すように、ベアチップ１の電極上にバリ
アメタル２を介して半田バンプ３を形成し、回路基板４
の導電部５上に共晶半田の予備半田層６を形成し、図３
（Ｂ）に示すように、予備半田層６と半田バンプ３とを
当接させるようにベアチップ１を搭載し、リフロー加熱
処理を施すことにより、回路基板４の導電部５上にベア
チップ１を実装する方法である。
図３（Ａ）に示すように、ベアチップ１の電極上にバリ
アメタル２を介して半田バンプ３を形成し、回路基板４
の導電部５上に共晶半田の予備半田層６を形成し、図３
（Ｂ）に示すように、予備半田層６と半田バンプ３とを
当接させるようにベアチップ１を搭載し、リフロー加熱
処理を施すことにより、回路基板４の導電部５上にベア
チップ１を実装する方法である。
【０００４】また、他のベアチップ実装法としては、ス
タッドバンプ方式の実装法が挙げられる。この実装法
は、図４に示すように、ベアチップ１のＡｌ電極６上に
ワイヤボンディング法を応用して金スタッドバンプ７を
設け、この金スタッドバンプ７と回路基板４上の導電部
５とを導電性接着剤８により電気的に接続し、ベアチッ
プ１と回路基板４との間に熱硬化性樹脂９を充填する方
法である。図４に示す構造においては、熱硬化性樹脂９
がベアチップ１と回路基板４との間の熱膨張係数の違い
により発生する応力を緩和し、接続信頼性を向上させて
いる。
タッドバンプ方式の実装法が挙げられる。この実装法
は、図４に示すように、ベアチップ１のＡｌ電極６上に
ワイヤボンディング法を応用して金スタッドバンプ７を
設け、この金スタッドバンプ７と回路基板４上の導電部
５とを導電性接着剤８により電気的に接続し、ベアチッ
プ１と回路基板４との間に熱硬化性樹脂９を充填する方
法である。図４に示す構造においては、熱硬化性樹脂９
がベアチップ１と回路基板４との間の熱膨張係数の違い
により発生する応力を緩和し、接続信頼性を向上させて
いる。
【０００５】また、その他の実装法としては、ベアチッ
プの電極と回路基板の導電部との間を金属部材を介して
接続し、接続部分以外のベアチップと回路基板との間に
熱硬化性接着剤を充填して両者を接着する方法が特開平
４−２６９４７５号公報に開示されている。この方法に
おいては、熱硬化性接着剤の硬化の際の収縮力によりベ
アチップと回路基板とが電気的に接続される。
プの電極と回路基板の導電部との間を金属部材を介して
接続し、接続部分以外のベアチップと回路基板との間に
熱硬化性接着剤を充填して両者を接着する方法が特開平
４−２６９４７５号公報に開示されている。この方法に
おいては、熱硬化性接着剤の硬化の際の収縮力によりベ
アチップと回路基板とが電気的に接続される。
【０００６】
【発明が解決しようとする課題】しかしながら、フィリ
ップチップボンディング方法においては、ベアチップの
電極上に半田バンプを形成する必要がある。半田バンプ
の形成工程においては、蒸着等の真空プロセスや、半田
メッキプロセス、フォトリソグラフィープロセス等のプ
ロセスを経るので、工程数が多くプロセスコストが非常
に高い。また、前記半田メッキプロセスにおいては、電
極上に析出した半田が茸状に広がるため、電極間隔が狭
いと析出させた半田が接触して短絡してしまう恐れがあ
る。
ップチップボンディング方法においては、ベアチップの
電極上に半田バンプを形成する必要がある。半田バンプ
の形成工程においては、蒸着等の真空プロセスや、半田
メッキプロセス、フォトリソグラフィープロセス等のプ
ロセスを経るので、工程数が多くプロセスコストが非常
に高い。また、前記半田メッキプロセスにおいては、電
極上に析出した半田が茸状に広がるため、電極間隔が狭
いと析出させた半田が接触して短絡してしまう恐れがあ
る。
【０００７】一方、スタッドバンプ方式の実装法におい
ては、ベアチップの能動エリアの電極上には、能動エリ
アの破壊を防止するために、スタッドバンプを形成する
ことができない。また、スタッドバンプの形成ピッチ
は、ワイヤボンディングに使用するキャピラリーのサイ
ズに規制されてしまい、キャピラリーのサイズより狭く
することはできず、高密度実装に対応することが困難で
ある。
ては、ベアチップの能動エリアの電極上には、能動エリ
アの破壊を防止するために、スタッドバンプを形成する
ことができない。また、スタッドバンプの形成ピッチ
は、ワイヤボンディングに使用するキャピラリーのサイ
ズに規制されてしまい、キャピラリーのサイズより狭く
することはできず、高密度実装に対応することが困難で
ある。
【０００８】また、熱硬化性接着剤の硬化収縮力により
電極と導電部との間の電気的接続を行う方法において
は、熱硬化性接着剤を硬化させる時間が長く、量産には
不適当である。また、熱硬化性接着剤を用いているの
で、１度接合したベアチップのリワークが困難である。
電極と導電部との間の電気的接続を行う方法において
は、熱硬化性接着剤を硬化させる時間が長く、量産には
不適当である。また、熱硬化性接着剤を用いているの
で、１度接合したベアチップのリワークが困難である。
【０００９】本発明はかかる点に鑑みてなされたもので
あり、高密度実装に対応することができ、しかも実装す
る素子のリワークが可能なボンディングシートおよびそ
れを用いたボンディング方法を提供することを目的とす
る。
あり、高密度実装に対応することができ、しかも実装す
る素子のリワークが可能なボンディングシートおよびそ
れを用いたボンディング方法を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】本発明は、半導体素子の
電極と前記半導体素子を実装する基板上の導電部との間
に介在させて前記電極と前記導電部とを電気的に接続す
るボンディングシートであって、ベースフィルムおよび
前記ベースフィルムの両面に設けられた接着剤層からな
り、前記電極のパターンに対応した位置に貫通孔を有す
るシート本体と、２つの接着剤層の表面から突出するよ
うに前記貫通孔に内挿された熱可塑性の導電性接着剤か
らなる２つの端部を有する端子部材とを具備することを
特徴とするボンディングシートを提供する。
電極と前記半導体素子を実装する基板上の導電部との間
に介在させて前記電極と前記導電部とを電気的に接続す
るボンディングシートであって、ベースフィルムおよび
前記ベースフィルムの両面に設けられた接着剤層からな
り、前記電極のパターンに対応した位置に貫通孔を有す
るシート本体と、２つの接着剤層の表面から突出するよ
うに前記貫通孔に内挿された熱可塑性の導電性接着剤か
らなる２つの端部を有する端子部材とを具備することを
特徴とするボンディングシートを提供する。
【００１１】また、本発明は、上記ボンディングシート
における端子部材の一方の端部に半導体素子の電極を接
触させ、端子部材の他方の端部に基板上の導電部を接触
させるようにして、前記半導体素子と前記基板との間に
前記ボンディングシートを介在させて前記電極と前記導
電部とを電気的に接続することを特徴とするボンディン
グ方法を提供する。
における端子部材の一方の端部に半導体素子の電極を接
触させ、端子部材の他方の端部に基板上の導電部を接触
させるようにして、前記半導体素子と前記基板との間に
前記ボンディングシートを介在させて前記電極と前記導
電部とを電気的に接続することを特徴とするボンディン
グ方法を提供する。
【００１２】本発明のボンディングシートにおいて、半
導体素子としては、ＬＳＩ等の集積回路が形成された半
導体チップ（ベアチップ）、エリアパッドアレイタイプ
の半導体チップ等を挙げることができる。
導体素子としては、ＬＳＩ等の集積回路が形成された半
導体チップ（ベアチップ）、エリアパッドアレイタイプ
の半導体チップ等を挙げることができる。
【００１３】ベースフィルムとしては、寸法安定性を確
保するために、少なくともリフロー加熱処理温度におい
て寸法変化を起こさない程度の耐熱性を有することが好
ましく、このようなものとして、ポリイミドフィルム、
ポリエーテルイミドフィルム等を挙げることができる。
なお、このベースフィルムの厚さは、ハンドリング性や
スタッドバンプ部の導体抵抗等を考慮して、２５〜５０
μｍであることが好ましい。
保するために、少なくともリフロー加熱処理温度におい
て寸法変化を起こさない程度の耐熱性を有することが好
ましく、このようなものとして、ポリイミドフィルム、
ポリエーテルイミドフィルム等を挙げることができる。
なお、このベースフィルムの厚さは、ハンドリング性や
スタッドバンプ部の導体抵抗等を考慮して、２５〜５０
μｍであることが好ましい。
【００１４】ベースフィルムの両面に設けられた接着剤
層を構成する材料は、Ｓｉチップとの線膨張係数の違い
によるストレスを緩和する特性を有していることが好ま
しく、高分子重合体の熱可塑性接着剤を用いることがで
きる。なお、各接着剤層の厚さは、接着強度等を考慮し
て、５０〜１２５μｍであることが好ましい。
層を構成する材料は、Ｓｉチップとの線膨張係数の違い
によるストレスを緩和する特性を有していることが好ま
しく、高分子重合体の熱可塑性接着剤を用いることがで
きる。なお、各接着剤層の厚さは、接着強度等を考慮し
て、５０〜１２５μｍであることが好ましい。
【００１５】シート本体に形成された貫通孔に内挿され
た端子部材を構成する材料としては、熱可塑性および導
電性を有する材料、例えば金属フィラーを導電材料とし
て含有する熱可塑性導電性ペースト等を挙げることがで
きる。この材料には、導電性等の特性に影響を与えない
範囲で、充填材やカップリング材等の添加材を添加して
もよい。
た端子部材を構成する材料としては、熱可塑性および導
電性を有する材料、例えば金属フィラーを導電材料とし
て含有する熱可塑性導電性ペースト等を挙げることがで
きる。この材料には、導電性等の特性に影響を与えない
範囲で、充填材やカップリング材等の添加材を添加して
もよい。
【００１６】この端子部材がシート本体表面から突出さ
せる厚さは、１５〜３５μｍであることが好ましい。こ
れは、シート本体表面から突出させる厚さが１５μｍ未
満であると接触抵抗が不安定となり、３５μｍを超える
と隣接するパッド間が短絡する恐れがあるからである。
せる厚さは、１５〜３５μｍであることが好ましい。こ
れは、シート本体表面から突出させる厚さが１５μｍ未
満であると接触抵抗が不安定となり、３５μｍを超える
と隣接するパッド間が短絡する恐れがあるからである。
【００１７】本発明のボンディング方法において、ボン
ディングシートの端子部材の一方の端部に半導体素子の
電極を接触させ、端子部材の他方の端部に基板上の導電
部を接触させる際に加圧することが好ましい。このとき
の圧力は、１電極当たり２０ｇ以上であることが好まし
い。これは、加圧力が２０ｇ未満であると接着不充分と
なるからである。
ディングシートの端子部材の一方の端部に半導体素子の
電極を接触させ、端子部材の他方の端部に基板上の導電
部を接触させる際に加圧することが好ましい。このとき
の圧力は、１電極当たり２０ｇ以上であることが好まし
い。これは、加圧力が２０ｇ未満であると接着不充分と
なるからである。
【００１８】また、半導体素子の電極と基板上の導電部
とを本発明のボンディングシートを介して接触させた状
態で施す加熱処理の条件は、安定した接着を行うために
１６０〜２５０℃で１〜１０分であることが好ましい。
とを本発明のボンディングシートを介して接触させた状
態で施す加熱処理の条件は、安定した接着を行うために
１６０〜２５０℃で１〜１０分であることが好ましい。
【００１９】なお、本発明のボンディング方法において
は、ボンディングシートの端子部材の一方の端部に半導
体素子の電極を接触させ、端子部材の他方の端部に基板
上の導電部を接触させて加圧しながら一度に加熱処理を
施して両者を一度に電気的に接続してもよく、まずボン
ディングシートと半導体素子または回路基板のいずれか
一方とを加圧しながら加熱処理を施して電気的に接続し
た後に、ボンディングシートと他方とを加圧しながら加
熱処理を施して電気的に接続してもよい。
は、ボンディングシートの端子部材の一方の端部に半導
体素子の電極を接触させ、端子部材の他方の端部に基板
上の導電部を接触させて加圧しながら一度に加熱処理を
施して両者を一度に電気的に接続してもよく、まずボン
ディングシートと半導体素子または回路基板のいずれか
一方とを加圧しながら加熱処理を施して電気的に接続し
た後に、ボンディングシートと他方とを加圧しながら加
熱処理を施して電気的に接続してもよい。
【００２０】本発明のボンディングシートは、例えば、
以下の工程により作製することができる。まず、銅箔等
の金属箔上に接着剤層を印刷法等の方法により形成し、
この接着剤層を有する金属箔をベースフィルムの両面
に、ベースフィルムと接着剤層が接触するようにして接
着する。このようにして、金属箔が両面に露出したシー
ト状体を得る。この場合の接着条件は、接着剤層を構成
する接着剤の種類により適宜選択する。
以下の工程により作製することができる。まず、銅箔等
の金属箔上に接着剤層を印刷法等の方法により形成し、
この接着剤層を有する金属箔をベースフィルムの両面
に、ベースフィルムと接着剤層が接触するようにして接
着する。このようにして、金属箔が両面に露出したシー
ト状体を得る。この場合の接着条件は、接着剤層を構成
する接着剤の種類により適宜選択する。
【００２１】次いで、シート状体の金属箔上にレジスト
層を形成し、フォトリソグラフィーおよびエッチングに
より、被実装体である半導体素子の電極パターンに対応
した孔パターン（開口部）を金属箔に形成する。
層を形成し、フォトリソグラフィーおよびエッチングに
より、被実装体である半導体素子の電極パターンに対応
した孔パターン（開口部）を金属箔に形成する。
【００２２】次いで、孔パターンに沿って接着剤層およ
びベースフィルムをエキシマレーザ、炭酸ガスレーザに
より貫通孔を形成する。この場合のレーザの照射条件
は、接着剤層を構成する接着剤やベースフィルムの種類
により適宜選択する。
びベースフィルムをエキシマレーザ、炭酸ガスレーザに
より貫通孔を形成する。この場合のレーザの照射条件
は、接着剤層を構成する接着剤やベースフィルムの種類
により適宜選択する。
【００２３】次いで、シート状体に形成された孔内に、
熱可塑性の導電性接着剤を充填し、乾燥した後、金属箔
表面を研磨して金属箔表面を平滑にする。最後に、シー
ト状体の金属箔をエッチングにより除去して金属箔の厚
さ分の端子部材を接着剤層表面から突出させてボンディ
ングシートを作製する。なお、端子部材を突出させる厚
さは、金属箔の厚さに対応しているので、金属箔の厚さ
を選択することにより調整することができる。
熱可塑性の導電性接着剤を充填し、乾燥した後、金属箔
表面を研磨して金属箔表面を平滑にする。最後に、シー
ト状体の金属箔をエッチングにより除去して金属箔の厚
さ分の端子部材を接着剤層表面から突出させてボンディ
ングシートを作製する。なお、端子部材を突出させる厚
さは、金属箔の厚さに対応しているので、金属箔の厚さ
を選択することにより調整することができる。
【００２４】
【発明の実施の形態】本発明のボンディングシートは、
ベースフィルムとその両面に設けられた接着剤層からな
り、電極のパターンに対応した位置に貫通孔を有するシ
ート本体と、２つの接着剤層の表面から突出するように
貫通孔に内挿された熱可塑性の導電性接着剤からなる２
つの端部を有する端子部材とを具備することを特徴とし
ている。
ベースフィルムとその両面に設けられた接着剤層からな
り、電極のパターンに対応した位置に貫通孔を有するシ
ート本体と、２つの接着剤層の表面から突出するように
貫通孔に内挿された熱可塑性の導電性接着剤からなる２
つの端部を有する端子部材とを具備することを特徴とし
ている。
【００２５】上記構成を有するボンディングシートは、
半導体素子の電極上に半田バンプを形成する必要がない
ので、メッキプロセス等を省略することができ、低コス
トで作製することができる。
半導体素子の電極上に半田バンプを形成する必要がない
ので、メッキプロセス等を省略することができ、低コス
トで作製することができる。
【００２６】また、本発明のボンディングシートの貫通
孔は、レーザ等により形成することができる。これによ
り、外径約５０μｍの非常に小さいものを形成すること
ができ、端子部材を小さくすることができるので、電極
パターンピッチを小さくしても端子同士が短絡すること
がない。したがって、高密度実装に対応することができ
る。
孔は、レーザ等により形成することができる。これによ
り、外径約５０μｍの非常に小さいものを形成すること
ができ、端子部材を小さくすることができるので、電極
パターンピッチを小さくしても端子同士が短絡すること
がない。したがって、高密度実装に対応することができ
る。
【００２７】また、本発明のボンディングシートは、ベ
ースフィルムと、接着剤層と、導電性接着剤からなる端
子部材とから構成されているので、ボンディングシート
に加わる応力に対して柔軟に変形することができ、応力
が加わることにより発生する歪を吸収することができ
る。また、高い剪断強度を示す。したがって、高い接続
信頼性を発揮することができる。
ースフィルムと、接着剤層と、導電性接着剤からなる端
子部材とから構成されているので、ボンディングシート
に加わる応力に対して柔軟に変形することができ、応力
が加わることにより発生する歪を吸収することができ
る。また、高い剪断強度を示す。したがって、高い接続
信頼性を発揮することができる。
【００２８】また、本発明のボンディングシートは、端
子部材が熱可塑性を有しているので、一度実装した半導
体素子が不良であると判明したときに、加熱することに
より簡単に半導体素子を取り外すことができ、半導体素
子のリワークを行うことができる。
子部材が熱可塑性を有しているので、一度実装した半導
体素子が不良であると判明したときに、加熱することに
より簡単に半導体素子を取り外すことができ、半導体素
子のリワークを行うことができる。
【００２９】一方、本発明のボンディング方法は、上記
ボンディングシートにおける端子部材の一方の端部に半
導体素子の電極を接触させ、端子部材の他方の端部に基
板上の導電部を接触させるようにして、半導体素子と基
板との間にボンディングシートを介在させて、電極と導
電部とを電気的に接続することを特徴としている。
ボンディングシートにおける端子部材の一方の端部に半
導体素子の電極を接触させ、端子部材の他方の端部に基
板上の導電部を接触させるようにして、半導体素子と基
板との間にボンディングシートを介在させて、電極と導
電部とを電気的に接続することを特徴としている。
【００３０】本発明のボンディング方法によれば、軟化
した導電性端子部が電極と接着するために、低圧で半導
体素子と回路基板との間の電気的接続を行うことができ
るので、エリアアレイ状の電極配置を有する半導体素子
を実装する場合にも、半導体素子の能動エリアを破壊す
ることを防止できる。
した導電性端子部が電極と接着するために、低圧で半導
体素子と回路基板との間の電気的接続を行うことができ
るので、エリアアレイ状の電極配置を有する半導体素子
を実装する場合にも、半導体素子の能動エリアを破壊す
ることを防止できる。
【００３１】また、本発明のボンディング方法によれ
ば、熱可塑性接着方式であるために、電気的接続に要す
る時間が短いので、作業性・量産性を向上させることが
できる。
ば、熱可塑性接着方式であるために、電気的接続に要す
る時間が短いので、作業性・量産性を向上させることが
できる。
【００３２】
【実施例】以下、本発明の実施例を図面を参照して具体
的に説明する。まず、厚さ１８μｍの銅箔上に熱可塑性
接着剤 STAYSTIK 383 （テクノアルファー社製、商品
名）をスクリーン印刷法により厚さ５０μｍで塗布した
後、１５０℃で２０分間加熱することにより乾燥して、
図１（Ａ）に示すように、銅箔１１上に接着剤層１２を
形成した。このシート状体を２枚作製した。
的に説明する。まず、厚さ１８μｍの銅箔上に熱可塑性
接着剤 STAYSTIK 383 （テクノアルファー社製、商品
名）をスクリーン印刷法により厚さ５０μｍで塗布した
後、１５０℃で２０分間加熱することにより乾燥して、
図１（Ａ）に示すように、銅箔１１上に接着剤層１２を
形成した。このシート状体を２枚作製した。
【００３３】次いで、図１（Ｂ）に示すように、厚さ５
０μｍのポリイミドフィルム（ベースフィルム）１３の
両面に、上記シート状体をそれぞれポリイミドフィルム
１３と接着剤層１２とが接触するようにして載置し、こ
れに１８０℃に加熱した状態で両側からシート状体を５
ｋｇ／ｃｍ2 の圧力で加圧することにより、ポリイミド
フィルム１３にシート状体を接着した。
０μｍのポリイミドフィルム（ベースフィルム）１３の
両面に、上記シート状体をそれぞれポリイミドフィルム
１３と接着剤層１２とが接触するようにして載置し、こ
れに１８０℃に加熱した状態で両側からシート状体を５
ｋｇ／ｃｍ2 の圧力で加圧することにより、ポリイミド
フィルム１３にシート状体を接着した。
【００３４】次いで、両面の銅箔上にレジスト層を形成
し、フォトリソグラフィー法によりパターニングして貫
通孔部以外の領域にレジスト層を残存させて、図１
（Ｃ）に示すように、外径５０μｍφの開口部１５を形
成した。なお、この開口部１５は、半導体素子の電極パ
ターンおよび実装基板の導電部パターンに対応して形成
した。
し、フォトリソグラフィー法によりパターニングして貫
通孔部以外の領域にレジスト層を残存させて、図１
（Ｃ）に示すように、外径５０μｍφの開口部１５を形
成した。なお、この開口部１５は、半導体素子の電極パ
ターンおよび実装基板の導電部パターンに対応して形成
した。
【００３５】次いで、開口部１５に４００ｍＪ、２０パ
ルスの条件でエキシマレーザを照射することにより、開
口部１５の領域の接着剤層１２およびポリイミドフィル
ム１３を除去して、図１（Ｄ）に示すように、貫通孔１
６を形成した。
ルスの条件でエキシマレーザを照射することにより、開
口部１５の領域の接着剤層１２およびポリイミドフィル
ム１３を除去して、図１（Ｄ）に示すように、貫通孔１
６を形成した。
【００３６】次いで、この貫通孔１６内に銀フィラーを
含有した熱可塑性導電性接着剤 STAYSTIK 181 （テクノ
アルファー社製、商品名）を充填し、１５０℃で１０分
間加熱することにより乾燥した後、図１（Ｅ）に示すよ
うに、銅箔１１表面を研磨して銅箔表面上を平滑にし、
端子１７を貫通孔１６内に形成した。
含有した熱可塑性導電性接着剤 STAYSTIK 181 （テクノ
アルファー社製、商品名）を充填し、１５０℃で１０分
間加熱することにより乾燥した後、図１（Ｅ）に示すよ
うに、銅箔１１表面を研磨して銅箔表面上を平滑にし、
端子１７を貫通孔１６内に形成した。
【００３７】その後、銅箔１１をエッチングして除去す
ることにより、図１（Ｆ）に示すように、銅箔の厚さ分
だけ端子１７を突出させた。このようにして、本発明の
ボンディングシートを作製した。
ることにより、図１（Ｆ）に示すように、銅箔の厚さ分
だけ端子１７を突出させた。このようにして、本発明の
ボンディングシートを作製した。
【００３８】次に、図２（Ａ）に示すように、ボンディ
ングシート２１の端子１７が半導体ウエハ２２の電極２
３に当接するようにして、ボンディングシート２１を半
導体ウエハ２２上に載置した。なお、電極２３上には、
あらかじめバリアメタル層を形成した。
ングシート２１の端子１７が半導体ウエハ２２の電極２
３に当接するようにして、ボンディングシート２１を半
導体ウエハ２２上に載置した。なお、電極２３上には、
あらかじめバリアメタル層を形成した。
【００３９】次いで、これを１６０℃以上に加熱しなが
ら、ボンディングシート２１を５ｋｇ／ｃｍ2 の圧力で
加圧して、図２（Ｂ）に示すように、半導体ウエハ２２
にボンディングシート２１を貼着した。
ら、ボンディングシート２１を５ｋｇ／ｃｍ2 の圧力で
加圧して、図２（Ｂ）に示すように、半導体ウエハ２２
にボンディングシート２１を貼着した。
【００４０】次いで、図２（Ｃ）に示すように、半導体
ウエハ２２をダイシングしてボンディングシート２１を
有する半導体チップを得た。次いで、図２（Ｄ）に示す
ように、ボンディングシート２１の端子１７が半導体実
装基板２４の導電部２５に当接するようにして、得られ
た半導体チップを半導体実装基板２４上に載置した。次
いで、これを１６０℃以上に加熱しながら、半導体チッ
プを５ｋｇ／ｃｍ2 の圧力で加圧して、図２（Ｅ）に示
すように、半導体実装基板２４にボンディングシート２
１を貼着して、半導体チップと半導体実装基板とを電気
的に接続した。このとき、半導体チップと半導体実装基
板とは、短絡することなく、電気的に問題なく接続され
ていた。このように、本発明によれば、簡易にしかも高
い信頼性で半導体素子を半導体実装基板上に実装するこ
とができることが分かった。本発明は、上記実施例に限
定されず、回路基板同士の接続や回路基板とパッケジン
グされた電子部品との接続にも応用することが可能であ
る。
ウエハ２２をダイシングしてボンディングシート２１を
有する半導体チップを得た。次いで、図２（Ｄ）に示す
ように、ボンディングシート２１の端子１７が半導体実
装基板２４の導電部２５に当接するようにして、得られ
た半導体チップを半導体実装基板２４上に載置した。次
いで、これを１６０℃以上に加熱しながら、半導体チッ
プを５ｋｇ／ｃｍ2 の圧力で加圧して、図２（Ｅ）に示
すように、半導体実装基板２４にボンディングシート２
１を貼着して、半導体チップと半導体実装基板とを電気
的に接続した。このとき、半導体チップと半導体実装基
板とは、短絡することなく、電気的に問題なく接続され
ていた。このように、本発明によれば、簡易にしかも高
い信頼性で半導体素子を半導体実装基板上に実装するこ
とができることが分かった。本発明は、上記実施例に限
定されず、回路基板同士の接続や回路基板とパッケジン
グされた電子部品との接続にも応用することが可能であ
る。
【００４１】
【発明の効果】以上説明したように本発明のボンディン
グシートは、ベースフィルムとその両面に設けられた接
着剤層からなり、電極のパターンに対応した位置に貫通
孔を有するシート本体と、２つの接着剤層の表面から突
出するように貫通孔に内挿された熱可塑性の導電性接着
剤からなる２つの端部を有する端子部材とを具備するの
で、高密度実装に対応することができ、しかも実装する
素子のリワークが可能となる。
グシートは、ベースフィルムとその両面に設けられた接
着剤層からなり、電極のパターンに対応した位置に貫通
孔を有するシート本体と、２つの接着剤層の表面から突
出するように貫通孔に内挿された熱可塑性の導電性接着
剤からなる２つの端部を有する端子部材とを具備するの
で、高密度実装に対応することができ、しかも実装する
素子のリワークが可能となる。
【００４２】すなわち、本発明によれば、半田バンプを
形成することなしにフィリッチップボンディングを行う
ことができ、高密度実装を行うことができると共に、実
装プロセスを低コストにすることができる。
形成することなしにフィリッチップボンディングを行う
ことができ、高密度実装を行うことができると共に、実
装プロセスを低コストにすることができる。
【００４３】また、本発明のボンディング方法は、上記
ボンディングシートにおける端子部材の一方の端部に半
導体素子の電極を接触させ、端子部材の他方の端部に基
板上の導電部を接触させるようにして、半導体素子と基
板との間にボンディングシートを介在させて、電極と導
電部とを電気的に接続する。この場合、端子部材が接着
剤により構成されているので、電極と導電部との接合の
際に半導体素子が破損することを防止できる。このた
め、エリアパッドアレイタイプの半導体素子の実装が容
易となる。
ボンディングシートにおける端子部材の一方の端部に半
導体素子の電極を接触させ、端子部材の他方の端部に基
板上の導電部を接触させるようにして、半導体素子と基
板との間にボンディングシートを介在させて、電極と導
電部とを電気的に接続する。この場合、端子部材が接着
剤により構成されているので、電極と導電部との接合の
際に半導体素子が破損することを防止できる。このた
め、エリアパッドアレイタイプの半導体素子の実装が容
易となる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｆ）は本発明のボンディングシート
の製造工程を説明するための断面図。
の製造工程を説明するための断面図。
【図２】（Ａ）〜（Ｅ）は本発明のボンディングシート
を用いたボンディング方法を説明するための断面図。
を用いたボンディング方法を説明するための断面図。
【図３】（Ａ）および（Ｂ）は従来のフィリップチップ
ボンディング方法を説明するための断面図。
ボンディング方法を説明するための断面図。
【図４】従来のスタッドバンプ構造を説明するための断
面図。
面図。
１１…銅箔、１２…接着剤層、１３…ポリイミドフィル
ム、１４…レジスト層、１５…開口部、１６…貫通孔、
１７…端子、２１…ボンディングシート、２２…半導体
ウエハ、２３…電極、２４…半導体実装基板、２５…導
電部。
ム、１４…レジスト層、１５…開口部、１６…貫通孔、
１７…端子、２１…ボンディングシート、２２…半導体
ウエハ、２３…電極、２４…半導体実装基板、２５…導
電部。
Claims (2)
- 【請求項１】 半導体素子の電極と前記半導体素子を実
装する基板上の導電部との間に介在させて前記電極と前
記導電部とを電気的に接続するボンディングシートであ
って、ベースフィルムおよび前記ベースフィルムの両面
に設けられた接着剤層からなり、前記電極のパターンに
対応した位置に貫通孔を有するシート本体と、２つの接
着剤層の表面から突出するように前記貫通孔に内挿され
た熱可塑性の導電性接着剤からなる２つの端部を有する
端子部材とを具備することを特徴とするボンディングシ
ート。 - 【請求項２】 請求項１に記載のボンディングシートに
おける端子部材の一方の端部に半導体素子の電極を接触
させ、端子部材の他方の端部に基板上の導電部を接触さ
せるようにして、前記半導体素子と前記基板との間に前
記ボンディングシートを介在させて前記電極と前記導電
部とを電気的に接続することを特徴とするボンディング
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7247269A JPH0992679A (ja) | 1995-09-26 | 1995-09-26 | ボンディングシートおよびそれを用いたボンディング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7247269A JPH0992679A (ja) | 1995-09-26 | 1995-09-26 | ボンディングシートおよびそれを用いたボンディング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0992679A true JPH0992679A (ja) | 1997-04-04 |
Family
ID=17160965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7247269A Pending JPH0992679A (ja) | 1995-09-26 | 1995-09-26 | ボンディングシートおよびそれを用いたボンディング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0992679A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999009795A1 (en) * | 1997-08-13 | 1999-02-25 | Fry's Metals, Inc. | Process for the formation of composite films |
| WO2006036888A3 (en) * | 2004-09-28 | 2009-04-16 | Giner Electrochemical Systems | Solid polymer electrolyte composite membrane comprising laser micromachined porous support |
-
1995
- 1995-09-26 JP JP7247269A patent/JPH0992679A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999009795A1 (en) * | 1997-08-13 | 1999-02-25 | Fry's Metals, Inc. | Process for the formation of composite films |
| WO2006036888A3 (en) * | 2004-09-28 | 2009-04-16 | Giner Electrochemical Systems | Solid polymer electrolyte composite membrane comprising laser micromachined porous support |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6544428B1 (en) | Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer | |
| WO2001026147A1 (fr) | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
| JP2001177045A (ja) | 半導体装置及びその製造方法 | |
| JPH07240496A (ja) | 半導体装置、その製造方法、半導体素子のテスト方法、そのテスト基板およびそのテスト基板の製造方法 | |
| JP3988227B2 (ja) | 半導体チップ搭載用基板の製造法および半導体装置 | |
| JP2001332866A (ja) | 回路基板及びその製造方法 | |
| JP2770821B2 (ja) | 半導体装置の実装方法および実装構造 | |
| US6667542B2 (en) | Anisotropic conductive film-containing device | |
| JPH10223686A (ja) | 半導体実装方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP3930222B2 (ja) | 半導体装置の製造方法 | |
| KR20010105210A (ko) | 실장 신뢰성이 우수한 수선 가능한 플립 칩형 반도체 장치및 제조 방법 | |
| JP2001217513A (ja) | 回路基板 | |
| JP2002151853A (ja) | 多層配線基板とその製造方法 | |
| JPH0992679A (ja) | ボンディングシートおよびそれを用いたボンディング方法 | |
| JPH10163261A (ja) | 電子部品搭載用配線基板の製造方法 | |
| JPH11163054A (ja) | 半導体装置の構造及びその製造方法 | |
| JPH0951018A (ja) | 半導体装置およびその製造方法 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JPH0982835A (ja) | 回路基板および多層回路基板 | |
| JP3168998B2 (ja) | 素子実装方法及び半導体装置 | |
| JPH11245085A (ja) | 接合部材およびこれを用いた半導体実装装置 | |
| JPH0888248A (ja) | フェイスダウンボンディング方法及びそれに用いる接続材料 | |
| JP3642621B2 (ja) | 導電性ポリイミド樹脂バンプ及びその形成方法 | |
| JP2004119464A (ja) | 半田バンプ付き配線基板およびその製造方法 |