JP3805108B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3805108B2 JP3805108B2 JP19640798A JP19640798A JP3805108B2 JP 3805108 B2 JP3805108 B2 JP 3805108B2 JP 19640798 A JP19640798 A JP 19640798A JP 19640798 A JP19640798 A JP 19640798A JP 3805108 B2 JP3805108 B2 JP 3805108B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- adhesive
- inner lead
- branch
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/787—Means for aligning
- H01L2224/78743—Suction holding means
- H01L2224/78744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体チップの主面上にインナーリード部が延在するＬＯＣ（リード・オン・チップ）構造を有する半導体装置及びその製造方法に関するものであり、特に半導体チップとリードとの接着構造に関するものである。
【０００２】
【従来の技術】
近年、主としてメモリーチップなどに代表される半導体チップのパッケージング技術としては、リードフレームのインナーリード部が半導体チップの主面上に延在し、そのインナーリード部と半導体チップの主面とを接着固定して半導体チップを保持する、いわゆるＬＯＣ技術が開発されている。従来のＬＯＣ型半導体装置としては、半導体チップ主面とインナーリード部の一部とを絶縁テープを介して接着して固定しているものがあるが、最近は、前記のように半導体チップとインナーリードとを接着剤により固定するタイプのＬＯＣ型半導体装置が主流である。
【０００３】
以下、従来のＬＯＣ型半導体装置の製造方法について図面を参照しながら説明する。図７の（ａ）は、従来の半導体装置の製造過程における半製品の平面図、（ｂ）は、（ａ）のＥ−Ｅ１線断面図を示す。図において、１は半導体チップ１を示し、この半導体チップ１の主面に、接着剤３によってリードフレーム５が接着固定されている。８はインナーリード部を示し、このインナーリード部８は半導体チップ１の端子１ａと金属細線（図示せず）によってワイヤーボンディングされる。５ｂは、保持部分を示し、複数のインナーリード部８の内、接着剤３によって、半導体チップ１の主面に接着されたインナーリード部８を特に名付けたものである。
【０００４】
次に、従来の半導体装置における製造方法の断面図を図８、図９、図１０に示す。
まず、チップ接着工程（ダイスボンド工程）について説明する。図８（ａ）に示すように半導体チップ１を真空取り付け可能なステージ２上に載置する。ここでは半導体チップ１が不要な移動を起こさないように真空吸着する。固定ステージ２の両側上部にはリードフレーム５の位置を規制するピン２ａが突設している。
【０００５】
そして、図８（ｂ）に示すように、半導体チップ１上の所定の位置、すなわちインナーリード部の保持部分５ｂを接着箇所するために接着剤３をノズル４により塗布する。
【０００６】
次に図８（ｃ）に示すように、接着剤３が塗布された半導体チップ１とリードフレーム５とを位置合わせして、インナーリード部５の保持部分５ｂと半導体チップ１とを接着する。そして、図８（ｄ）に示すように、リードフレーム５を接着した半導体チップ１を固定ステージ２に載置したまま、硬化炉ステージ１７にセットし、一定時間加熱処理を行うことにより、接着剤３を硬化させる。なお、リードフレーム５はその外側の位置規制孔にステージ２に設けたピン２ａを挿通することにより規制される。
【０００７】
次にワイヤーボンド工程について説明する。
図９（ａ）に示すように、リードフレーム５を接着した半導体チップ１をヒーターブロック７上に真空吸着により固定する。なお、図中半導体チップ１とリードフレーム５とは分離しているように示しているが、前記した保持部分５ｂは半導体チップ１と接着しているものであり、図示している箇所は、リードフレーム５の半導体チップ１の端子１ａと電気的な接続を行うインナーリード部８の部分の断面図である。
【０００８】
そして図９（ｂ）に示すように、リードフレーム５の外周部を押さえるクランパー９ａと、インナーリード部８を押さえるクランパー９ｂによりリードフレーム５及びインナーリード部８を押さえ、半導体チップ１の主面上にインナーリード部８を接触させる。そしてワイヤーボンダーのキャピラリー１０により金属細線１１でインナーリード部８と半導体チップ１の端子１ａとを接続する。ここで半導体チップ１の主面上にインナーリード部８を接触させる目的は、金属細線１１の接続を安定に行うためである。
【０００９】
次に図９（ｃ）に示すように、クランパー９ａ，９ｂを除去する事によりインナーリード部８が元の状態に戻り、図９（ｄ）に示すようにインナーリード部８と半導体チップ１とが金属細線１１により電気的に接続される。
【００１０】
次に樹脂封止工程について説明する。
図１０（ａ）に示すように、半導体チップ１と保持部分５ｂとが接着剤３により接着された図９（ｄ）の半製品をリードフレーム封止用の金型１２内にセットする。そして図１０（ｂ）に示すように、金型１２のゲート口１３より封止樹脂１４を注入する。樹脂注入後の状態を図１０（ｃ）に示す。以上のような工程により、図１０（ｄ）に示すような半導体チップ１とインナーリード部の保持部分５ｂとを接着剤３により固定し、外周を封止樹脂１４で封止したＬＯＣ型の半導体装置が製造されるものである。図１０（ｄ）の状態からリードフレーム８の不要な箇所を裁断して半導体装置が完成する。
【００１１】
【発明が解決しようとする課題】
しかしながら従来の半導体装置製造方法では、半導体チップ１とインナーリード部の保持部分５ｂとを接着剤により接着固定していたが、接着剤が必要以上に保持部分からはみ出したり、または接着剤３がインナーリード部と半導体チップ主面との隙間を伝って浸延するという課題があった。すなわち接着剤の余分なはみ出し、または浸延によって、保持部分の表面にまで接着剤が被覆し、外囲を封止樹脂により封止した際には熱衝撃等の信頼性に悪影響を及ぼすという問題と、保持部分５ｂの先端部まで接着剤が浸延し、インナーリード部のボンディング箇所に接着剤が被覆することになり、後工程の金属細線による接続時に金属細線が接続できないという問題があった。また接着強度の面では保持部分毎にはみ出しや浸延が発生することにより接着強度に差が生じ、信頼性に問題があった。
【００１２】
さらに、従来構造の半導体装置でワイヤーボンドを行う際、インナーリード部先端をクランパーで押さえて、半導体チップ１の主面上の端子１ａとインナーリード部８との間を金属細線１１で接続する方法を取る。従って、従来のインナーリード部の位置を接着剤で接着した場合、クランパーと接着点との距離が短くなる為に、インナーリード部の塑性変形が生じ、リード先端付近が半導体チップ主面と近接することでリードの入力容量が増加するという問題点があった。
【００１３】
本発明は、前記従来の課題を解決するものであり、半導体チップを接着剤を介してリード部分で保持する構造の半導体装置において、半導体チップとリードの保持部分との接着構造に着目して、接着強度を向上させつつ接着剤の余分なはみ出しや浸延を防止した半導体装置及びその製造方法を提供することを目的とする。
【００１４】
さらに、本発明は、リードフレームを半導体チップの主面に取り付けるためにインナーリード部の側方から枝分かれした分岐部の先端に設けた分岐パッド部を半導体チップのコーナー近傍に接着固定することで樹脂封止の際の流動抵抗のアンバランスにより発生する半導体チップの正規の位置からのズレや半導体チップの傾きを防止することを目的とする。
【００１５】
前記課題を解決するために本発明の半導体装置は、半導体チップと、リードフレームを前記半導体チップの主面に設けるためにインナーリード部から枝分かれした分岐部の先端に設けられた分岐パッド部と、前記半導体チップと分岐パッド部との間に設けられた接着剤と、前記半導体チップの端子と前記インナーリード部とを電気的に接続する接続手段と、少なくとも前記半導体チップの外周を封止した封止樹脂と、前記封止樹脂から露出し、前記インナーリード部と接続したアウターリードとよりなり、前記分岐パッド部は、１箇所以上の貫通孔を有する。かかる構成によって、光熱硬化型接着剤により前記分岐パッド部を半導体チップ表面と接続する際に、光を照射することによって予め仮硬化をすることができる。
【００１６】
また、具体的にはインナーリード部から枝分かれした分岐部の先端に設けられた分岐パッド部の被接着面は、錫もしくは銅を５μｍ以下の厚みにメッキする。また、前記半導体チップの主面と前記分岐パッド部との間を接続する接着剤は、２９０ｎｍ〜４３６ｎｍの波長の光および／または熱で硬化反応が進行し、硬化後の硬化収縮率は３％以下である。また、接着剤に光熱硬化型接着剤を用い、この光熱硬化型接着剤の粘度が、５０ｐｏｉｓｅ〜５００ｐｏｉｓｅのものを使用している。また、前記分岐パッド部から成る接着部は、少なくとも半導体チップ主面の３箇所以上に位置する。分岐パッド部が半導体チップ部に接着された接着位置において、分岐パッド部は、半導体チップの４つのコーナーの対角線に対して±３０゜内に配置する。また、前記分岐パッド部は、その中心が前記半導体チップのエッジから３ｍｍ以内の点に設けている。
【００１７】
さらに接着固定に使用する接着剤は硬化収縮率が３％以下のものとする。
また半導体装置の製造方法は、絶縁層がその表面に形成された半導体チップを供給する工程と、半導体チップを所定の位置に所望の精度で再配置する工程と、半導体チップ主面の絶縁膜上に光熱硬化型接着剤を所定の厚みに塗布する工程と、インナーリード部の側方から枝分かれした分岐部の先端に設けられた分岐パッド部を有するリードフレームを半導体チップ上に供給する工程と、半導体チップ主面の所定の位置に分岐パッド部が配置されるようにリードフレームを合わせる工程と、半導体チップ主面と分岐パッド部との間に設けられた接着剤に光（２９０ｎｍ〜４３６ｎｍの波長）を照射して接着剤を仮硬化する工程と、さらに前記接着剤を加熱硬化（１２０℃〜３００℃）することにより最終硬化する工程と、半導体チップの端子とインナーリード部先端とを金属細線で接続し電気的に導通させる工程と、アウターリード部を露出させて半導体チップの外囲を封止樹脂で封止する工程とより成るものである。
【００１８】
【発明の実施の形態】
以下、本発明の一実施形態について図面を参照しながら説明する
まず本実施形態の半導体装置の構成について説明する。図１〜図３に本実施形態の半導体装置の半製品を示す。各図において、（ａ）は平面図であり、（ｂ）及び（ｃ）は各Ａ−Ａ１、Ｂ−Ｂ１、Ｃ−Ｃ１、Ｄ−Ｄ１箇所の断面図である。なお、図１、図２、図３では、図面を簡略化するために、金属細線を省略し、各図の（ｂ）において、インナーリード部先端と半導体チップの端子を省略している。
【００１９】
図１（ａ）、図１（ｂ）、図１（ｃ）に示す構成は、最上層が絶縁層１５を有する半導体チップ１と、インナーリード部８と、リードフレーム５を半導体チップ１主面に取り付けるためにインナーリード部８の側方から分岐する分岐部５ｂの先端に設けられ、少なくとも一箇所以上の貫通孔１６を有する４個の分岐パッド部５ａと、半導体チップ１に分岐パッド５ａを接着するために塗布された光熱硬化型接着剤３とにより構成されている。
【００２０】
分岐パッド部５ａは、半導体チップ１の端子１ａとインナーリード部８先端とを電気的に接続する接続手段（金属細線）がボンディングしている箇所から離れた所に位置する。すなわち、分岐パッド５ａは、インナーリード部８のつけ根側方から分岐した分岐部５ｂの先端で、インナーリード部８の先端から離れた位置に形成されたものである。したがって、光熱硬化型接着剤３は、インナーリード部８の先端から離れた分岐パッド５ａに塗布される。
【００２１】
なお、分岐パッド部５ａの数は前記のように４個には限定されないが、２箇所しか無い場合、樹脂成形工程の樹脂注入時に溶融樹脂の流動バランスの崩れから、半導体チップが回転して実用に耐えないので、少なくとも３個以上必要である。
【００２２】
接着固定に使用する接着剤は硬化収縮率が３％以下のものが好ましい。すなわち、半導体チップ１の主面で複数の分岐パッド部５ａを支持した場合、収縮率の大きい接着剤を使用すると、各支持した支点の収縮バランスが崩れた時、半導体チップ１が傾斜する不都合が生じる。したがって、接着剤は硬化収縮率が３％以下のものが好ましい。
【００２３】
光熱硬化型接着剤３は、例えば、エポキシ系樹脂や感光性樹脂等を主成分とする液状樹脂に、ＳｉＯ2 （二酸化珪素）の微粉末を前記液状樹脂に対して重量比で５０〜８０％を混合してものを用いる。ただし、この光熱硬化型接着剤３は、かかる成分や配合割合に限定されない。
【００２４】
なお、エポキシ系の樹脂を主成分とする接着剤は、リードフレーム材（Ｆｅ−Ｎｉ合金）や銀メッキ面との接着力が弱く、銅や錫とは強く接着するので、分岐パッド部の被接着面は、錫もしくは銅を５μｍ以下の厚みにメッキしてある。
【００２５】
図２（ａ）、図２（ｂ）は、図１（ａ）、図１（ｂ）の分岐パッド部５ａの配置数が異なる場合の他の実施の形態である。図２の実施の形態は、分岐パッド部５ａの構成が、図１の実施の形態より一対多く形成され、中央部のインナーリード部８に分岐パッド部５ａが形成されている。この実施の形態の分岐パッド５ａもインナーリード部８の先端部から離れた位置にある。
【００２６】
図３（ａ）、図３（ｂ）は、分岐パッド部面に設けた貫通孔の数が図１（ａ）、図１（ｂ）の分岐パッド部の面に設けた貫通孔１６の数と異なる場合の他の実施の形態である。この図３の実施の形態の分岐パッド部５ａは、先端部が三角形をし、基端部が矩形をしており、この分岐パッド部５ａに三角形と矩形の貫通孔がそれぞれ１個づつ形成されている。もちろん、分岐パッド部５ａの形状や貫通孔の形状、数量等は本実施の形態に限定されないことは言うまでもない。
【００２７】
上記実施の形態のように、分岐パッド５ａがインナーリード部８の先端部から離れて設けられ、しかも、本発明の構造のインナーリード部８先端が半導体チップ１主面から３０〜１９０μｍ上に浮いた状態で位置することで、このインナーリード部８の先端と半導体チップ１の端子間に金属細線でワイヤーボンディングする際に、インナーリード部８の先端を押さえることにより生じるインナーリード部８先端の塑性変形が防止できる。
【００２８】
さらに、光熱硬化型接着剤３の粘度は、余分な浸延やタレ下がりを防止する観点から５０ｐｏｉｓｅ〜５００ｐｏｉｓｅのものを使用することが好ましい。しかし、接着剤に粘度の低い光熱硬化型接着剤３を使用して浸延が生じた場合でも、分岐パッド５ａがインナーリード部８の先端部から離れて設けられているため、インナーリード部８の先端部にまで光熱硬化型接着剤３が及ぶことはなく、後工程の金属細線による接続にも支障を生じない。
【００２９】
また、本発明のリードフレームを構成する分岐パッド５ａのパターンは、分岐パッド５ａの中心点が樹脂封止される半導体チップ１主面の各辺のエッジから３ｍｍ以内の点に配置することが好ましい。
【００３０】
また、本発明は、配置された分岐パッド部５ａの面には少なくとも１箇所以上の貫通孔１６を設ける。前記貫通孔１６の形成は、本発明半導体装置を組み立てるに当り、半導体チップ主面と分岐パッド部５ａを接着剤３により接着する際に、設備の時間当りの処理数量の向上を図るために設けてたものである。即ち、光熱硬化型接着剤３を用いた硬化は、光による短時間仮硬化と、熱によるバッチ処理もしくはインライン硬化から成りる。仮硬化は分岐パッド部５ａでリードフレーム５が取り付けられた半導体チップを次工程に送る際、半導体チップ１からリードフレームが脱落するのを防止することが目的であり、前記条件を満たす接着強化を必要とする。貫通孔は、以上の理由から光照射面積を確保し、接着強化の維持に貢献することを狙いとして形成されたものである。
【００３１】
さらに、分岐パッド部５ａは、具体的には少なくとも半導体チップ１の４つのコーナーの対角線に対して±３０゜内に配置する。この角度、すなわち接着位置は次のような理由から重要になる。即ち、樹脂封止工程で熱硬化型樹脂を用いて金型内に溶融樹脂を注入する時、樹脂は注入時間の経過と共に粘度上昇が生じる。その時、金型内に配置される半導体チップ１は、チップ主面の接着点と前記接着点の支持部分が前記角度範囲から外れた場合、半導体チップ１の上側と下側の溶融樹脂の流れの不均衡等で、その時の半導体チップ上下面での流動抵抗の不均衡増幅により、金型内半導体チップ１が元の位置から大きく上下に逸脱する。すなわち、半導体チップ１の上側または下側の各面と、金型壁面との間隔に違いがあれば、樹脂が流動する圧力に差が生じ、圧力の大きい流れが小さい流れの方に半導体チップ１を押し動かすことになる。これを防止するために、分岐パッド部５ａは、半導体チップ１の４つのコーナーの対角線上に配置し、その有効範囲として±３０゜を設定した。
【００３２】
また、半導体チップ１主面と分岐パッド５ａの接着固定は、光熱硬化型接着剤３の使用で分岐パッド５ａの貫通孔１６から照射される２９０ｎｍ〜４３６ｎｍの波長の光による仮硬化と、熱による最終硬化を採用する。その結果、仮硬化の採用は設備当たりの組立能力が飛躍的に増加する。
【００３３】
次に本実施形態の半導体装置の製造方法について図面を参照しながら説明する。
図４〜図６は本発明の半導体装置の製造方法を示す断面図である。
【００３４】
まず、図４を用いて、半導体チップ１の主面に分岐パッド部５ａを介してリードフレームを接着する半導体チップ１接着工程（ダイスボンド工程）について説明する。
【００３５】
図４（ａ）に示すように半導体チップ１を真空取り付け可能なステージ６上に載置する。ここでは半導体チップ１が不要な移動を起こさないように真空吸着により固定する。ステージ６にはリードフレーム５の位置を規制するピン２ａが設けられている。
【００３６】
そして図４（ｂ）に示すように、半導体チップ１上の所定の位置に、光熱硬化型接着剤３をノズル４により塗布する。所定の位置とは、リードフレーム５を半導体チップ１主面に取り付けるために、分岐部５ｂの先端に形成された分岐パッド部５ａを、半導体チップ主面に接着する箇所を言う。
【００３７】
つぎに、図４（ｃ）に示すように、光熱硬化型接着剤３が塗布された半導体チップ１と、リードフレーム５とを位置合わせする。リードフレーム５はその外側の位置規制孔にステージ２に設けたピン２ａを挿通することにより規制される。
【００３８】
そして、図４（ｄ）に示すように２９０ｎｍ〜４３６ｎｍの波長の光をリードフレーム５の分岐パッド部５ａ上から貫通孔１６を介して１〜１０秒照射し、光が浸入する深さまで仮硬化を行う。
【００３９】
前記のように、分岐パッド部５ａと半導体チップ１とを仮接着した後、図４（ｅ）に示すように、１２０℃〜３００℃の温度で３０分〜６０分間硬化炉ステージ１７で最終硬化を行って光熱硬化型接着剤３を硬化させる。光熱硬化型接着剤３の硬化は光と加熱で順次処理する方法と、加熱のみで処理する方法の２通りがある。
【００４０】
次にワイヤーボンド工程について説明する。
図５（ａ）に示すように、ヒーターブロック７上に、リードフレーム５を取り付けた半導体チップ１を真空吸着により固定する。なお図中、半導体チップ１とリードフレーム５とは分離しているように示しているが、前記した分岐パッド部５ａは、半導体チップと接続しているものであり、図示している箇所は、リードフレーム５の半導体チップ１と電気的な接続を行うインナーリード部８の断面である。
【００４１】
次に、図５（ｂ）に示すように、クランパー９ａ、９ｂによりインナーリード部８及びリードフレーム５を押さえ、絶縁層１５で保護された半導体チップ１主面上にインナーリード部８を接触させる。そして、ワイヤーボンダーのキャピラリー１０を用いて金属細線１１によってインナーリード部８と半導体チップ１の端子１ａとを接続する。ここで半導体チップ１主面上にインナーリード部８を接触させる目的は、金属細線１１の接続を安定に行うためである。
【００４２】
さらに、図５（ｃ）に示すようにクランパー９ａ、９ｂを除去することにより、インナーリード部８が元の状態に戻り、図５（ｄ）に示すようにインナーリード部８と半導体チップ１とが金属細線１１により電気的に接続される。
【００４３】
次に樹脂封止工程について説明する。
図６（ａ）に示すように、分岐パッド部５ａを介してリードフレーム５が光熱硬化型接着剤３により接着固定された半導体チップ１を封止用の金型１２内にセットする。
【００４４】
そして図６（ｂ）に示すように、金型１２のゲート口１３より封止樹脂１４を注入する。樹脂注入後の状態を図６（ｃ）に示す。
以上のような工程により図６（ｄ）に示すように、半導体チップ１にリードフレーム５の分岐パッド部５ａを光熱硬化型接着剤３により固定し、外周を封止樹脂１４で封止したＬＯＣ型の半導体装置が製造される。
【００４５】
以上、本実施形態の半導体装置の製造方法は、少なくとも、半導体チップ１にリードフレーム５を取り付ける分岐パッド部５ａを有し、分岐パッド部５ａの面は１箇所以上の貫通孔１６を有し、半導体チップ１の端子１ａと電気的に接続する部分が分岐パッド部５ａから離れているインナーリード部８と、インナーリード部８と接続したアウターリード部とを有するリードフレーム５を用いて、半導体チップ１をリードで接着固定したタイプの半導体装置を製造する場合に用いる。
【００４６】
分岐パッド部５ａが貫通孔１６を有することより、貫通孔１６を通して光熱硬化型接着剤３を硬化させるために必要な（波長２９０ｎｍ〜４３６ｎｍの）光を直接光熱硬化型接着剤３に照射することが出来る。このため、分岐パッド部５ａの貫通孔１６から露出した光熱硬化型接着剤３に光が当り、光が侵入した深さまで接着剤３が硬化する。従って、本発明の製造方法により、接着強度の向上と共に製造工程におけるインデックスの時間短縮が図れて製造効率を向上させる事が出来るものである。
【００４７】
なお、本実施形態で用いる光熱硬化型接着剤３は、超高圧水銀灯のｇ線やｉ線または２９０ｎｍの波長及びハロゲンランプの発光波長に感光感度を有し、粘度は光熱硬化型接着剤３の余分な浸延やタレ下がりを防止する観点から５０ｐｏｉｓｅ〜５００ｐｏｉｓｅのものとする。
【００４８】
以上、本実装形態ではインナーリード部８から枝分かれした分岐パッド部５ａと、半導体チップ１主面とを光熱硬化型接着剤３により接着固定する際、インナーリード部８は、分岐パッド部５ａのボンディング箇所から離れて設けられているので、光熱硬化型接着剤３が余分に浸延してもインナーリード部８まで延在する危険性がなく金属細線１１の接続不良誘発を防止する。
【００４９】
【発明の効果】
以上、本発明の半導体装置は、インナーリード部と枝分かれして形成される分岐パッド部と、半導体チップ主面とを光熱硬化型接着剤により接着固定するタイプの半導体装置であって、前記分岐パッド部はインナーリード部の先端部から離されて設けられているので、半導体チップ主面に分岐パッド部を接着した際に光熱硬化型接着剤が余分にはみ出しても、はみ出した光熱硬化型接着剤はインナーリード部の先端部まで延在することなく、接続不良を防止できるものである。
【００５０】
また、本発明の半導体装置は、インナーリード部の先端部が半導体チップ主面と所定の間隔を保って浮いている構造となる。一方、インナーリード部は分岐パッド部と分岐し、金属細線で半導体チップの端子と接続されるインナーリード部の先端は、半導体チップの主面に光熱硬化型接着剤により接着固定されている分岐パッド部と離れている。従って、ワイヤーボンディング時にインナーリード部先端近傍をクランパーで押さえてもインナーリード部は塑性変形を起こさず元の状態に復帰できるものである。
【００５１】
さらに、本発明の半導体装置は搭載する半導体チップコーナーの対角線近傍の少なくとも３箇所以上に分岐パッド部を設けることで、樹脂封止の際の半導体チップ傾きや正規の位置からの上下への移動が防止出来るものである。
【図面の簡単な説明】
【図１】（ａ）は本発明の一実施形態の半導体装置の半製品を示す平面図、（ｂ）は図１（ａ）のＡ−Ａ１線断面図、（ｃ）は同、Ｂ−Ｂ１線断面図である。
【図２】（ａ）は本発明の他の実施形態の半導体装置の半製品を示す平面図、（ｂ）は図２（ａ）のＣ−Ｃ１線断面図である。
【図３】（ａ）は本発明のさらに他の実施形態の半導体装置の半製品を示す平面図、（ｂ）は図３（ａ）のＤ−Ｄ１線断面図である。
【図４】本発明の一実施形態の半導体装置の製造方法（チップ接着工程）を示す断面図である。
【図５】本発明の一実施形態の半導体装置の製造方法（ワイヤーボンド工程）を示す断面図である。
【図６】本発明の一実施形態の半導体装置の製造方法（樹脂封止工程）を示す断面図である。
【図７】（ａ）は従来の半導体装置の半製品を示す平面図、（ｂ）は図７（ａ）のＥ−Ｅ１部断面図である。
【図８】従来の半導体装置の製造方法（チップ接着工程）を示す断面図である。
【図９】従来の半導体装置の製造方法（ワイヤーボンド工程）を示す断面図である。
【図１０】従来の半導体装置の製造方法（樹脂封止工程）を示す断面図である。
【符号の説明】
１ 半導体チップ
１ａ 端子
２ ステージ（チップ接着装置）
２ａ ピン
３ 光熱硬化型接着剤（接着剤）
４ ノズル
５ リードフレーム
５ａ 分岐パッド部
５ｂ インナーリード部の保持部分
５ｃ 分岐部
６ ステージ
７ ヒーターブロック（ワイヤーボンダー）
８ インナーリード部
９ａ クランパー（フレーム）
９ｂ クランパー（インナーリード部）
１０ キャピラリー
１１ 金属細線
１２ 金型
１３ ゲート口
１４ 封止樹脂
１５ 絶縁層
１６ 貫通孔
１７ 硬化炉ステージ
【発明の属する技術分野】
本発明は半導体チップの主面上にインナーリード部が延在するＬＯＣ（リード・オン・チップ）構造を有する半導体装置及びその製造方法に関するものであり、特に半導体チップとリードとの接着構造に関するものである。
【０００２】
【従来の技術】
近年、主としてメモリーチップなどに代表される半導体チップのパッケージング技術としては、リードフレームのインナーリード部が半導体チップの主面上に延在し、そのインナーリード部と半導体チップの主面とを接着固定して半導体チップを保持する、いわゆるＬＯＣ技術が開発されている。従来のＬＯＣ型半導体装置としては、半導体チップ主面とインナーリード部の一部とを絶縁テープを介して接着して固定しているものがあるが、最近は、前記のように半導体チップとインナーリードとを接着剤により固定するタイプのＬＯＣ型半導体装置が主流である。
【０００３】
以下、従来のＬＯＣ型半導体装置の製造方法について図面を参照しながら説明する。図７の（ａ）は、従来の半導体装置の製造過程における半製品の平面図、（ｂ）は、（ａ）のＥ−Ｅ１線断面図を示す。図において、１は半導体チップ１を示し、この半導体チップ１の主面に、接着剤３によってリードフレーム５が接着固定されている。８はインナーリード部を示し、このインナーリード部８は半導体チップ１の端子１ａと金属細線（図示せず）によってワイヤーボンディングされる。５ｂは、保持部分を示し、複数のインナーリード部８の内、接着剤３によって、半導体チップ１の主面に接着されたインナーリード部８を特に名付けたものである。
【０００４】
次に、従来の半導体装置における製造方法の断面図を図８、図９、図１０に示す。
まず、チップ接着工程（ダイスボンド工程）について説明する。図８（ａ）に示すように半導体チップ１を真空取り付け可能なステージ２上に載置する。ここでは半導体チップ１が不要な移動を起こさないように真空吸着する。固定ステージ２の両側上部にはリードフレーム５の位置を規制するピン２ａが突設している。
【０００５】
そして、図８（ｂ）に示すように、半導体チップ１上の所定の位置、すなわちインナーリード部の保持部分５ｂを接着箇所するために接着剤３をノズル４により塗布する。
【０００６】
次に図８（ｃ）に示すように、接着剤３が塗布された半導体チップ１とリードフレーム５とを位置合わせして、インナーリード部５の保持部分５ｂと半導体チップ１とを接着する。そして、図８（ｄ）に示すように、リードフレーム５を接着した半導体チップ１を固定ステージ２に載置したまま、硬化炉ステージ１７にセットし、一定時間加熱処理を行うことにより、接着剤３を硬化させる。なお、リードフレーム５はその外側の位置規制孔にステージ２に設けたピン２ａを挿通することにより規制される。
【０００７】
次にワイヤーボンド工程について説明する。
図９（ａ）に示すように、リードフレーム５を接着した半導体チップ１をヒーターブロック７上に真空吸着により固定する。なお、図中半導体チップ１とリードフレーム５とは分離しているように示しているが、前記した保持部分５ｂは半導体チップ１と接着しているものであり、図示している箇所は、リードフレーム５の半導体チップ１の端子１ａと電気的な接続を行うインナーリード部８の部分の断面図である。
【０００８】
そして図９（ｂ）に示すように、リードフレーム５の外周部を押さえるクランパー９ａと、インナーリード部８を押さえるクランパー９ｂによりリードフレーム５及びインナーリード部８を押さえ、半導体チップ１の主面上にインナーリード部８を接触させる。そしてワイヤーボンダーのキャピラリー１０により金属細線１１でインナーリード部８と半導体チップ１の端子１ａとを接続する。ここで半導体チップ１の主面上にインナーリード部８を接触させる目的は、金属細線１１の接続を安定に行うためである。
【０００９】
次に図９（ｃ）に示すように、クランパー９ａ，９ｂを除去する事によりインナーリード部８が元の状態に戻り、図９（ｄ）に示すようにインナーリード部８と半導体チップ１とが金属細線１１により電気的に接続される。
【００１０】
次に樹脂封止工程について説明する。
図１０（ａ）に示すように、半導体チップ１と保持部分５ｂとが接着剤３により接着された図９（ｄ）の半製品をリードフレーム封止用の金型１２内にセットする。そして図１０（ｂ）に示すように、金型１２のゲート口１３より封止樹脂１４を注入する。樹脂注入後の状態を図１０（ｃ）に示す。以上のような工程により、図１０（ｄ）に示すような半導体チップ１とインナーリード部の保持部分５ｂとを接着剤３により固定し、外周を封止樹脂１４で封止したＬＯＣ型の半導体装置が製造されるものである。図１０（ｄ）の状態からリードフレーム８の不要な箇所を裁断して半導体装置が完成する。
【００１１】
【発明が解決しようとする課題】
しかしながら従来の半導体装置製造方法では、半導体チップ１とインナーリード部の保持部分５ｂとを接着剤により接着固定していたが、接着剤が必要以上に保持部分からはみ出したり、または接着剤３がインナーリード部と半導体チップ主面との隙間を伝って浸延するという課題があった。すなわち接着剤の余分なはみ出し、または浸延によって、保持部分の表面にまで接着剤が被覆し、外囲を封止樹脂により封止した際には熱衝撃等の信頼性に悪影響を及ぼすという問題と、保持部分５ｂの先端部まで接着剤が浸延し、インナーリード部のボンディング箇所に接着剤が被覆することになり、後工程の金属細線による接続時に金属細線が接続できないという問題があった。また接着強度の面では保持部分毎にはみ出しや浸延が発生することにより接着強度に差が生じ、信頼性に問題があった。
【００１２】
さらに、従来構造の半導体装置でワイヤーボンドを行う際、インナーリード部先端をクランパーで押さえて、半導体チップ１の主面上の端子１ａとインナーリード部８との間を金属細線１１で接続する方法を取る。従って、従来のインナーリード部の位置を接着剤で接着した場合、クランパーと接着点との距離が短くなる為に、インナーリード部の塑性変形が生じ、リード先端付近が半導体チップ主面と近接することでリードの入力容量が増加するという問題点があった。
【００１３】
本発明は、前記従来の課題を解決するものであり、半導体チップを接着剤を介してリード部分で保持する構造の半導体装置において、半導体チップとリードの保持部分との接着構造に着目して、接着強度を向上させつつ接着剤の余分なはみ出しや浸延を防止した半導体装置及びその製造方法を提供することを目的とする。
【００１４】
さらに、本発明は、リードフレームを半導体チップの主面に取り付けるためにインナーリード部の側方から枝分かれした分岐部の先端に設けた分岐パッド部を半導体チップのコーナー近傍に接着固定することで樹脂封止の際の流動抵抗のアンバランスにより発生する半導体チップの正規の位置からのズレや半導体チップの傾きを防止することを目的とする。
【００１５】
前記課題を解決するために本発明の半導体装置は、半導体チップと、リードフレームを前記半導体チップの主面に設けるためにインナーリード部から枝分かれした分岐部の先端に設けられた分岐パッド部と、前記半導体チップと分岐パッド部との間に設けられた接着剤と、前記半導体チップの端子と前記インナーリード部とを電気的に接続する接続手段と、少なくとも前記半導体チップの外周を封止した封止樹脂と、前記封止樹脂から露出し、前記インナーリード部と接続したアウターリードとよりなり、前記分岐パッド部は、１箇所以上の貫通孔を有する。かかる構成によって、光熱硬化型接着剤により前記分岐パッド部を半導体チップ表面と接続する際に、光を照射することによって予め仮硬化をすることができる。
【００１６】
また、具体的にはインナーリード部から枝分かれした分岐部の先端に設けられた分岐パッド部の被接着面は、錫もしくは銅を５μｍ以下の厚みにメッキする。また、前記半導体チップの主面と前記分岐パッド部との間を接続する接着剤は、２９０ｎｍ〜４３６ｎｍの波長の光および／または熱で硬化反応が進行し、硬化後の硬化収縮率は３％以下である。また、接着剤に光熱硬化型接着剤を用い、この光熱硬化型接着剤の粘度が、５０ｐｏｉｓｅ〜５００ｐｏｉｓｅのものを使用している。また、前記分岐パッド部から成る接着部は、少なくとも半導体チップ主面の３箇所以上に位置する。分岐パッド部が半導体チップ部に接着された接着位置において、分岐パッド部は、半導体チップの４つのコーナーの対角線に対して±３０゜内に配置する。また、前記分岐パッド部は、その中心が前記半導体チップのエッジから３ｍｍ以内の点に設けている。
【００１７】
さらに接着固定に使用する接着剤は硬化収縮率が３％以下のものとする。
また半導体装置の製造方法は、絶縁層がその表面に形成された半導体チップを供給する工程と、半導体チップを所定の位置に所望の精度で再配置する工程と、半導体チップ主面の絶縁膜上に光熱硬化型接着剤を所定の厚みに塗布する工程と、インナーリード部の側方から枝分かれした分岐部の先端に設けられた分岐パッド部を有するリードフレームを半導体チップ上に供給する工程と、半導体チップ主面の所定の位置に分岐パッド部が配置されるようにリードフレームを合わせる工程と、半導体チップ主面と分岐パッド部との間に設けられた接着剤に光（２９０ｎｍ〜４３６ｎｍの波長）を照射して接着剤を仮硬化する工程と、さらに前記接着剤を加熱硬化（１２０℃〜３００℃）することにより最終硬化する工程と、半導体チップの端子とインナーリード部先端とを金属細線で接続し電気的に導通させる工程と、アウターリード部を露出させて半導体チップの外囲を封止樹脂で封止する工程とより成るものである。
【００１８】
【発明の実施の形態】
以下、本発明の一実施形態について図面を参照しながら説明する
まず本実施形態の半導体装置の構成について説明する。図１〜図３に本実施形態の半導体装置の半製品を示す。各図において、（ａ）は平面図であり、（ｂ）及び（ｃ）は各Ａ−Ａ１、Ｂ−Ｂ１、Ｃ−Ｃ１、Ｄ−Ｄ１箇所の断面図である。なお、図１、図２、図３では、図面を簡略化するために、金属細線を省略し、各図の（ｂ）において、インナーリード部先端と半導体チップの端子を省略している。
【００１９】
図１（ａ）、図１（ｂ）、図１（ｃ）に示す構成は、最上層が絶縁層１５を有する半導体チップ１と、インナーリード部８と、リードフレーム５を半導体チップ１主面に取り付けるためにインナーリード部８の側方から分岐する分岐部５ｂの先端に設けられ、少なくとも一箇所以上の貫通孔１６を有する４個の分岐パッド部５ａと、半導体チップ１に分岐パッド５ａを接着するために塗布された光熱硬化型接着剤３とにより構成されている。
【００２０】
分岐パッド部５ａは、半導体チップ１の端子１ａとインナーリード部８先端とを電気的に接続する接続手段（金属細線）がボンディングしている箇所から離れた所に位置する。すなわち、分岐パッド５ａは、インナーリード部８のつけ根側方から分岐した分岐部５ｂの先端で、インナーリード部８の先端から離れた位置に形成されたものである。したがって、光熱硬化型接着剤３は、インナーリード部８の先端から離れた分岐パッド５ａに塗布される。
【００２１】
なお、分岐パッド部５ａの数は前記のように４個には限定されないが、２箇所しか無い場合、樹脂成形工程の樹脂注入時に溶融樹脂の流動バランスの崩れから、半導体チップが回転して実用に耐えないので、少なくとも３個以上必要である。
【００２２】
接着固定に使用する接着剤は硬化収縮率が３％以下のものが好ましい。すなわち、半導体チップ１の主面で複数の分岐パッド部５ａを支持した場合、収縮率の大きい接着剤を使用すると、各支持した支点の収縮バランスが崩れた時、半導体チップ１が傾斜する不都合が生じる。したがって、接着剤は硬化収縮率が３％以下のものが好ましい。
【００２３】
光熱硬化型接着剤３は、例えば、エポキシ系樹脂や感光性樹脂等を主成分とする液状樹脂に、ＳｉＯ2 （二酸化珪素）の微粉末を前記液状樹脂に対して重量比で５０〜８０％を混合してものを用いる。ただし、この光熱硬化型接着剤３は、かかる成分や配合割合に限定されない。
【００２４】
なお、エポキシ系の樹脂を主成分とする接着剤は、リードフレーム材（Ｆｅ−Ｎｉ合金）や銀メッキ面との接着力が弱く、銅や錫とは強く接着するので、分岐パッド部の被接着面は、錫もしくは銅を５μｍ以下の厚みにメッキしてある。
【００２５】
図２（ａ）、図２（ｂ）は、図１（ａ）、図１（ｂ）の分岐パッド部５ａの配置数が異なる場合の他の実施の形態である。図２の実施の形態は、分岐パッド部５ａの構成が、図１の実施の形態より一対多く形成され、中央部のインナーリード部８に分岐パッド部５ａが形成されている。この実施の形態の分岐パッド５ａもインナーリード部８の先端部から離れた位置にある。
【００２６】
図３（ａ）、図３（ｂ）は、分岐パッド部面に設けた貫通孔の数が図１（ａ）、図１（ｂ）の分岐パッド部の面に設けた貫通孔１６の数と異なる場合の他の実施の形態である。この図３の実施の形態の分岐パッド部５ａは、先端部が三角形をし、基端部が矩形をしており、この分岐パッド部５ａに三角形と矩形の貫通孔がそれぞれ１個づつ形成されている。もちろん、分岐パッド部５ａの形状や貫通孔の形状、数量等は本実施の形態に限定されないことは言うまでもない。
【００２７】
上記実施の形態のように、分岐パッド５ａがインナーリード部８の先端部から離れて設けられ、しかも、本発明の構造のインナーリード部８先端が半導体チップ１主面から３０〜１９０μｍ上に浮いた状態で位置することで、このインナーリード部８の先端と半導体チップ１の端子間に金属細線でワイヤーボンディングする際に、インナーリード部８の先端を押さえることにより生じるインナーリード部８先端の塑性変形が防止できる。
【００２８】
さらに、光熱硬化型接着剤３の粘度は、余分な浸延やタレ下がりを防止する観点から５０ｐｏｉｓｅ〜５００ｐｏｉｓｅのものを使用することが好ましい。しかし、接着剤に粘度の低い光熱硬化型接着剤３を使用して浸延が生じた場合でも、分岐パッド５ａがインナーリード部８の先端部から離れて設けられているため、インナーリード部８の先端部にまで光熱硬化型接着剤３が及ぶことはなく、後工程の金属細線による接続にも支障を生じない。
【００２９】
また、本発明のリードフレームを構成する分岐パッド５ａのパターンは、分岐パッド５ａの中心点が樹脂封止される半導体チップ１主面の各辺のエッジから３ｍｍ以内の点に配置することが好ましい。
【００３０】
また、本発明は、配置された分岐パッド部５ａの面には少なくとも１箇所以上の貫通孔１６を設ける。前記貫通孔１６の形成は、本発明半導体装置を組み立てるに当り、半導体チップ主面と分岐パッド部５ａを接着剤３により接着する際に、設備の時間当りの処理数量の向上を図るために設けてたものである。即ち、光熱硬化型接着剤３を用いた硬化は、光による短時間仮硬化と、熱によるバッチ処理もしくはインライン硬化から成りる。仮硬化は分岐パッド部５ａでリードフレーム５が取り付けられた半導体チップを次工程に送る際、半導体チップ１からリードフレームが脱落するのを防止することが目的であり、前記条件を満たす接着強化を必要とする。貫通孔は、以上の理由から光照射面積を確保し、接着強化の維持に貢献することを狙いとして形成されたものである。
【００３１】
さらに、分岐パッド部５ａは、具体的には少なくとも半導体チップ１の４つのコーナーの対角線に対して±３０゜内に配置する。この角度、すなわち接着位置は次のような理由から重要になる。即ち、樹脂封止工程で熱硬化型樹脂を用いて金型内に溶融樹脂を注入する時、樹脂は注入時間の経過と共に粘度上昇が生じる。その時、金型内に配置される半導体チップ１は、チップ主面の接着点と前記接着点の支持部分が前記角度範囲から外れた場合、半導体チップ１の上側と下側の溶融樹脂の流れの不均衡等で、その時の半導体チップ上下面での流動抵抗の不均衡増幅により、金型内半導体チップ１が元の位置から大きく上下に逸脱する。すなわち、半導体チップ１の上側または下側の各面と、金型壁面との間隔に違いがあれば、樹脂が流動する圧力に差が生じ、圧力の大きい流れが小さい流れの方に半導体チップ１を押し動かすことになる。これを防止するために、分岐パッド部５ａは、半導体チップ１の４つのコーナーの対角線上に配置し、その有効範囲として±３０゜を設定した。
【００３２】
また、半導体チップ１主面と分岐パッド５ａの接着固定は、光熱硬化型接着剤３の使用で分岐パッド５ａの貫通孔１６から照射される２９０ｎｍ〜４３６ｎｍの波長の光による仮硬化と、熱による最終硬化を採用する。その結果、仮硬化の採用は設備当たりの組立能力が飛躍的に増加する。
【００３３】
次に本実施形態の半導体装置の製造方法について図面を参照しながら説明する。
図４〜図６は本発明の半導体装置の製造方法を示す断面図である。
【００３４】
まず、図４を用いて、半導体チップ１の主面に分岐パッド部５ａを介してリードフレームを接着する半導体チップ１接着工程（ダイスボンド工程）について説明する。
【００３５】
図４（ａ）に示すように半導体チップ１を真空取り付け可能なステージ６上に載置する。ここでは半導体チップ１が不要な移動を起こさないように真空吸着により固定する。ステージ６にはリードフレーム５の位置を規制するピン２ａが設けられている。
【００３６】
そして図４（ｂ）に示すように、半導体チップ１上の所定の位置に、光熱硬化型接着剤３をノズル４により塗布する。所定の位置とは、リードフレーム５を半導体チップ１主面に取り付けるために、分岐部５ｂの先端に形成された分岐パッド部５ａを、半導体チップ主面に接着する箇所を言う。
【００３７】
つぎに、図４（ｃ）に示すように、光熱硬化型接着剤３が塗布された半導体チップ１と、リードフレーム５とを位置合わせする。リードフレーム５はその外側の位置規制孔にステージ２に設けたピン２ａを挿通することにより規制される。
【００３８】
そして、図４（ｄ）に示すように２９０ｎｍ〜４３６ｎｍの波長の光をリードフレーム５の分岐パッド部５ａ上から貫通孔１６を介して１〜１０秒照射し、光が浸入する深さまで仮硬化を行う。
【００３９】
前記のように、分岐パッド部５ａと半導体チップ１とを仮接着した後、図４（ｅ）に示すように、１２０℃〜３００℃の温度で３０分〜６０分間硬化炉ステージ１７で最終硬化を行って光熱硬化型接着剤３を硬化させる。光熱硬化型接着剤３の硬化は光と加熱で順次処理する方法と、加熱のみで処理する方法の２通りがある。
【００４０】
次にワイヤーボンド工程について説明する。
図５（ａ）に示すように、ヒーターブロック７上に、リードフレーム５を取り付けた半導体チップ１を真空吸着により固定する。なお図中、半導体チップ１とリードフレーム５とは分離しているように示しているが、前記した分岐パッド部５ａは、半導体チップと接続しているものであり、図示している箇所は、リードフレーム５の半導体チップ１と電気的な接続を行うインナーリード部８の断面である。
【００４１】
次に、図５（ｂ）に示すように、クランパー９ａ、９ｂによりインナーリード部８及びリードフレーム５を押さえ、絶縁層１５で保護された半導体チップ１主面上にインナーリード部８を接触させる。そして、ワイヤーボンダーのキャピラリー１０を用いて金属細線１１によってインナーリード部８と半導体チップ１の端子１ａとを接続する。ここで半導体チップ１主面上にインナーリード部８を接触させる目的は、金属細線１１の接続を安定に行うためである。
【００４２】
さらに、図５（ｃ）に示すようにクランパー９ａ、９ｂを除去することにより、インナーリード部８が元の状態に戻り、図５（ｄ）に示すようにインナーリード部８と半導体チップ１とが金属細線１１により電気的に接続される。
【００４３】
次に樹脂封止工程について説明する。
図６（ａ）に示すように、分岐パッド部５ａを介してリードフレーム５が光熱硬化型接着剤３により接着固定された半導体チップ１を封止用の金型１２内にセットする。
【００４４】
そして図６（ｂ）に示すように、金型１２のゲート口１３より封止樹脂１４を注入する。樹脂注入後の状態を図６（ｃ）に示す。
以上のような工程により図６（ｄ）に示すように、半導体チップ１にリードフレーム５の分岐パッド部５ａを光熱硬化型接着剤３により固定し、外周を封止樹脂１４で封止したＬＯＣ型の半導体装置が製造される。
【００４５】
以上、本実施形態の半導体装置の製造方法は、少なくとも、半導体チップ１にリードフレーム５を取り付ける分岐パッド部５ａを有し、分岐パッド部５ａの面は１箇所以上の貫通孔１６を有し、半導体チップ１の端子１ａと電気的に接続する部分が分岐パッド部５ａから離れているインナーリード部８と、インナーリード部８と接続したアウターリード部とを有するリードフレーム５を用いて、半導体チップ１をリードで接着固定したタイプの半導体装置を製造する場合に用いる。
【００４６】
分岐パッド部５ａが貫通孔１６を有することより、貫通孔１６を通して光熱硬化型接着剤３を硬化させるために必要な（波長２９０ｎｍ〜４３６ｎｍの）光を直接光熱硬化型接着剤３に照射することが出来る。このため、分岐パッド部５ａの貫通孔１６から露出した光熱硬化型接着剤３に光が当り、光が侵入した深さまで接着剤３が硬化する。従って、本発明の製造方法により、接着強度の向上と共に製造工程におけるインデックスの時間短縮が図れて製造効率を向上させる事が出来るものである。
【００４７】
なお、本実施形態で用いる光熱硬化型接着剤３は、超高圧水銀灯のｇ線やｉ線または２９０ｎｍの波長及びハロゲンランプの発光波長に感光感度を有し、粘度は光熱硬化型接着剤３の余分な浸延やタレ下がりを防止する観点から５０ｐｏｉｓｅ〜５００ｐｏｉｓｅのものとする。
【００４８】
以上、本実装形態ではインナーリード部８から枝分かれした分岐パッド部５ａと、半導体チップ１主面とを光熱硬化型接着剤３により接着固定する際、インナーリード部８は、分岐パッド部５ａのボンディング箇所から離れて設けられているので、光熱硬化型接着剤３が余分に浸延してもインナーリード部８まで延在する危険性がなく金属細線１１の接続不良誘発を防止する。
【００４９】
【発明の効果】
以上、本発明の半導体装置は、インナーリード部と枝分かれして形成される分岐パッド部と、半導体チップ主面とを光熱硬化型接着剤により接着固定するタイプの半導体装置であって、前記分岐パッド部はインナーリード部の先端部から離されて設けられているので、半導体チップ主面に分岐パッド部を接着した際に光熱硬化型接着剤が余分にはみ出しても、はみ出した光熱硬化型接着剤はインナーリード部の先端部まで延在することなく、接続不良を防止できるものである。
【００５０】
また、本発明の半導体装置は、インナーリード部の先端部が半導体チップ主面と所定の間隔を保って浮いている構造となる。一方、インナーリード部は分岐パッド部と分岐し、金属細線で半導体チップの端子と接続されるインナーリード部の先端は、半導体チップの主面に光熱硬化型接着剤により接着固定されている分岐パッド部と離れている。従って、ワイヤーボンディング時にインナーリード部先端近傍をクランパーで押さえてもインナーリード部は塑性変形を起こさず元の状態に復帰できるものである。
【００５１】
さらに、本発明の半導体装置は搭載する半導体チップコーナーの対角線近傍の少なくとも３箇所以上に分岐パッド部を設けることで、樹脂封止の際の半導体チップ傾きや正規の位置からの上下への移動が防止出来るものである。
【図面の簡単な説明】
【図１】（ａ）は本発明の一実施形態の半導体装置の半製品を示す平面図、（ｂ）は図１（ａ）のＡ−Ａ１線断面図、（ｃ）は同、Ｂ−Ｂ１線断面図である。
【図２】（ａ）は本発明の他の実施形態の半導体装置の半製品を示す平面図、（ｂ）は図２（ａ）のＣ−Ｃ１線断面図である。
【図３】（ａ）は本発明のさらに他の実施形態の半導体装置の半製品を示す平面図、（ｂ）は図３（ａ）のＤ−Ｄ１線断面図である。
【図４】本発明の一実施形態の半導体装置の製造方法（チップ接着工程）を示す断面図である。
【図５】本発明の一実施形態の半導体装置の製造方法（ワイヤーボンド工程）を示す断面図である。
【図６】本発明の一実施形態の半導体装置の製造方法（樹脂封止工程）を示す断面図である。
【図７】（ａ）は従来の半導体装置の半製品を示す平面図、（ｂ）は図７（ａ）のＥ−Ｅ１部断面図である。
【図８】従来の半導体装置の製造方法（チップ接着工程）を示す断面図である。
【図９】従来の半導体装置の製造方法（ワイヤーボンド工程）を示す断面図である。
【図１０】従来の半導体装置の製造方法（樹脂封止工程）を示す断面図である。
【符号の説明】
１ 半導体チップ
１ａ 端子
２ ステージ（チップ接着装置）
２ａ ピン
３ 光熱硬化型接着剤（接着剤）
４ ノズル
５ リードフレーム
５ａ 分岐パッド部
５ｂ インナーリード部の保持部分
５ｃ 分岐部
６ ステージ
７ ヒーターブロック（ワイヤーボンダー）
８ インナーリード部
９ａ クランパー（フレーム）
９ｂ クランパー（インナーリード部）
１０ キャピラリー
１１ 金属細線
１２ 金型
１３ ゲート口
１４ 封止樹脂
１５ 絶縁層
１６ 貫通孔
１７ 硬化炉ステージ
Claims (8)
- 半導体チップと、
リードフレームを前記半導体チップの主面に設けるためにインナーリード部から枝分かれした分岐部の先端に設けられた分岐パッド部と、
前記半導体チップと前記分岐パッド部との間に設けられた接着剤と、
前記半導体チップの端子と前記インナーリード部とを電気的に接続する接続手段と、
少なくとも前記半導体チップの外周を封止した封止樹脂と、
前記封止樹脂から露出し、前記インナーリード部と接続したアウターリードと、よりなり、
前記分岐パッド部は、１箇所以上の貫通孔を有することを特徴とする半導体装置。 - 半導体チップと、
リードフレームを前記半導体チップの主面に設けるためにインナーリード部から枝分かれした分岐部の先端に設けられた分岐パッド部と、
前記半導体チップと前記分岐パッド部との間に設けられた接着剤と、
前記半導体チップの端子と前記インナーリード部とを電気的に接続する接続手段と、
少なくとも前記半導体チップの外周を封止した封止樹脂と、
前記封止樹脂から露出し、前記インナーリード部と接続したアウターリードと、よりなり、
前記分岐パッド部の被接着面は、錫もしくは銅を５μｍ以下の厚みにメッキすることを特徴とする半導体装置。 - 前記半導体チップの主面と前記分岐パッド部との間を接続する接着剤は、２９０ｎｍ〜４３６ｎｍの波長の光および／または熱で硬化反応が進行し、硬化後の硬化収縮率は３％以下であることを特徴とする請求項１または２に記載の半導体装置。
- 接着剤は光熱硬化型接着剤を用い、この光熱硬化型接着剤の粘度が、５０ｐｏｉｓｅ〜５００ｐｏｉｓｅのものを使用したことを特徴とする請求項３に記載の半導体装置。
- 前記分岐パッド部から成る接着部は、少なくとも半導体チップ主面の３箇所以上に位置することを特徴とする請求項１または２に記載の半導体装置。
- 分岐パッド部が半導体チップ部に接着された接着位置において、分岐パッド部は、半導体チップの４つのコーナーの対角線に対して±３０゜内に配置することを特徴とする請求項１または２に記載の半導体装置。
- 前記分岐パッド部は、その中心が前記半導体チップのエッジから３ｍｍ以内の点に設けることを特徴とする請求項１または６に記載の半導体装置。
- チップ接着工程において、２９０ｎｍ〜４３６ｎｍの波長の光および／または熱で硬化反応が進行し、硬化後の硬化収縮率は３％以下である光熱硬化型接着剤を用い、リードフレームを半導体チップの主面に設けるために、インナーリード部から枝分かれした分岐部の先端に設けられた分岐パッド部と、半導体チップ主面とを接着するに当り、予め光による仮硬化を行った後、熱による最終硬化を行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19640798A JP3805108B2 (ja) | 1998-07-13 | 1998-07-13 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19640798A JP3805108B2 (ja) | 1998-07-13 | 1998-07-13 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000031200A JP2000031200A (ja) | 2000-01-28 |
| JP3805108B2 true JP3805108B2 (ja) | 2006-08-02 |
Family
ID=16357356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19640798A Expired - Fee Related JP3805108B2 (ja) | 1998-07-13 | 1998-07-13 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3805108B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100652517B1 (ko) | 2004-03-23 | 2006-12-01 | 삼성전자주식회사 | 리드-칩 직접 부착형 반도체 패키지, 그 제조 방법 및 장치 |
| JP6127651B2 (ja) | 2013-03-29 | 2017-05-17 | セイコーエプソン株式会社 | 電子デバイス、電子機器、移動体および電子デバイスの製造方法 |
-
1998
- 1998-07-13 JP JP19640798A patent/JP3805108B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000031200A (ja) | 2000-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2531382B2 (ja) | ボ―ルグリッドアレイ半導体装置およびその製造方法 | |
| KR100753751B1 (ko) | 반도체 집적 회로 장치 | |
| US6510976B2 (en) | Method for forming a flip chip semiconductor package | |
| JP3207738B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH11219984A (ja) | 半導体装置パッケージおよびその製造方法ならびにそのための回路基板 | |
| JPH11260985A (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 | |
| US6777264B2 (en) | Method of manufacturing a semiconductor device having a die pad without a downset | |
| JP3631922B2 (ja) | センタパッド型半導体パッケージ素子の製造方法 | |
| JPH0745641A (ja) | 半導体装置の実装方法 | |
| JPH05267555A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法 | |
| JP3805108B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000124344A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH11260990A (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 | |
| JP3381563B2 (ja) | 半導体装置の製造方法 | |
| JP3014577B2 (ja) | 半導体装置の製造方法 | |
| JP2001298102A (ja) | 機能素子の実装構造およびその製造方法 | |
| JPH0689914A (ja) | 半導体装置の封止方法 | |
| JP3218816B2 (ja) | 半導体装置 | |
| JPH0442922Y2 (ja) | ||
| JP3277830B2 (ja) | 電子部品の組立て方法 | |
| JP3853101B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1098077A (ja) | 半導体装置の製造方法 | |
| JPH0629427A (ja) | 半導体搭載用基板 | |
| JP2001127102A (ja) | 半導体装置およびその製造方法 | |
| JPH0982846A (ja) | 樹脂封止型半導体装置及びその製造方法及びそれに用いるリードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060313 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060509 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |