CN116472610A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN116472610A
CN116472610A CN202180071491.7A CN202180071491A CN116472610A CN 116472610 A CN116472610 A CN 116472610A CN 202180071491 A CN202180071491 A CN 202180071491A CN 116472610 A CN116472610 A CN 116472610A
Authority
CN
China
Prior art keywords
wire
semiconductor element
die pad
semiconductor device
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180071491.7A
Other languages
English (en)
Inventor
松原弘招
大角嘉藏
菊地登茂平
松丸慎吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN116472610A publication Critical patent/CN116472610A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H01L2224/48456—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inverter Devices (AREA)

Abstract

半导体器件具有：包含第一裸片焊盘和第二裸片焊盘的导电支承部件；搭载于第一裸片焊盘的第一半导体元件；搭载于第二裸片焊盘的构成第一输出侧电路的第二半导体元件；和密封树脂。第一半导体元件具有：构成输入侧电路的电路构成部；和对输入侧电路与第一输出侧电路的信号的发送接收进行中继并且将输入侧电路和第一输出侧电路相互绝缘的绝缘部。密封树脂具有在x方向上相互隔开间隔的第一侧面和第二侧面以及与y方向的正交的第三侧面。导电支承部件包含从第一侧面突出的多个输入侧端子和从第二侧面突出的多个第一输出侧端子。导电支承部件不从第三侧面露出。

Description

半导体器件
技术领域
本发明涉及在1个封装体内在多个半导体元件之间插设绝缘部来进行信号传送的半导体器件。
背景技术
一直以来，在家用电器或电动汽车(包含混合动力汽车。以下，同样。)等中使用了逆变器装置。例如搭载于电动汽车的逆变器装置具有IGBT(Insulated Gate BipolarTransistor：绝缘栅双极晶体管)或MOSFET(Metal Oxide Semiconductor Field EffectTransistor：金属氧化物半导体场效应晶体管)等的多个功率半导体和除此以外的半导体器件(具有控制元件和驱动元件)。在该逆变器装置中，从ECU(Engine Control Unit：发动机控制单元)输出的控制信号输入到半导体器件的上述控制元件。控制元件将控制信号转换为PWM(Pulse Width Modulation：脉冲宽度调制)控制信号，并将其传送到上述驱动元件。驱动元件基于PWM控制信号，使多个(例如6个)功率半导体按所希望的时刻进行开关动作。通过使6个功率半导体在所希望的时刻进行开关动作，从车载用蓄电池的直流电力生成电动机驱动用的三相交流电力。在专利文献1中公开有在电动机驱动装置中利用的半导体器件(驱动电路)的一例。
上述的控制元件和驱动元件例如配置在1个封装体内。另外，存在控制元件要求的电源电压与驱动元件要求的电源电压的电压值不同的情况。在这样的情况下，要求在去往控制元件的导电路径与去往驱动元件的导电路径之间提高绝缘耐压。
现有技术文献
专利文献
专利文献1：日本特开2014-155412号公报。
发明内容
发明要解决的问题
鉴于上述情况，本发明的问题之一在于，提供能够实现绝缘耐压的提高的半导体器件。
用于解决问题的技术手段
基于本发明提供的半导体器件，其具有导电支承部件、第一半导体元件、第二半导体元件和密封树脂。所述导电支承部件包含第一裸片焊盘和第二裸片焊盘，与所述第一裸片焊盘隔开间隔地配置在与厚度方向正交的第一方向的一侧，并且电位与所述第一裸片焊盘的电位不同。所述第一半导体元件搭载于所述第一裸片焊盘。所述第二半导体元件搭载于所述第二裸片焊盘，并且与所述第二裸片焊盘一起构成输出侧电路。所述密封树脂覆盖所述导电支承部件的至少一部分以及所述第一半导体元件和所述第二半导体元件。所述第一半导体元件具有：与所述第一裸片焊盘一起构成输入侧电路的电路构成部；和对所述输入侧电路与所述输出侧电路的信号的发送接收进行中继，且将所述输入侧电路和所述输出侧电路相互绝缘的绝缘部。所述导电支承部件包含：在所述第一方向上相互隔开间隔地配置，并且至少任一者与所述输入侧电路导通的多个输入侧端子；和在所述第一方向上相互隔开间隔地配置，并且至少任一者与所述输出侧电路导通的多个输出侧端子。所述密封树脂具有：第一侧面，其位于与所述厚度方向和所述第一方向正交的第二方向的一侧，并且所述多个输入侧端子从所述第一侧面突出；第二侧面，其位于所述第二方向的另一侧，并且所述多个输出侧端子从所述第二侧面突出；第三侧面，其位于所述第一方向的一侧，并且与所述第一侧面和所述第二侧面相连；和第四侧面，其位于所述第一方向的另一侧，并且与所述第一侧面和所述第二侧面相连。所述导电支承部件不从所述第三侧面露出。
发明效果
基于上述结构，第一半导体元件具有对输入侧电路与输出侧电路的信号的发送接收进行中继并且将输入侧电路和输出侧电路相互绝缘的绝缘部。因此，能够实现输入侧电路与输出侧电路之间的绝缘耐压的提高。另外，导电支承部件不从密封树脂的第三侧面露出。因此，多个输入侧端子与多个输出侧端子的绝缘距离(沿面距离)变长。由此，能够进一步实现绝缘耐压的提高。
本发明的其他的特征和优点，通过参照附图在以下进行的详细的说明能够更加明确。
附图说明
图1是表示本发明的第一实施方式的半导体器件的平面图。
图2是表示图1的半导体器件的平面图，是透视了密封树脂的图。
图3是表示图1的半导体器件的正面图。
图4是表示图1的半导体器件的背面图。
图5是表示图1的半导体器件的左侧面图。
图6是表示图1的半导体器件的右侧面图。
图7是沿着图2的VII-VII线的截面图。
图8是沿着图2的VIII-VIII线的截面图。
图9是图2的部分放大图。
图10是图2的部分放大图。
图11是表示图1的半导体器件的制造方法的工序的平面图。
图12是表示图1的半导体器件的制造方法的工序的平面图。
图13是表示图1的半导体器件的制造方法的工序的平面图。
图14是表示本发明的第二实施方式的半导体器件的平面图。
具体实施方式
以下，关于本发明的优选实施方式，参照附图进行具体的说明。
本发明中，“某物A形成于某物B”和“某物A形成于某物B上”是指，除非另有规定，包括“某物A直接形成于某物B”和“某物A与某物B之间插设有其他物并且某物A形成于某物B的情况”。同样地，“某物A配置于某物B”和“某物A配置于某物B上”是指，除非另有规定，包括“某物A直接配置于某物B”和“在某物A与某物B之间插设有其他物并且某物A配置于某物B的情况”。同样地，“某物A位于某物B上”是指，除非另有规定，包括“某物A与某物B相接触，且某物A位于某物B上”和“在某物A与某物B之间插设有其他物，且某物A位于某物B上的情况”。另外，“在某方向上看某物A与某物B重叠”是指，除非另有规定，包括“某物A与某物B的全部重叠”和“某物A与某物B的一部分重叠的情况”。
图1～图10表示了基于第一实施方式的半导体器件的一例。图示的半导体器件A10是封装型的装置，具有第一半导体元件11、第二半导体元件12、第三半导体元件13、导电支承部件2、多个导线61、62、63、64和密封树脂7。导电支承部件2包括第一裸片焊盘3、第二裸片焊盘4a、第三裸片焊盘4b、多个输入侧端子51、多个第一输出侧端子52和多个第二输出侧端子53。半导体器件A10例如是表面安装在电动汽车的逆变器装置的配线基板上的结构，但本发明不限于此。即，半导体器件A10也可以用于其他的用途，能够起到其他的功能。半导体器件A10的封装形式为SOP(Small Outline Package：小尺寸封装)，但也可以是其他的封装形式。
图1是表示半导体器件A10的平面图。图2是表示半导体器件A10的平面图，用假想线(两点划线)表示密封树脂7的外形。图3是表示半导体器件A10的正面图。图4是表示半导体器件A10的背面图。图5是表示半导体器件A10的左侧面图。图6是表示半导体器件A10的右侧面图。图7是沿着图2的VII-VII线的截面图。图8是沿着图2的VIII-VIII线的截面图。图9是图2的部分放大图(后述的导线61c的二次键合部6b附近)。图10是图2的部分放大图(后述的导线61a的二次键合部6b附近)。
半导体器件A10在厚度方向看(平面视)的形状为长矩形形状。为了说明的方便，将半导体器件A10的厚度方向作为z方向。另外，将与z方向正交且沿着半导体器件A10的短边的方向作为x方向，将与z方向和x方向正交的方向作为y方向。并且，将z方向的一侧作为z1侧，将另一侧作为z2侧。关于这一点，在x方向和y方向也是同样的。也存在x方向和y方向分别称为“第一方向”和“第二方向”(或者相反)的情况。此外，半导体器件A10的形状和尺寸等没有特别的限定。
第一半导体元件11、第二半导体元件12和第三半导体元件13是作为半导体器件A10的功能中枢的元件。
第一半导体元件11如图2所示，搭载于导电支承部件2的一部分(后述的第一裸片焊盘3)，配置在半导体器件A10的x方向和y方向的中央。第一半导体元件11在z方向上看是在x方向上较长的矩形形状。第一半导体元件11具有由Si构成的基板(未图示)，在该基板上，如图2所示形成有电路构成部111和绝缘部112。
电路构成部111配置在第一半导体元件11的x方向x1侧，具有：将从ECU等输入的控制信号转变为PWM控制信号的电路；和用于将PWM控制信号向第二半导体元件12和第三半导体元件13传送的发送电路。在本实施方式中，电路构成部111被输入高侧用的控制信号和低侧用的控制信号，将高侧用的PWM控制信号传送到第二半导体元件12，将低侧用的PWM控制信号传送到第二半导体元件12。
绝缘部112配置在第一半导体元件11的x方向x2侧，是用于将PWM控制信号在绝缘状态下传送的部分。绝缘部112在第一半导体元件11的内部与电路构成部111导通，将从电路构成部111的发送电路输入的PWM控制信号在绝缘状态下向第二半导体元件12和第三半导体元件13传送。即，绝缘部112对电路构成部111与第二半导体元件12和第三半导体元件13的信号的发送接收进行中继，并且，将电路构成部111与第二半导体元件12和第三半导体元件13相互绝缘。绝缘部112例如是感应式。在本实施方式中，绝缘部112是通过使形成在基板上的例如由Cu构成的多个电感器(线圈)感应耦合，而进行在绝缘状态下的电信号的传送的绝缘型变压器。多个电感器包括发送侧电感器和接收侧电感器，这些电感器在第一半导体元件11的厚度方向(z方向)上相互层叠。在发送侧电感器与接收侧电感器之间，插设有由SiO2等构成的电介质层。通过电介质层，发送侧电感器与接收侧电感器被电绝缘。在本实施方式中，表示了绝缘部112为感应式的情况，绝缘部112也可以是电容型。电容型的绝缘元件作为一例是电容器。
第一半导体元件11将从电路构成部111发送的PWM控制信号经由绝缘部112发送到第二半导体元件12和第三半导体元件13。
第二半导体元件12和第三半导体元件13分别具有接收PWM控制信号的接收电路和基于所接收的PWM控制信号进行开关元件(例如IGBT或MOSFET等)的开关动作的电路(栅极驱动器)。第二半导体元件12如图2所示，搭载于导电支承部件2的一部分(后述的第二裸片焊盘4a)，相对于第一半导体元件11配置在y方向的y1侧。第二半导体元件12使高侧的开关元件驱动。第三半导体元件13如图2所示，搭载于导电支承部件2的一部分(后述的第三裸片焊盘4b)，相对于第一半导体元件11配置在y方向的y2侧。第三半导体元件13使低侧的开关元件驱动。
第一半导体元件11也可以对第二半导体元件12和第三半导体元件13传送PWM控制信号以外的信号。另外，第二半导体元件12和第三半导体元件13也可以将例如来自设置在电动机附近的温度传感器的检测信号等的信号传送到第一半导体元件11。
在电动汽车等的逆变器装置中的电动机驱动电路中，通常使用将低侧开关元件和高侧开关元件成图腾柱状地连接的半桥电路。在绝缘栅极驱动器中，在任意的时刻成为导通的开关仅为低侧开关元件或高侧开关元件之中的任意一方。在高电压区域中，因为低侧开关元件的源极和驱动该开关元件的绝缘栅极驱动器的基准电位被接地连接，栅极-源极间电压以接地为基准进行动作。另一方面，高侧开关元件的源极和驱动该开关元件的绝缘栅极驱动器的基准电位连接于半桥电路的输出节点。因为根据低侧开关元件和高侧开关元件的哪一者是导通的，半桥电路的输出节点的电位发生变化，所以驱动高侧开关元件的绝缘栅极驱动器的基准电位发生变化。当高侧开关元件导通时，该基准电位成为与施加于高侧开关元件的漏极的电压等效的电压(例如600V以上)。在半导体器件A10中，第二半导体元件12作为驱动高侧开关元件的绝缘栅极驱动器来使用。因为第二半导体元件12与第一半导体元件11的电路构成部111为了确保绝缘性而被分开接地，所以与电路构成部111的接地相比较，对第二半导体元件12过渡性地施加600V以上的电压。在第一半导体元件11的电路构成部111与第二半导体元件12之间产生显著的电位差，因此，在半导体器件A10中，包含第一半导体元件11的电路构成部111的输入侧电路与包含第二半导体元件12的第一输出侧电路通过第一半导体元件11的绝缘部112被绝缘。即，第一半导体元件11的绝缘部112将设为相对低电位的输入侧电路与设为相对高电位的第一输出侧电路绝缘。另外，在半导体器件A10中，也存在第三半导体元件13作为驱动高侧开关元件的绝缘栅极驱动器来使用的情况。因此，在本实施方式中，包含第一半导体元件11的电路构成部111的输入侧电路与包含第三半导体元件13的第二输出侧电路，也通过第一半导体元件11的绝缘部112被绝缘。
在第一半导体元件11的上表面(朝向z1侧的面)设置有多个电极。这些电极与在第一半导体元件11构成的电路导通。同样地，在第二半导体元件12的上表面(朝向z1侧的面)设置有多个电极。这些电极与在第二半导体元件12构成的电路导通。在第三半导体元件13的上表面(朝向z1侧的面)设置有多个电极。这些电极与在第三半导体元件13构成的电路导通。
导电支承部件2在半导体器件A10中是构成第一半导体元件11、第二半导体元件12及第三半导体元件13与逆变器装置的配线基板的导通路径的部件。导电支承部件2例如由组分中含有Cu的合金构成。导电支承部件2由后述的引线框架81形成。导电支承部件2搭载第一半导体元件11、第二半导体元件12和第三半导体元件13。如图2所示，导电支承部件2包括第一裸片焊盘3、第二裸片焊盘4a、第三裸片焊盘4b、多个输入侧端子51、第一输出侧端子52和多个第二输出侧端子53。
第一裸片焊盘3在半导体器件A10中配置在x方向和y方向的中央。第二裸片焊盘4a相对于第一裸片焊盘3在y方向的y1侧与第一裸片焊盘3隔开间隔地配置。第三裸片焊盘4b相对于第一裸片焊盘3在y方向的y2侧与第一裸片焊盘3隔开间隔地配置。
第一裸片焊盘3如图2、图7和图8所示搭载有第一半导体元件11。第一裸片焊盘3与第一半导体元件11导通，是上述的输入侧电路的一个要素。第一裸片焊盘3例如在z方向看的形状为大致矩形形状。第一裸片焊盘3具有第一主面31和第一背面32。第一主面31和第一背面32如图7和图8所示在z方向上隔开间隔。第一主面31朝向z1侧，第一背面32朝向z2侧。第一主面31和第一背面32分别是大致平坦的。第一半导体元件11通过未图示的导电性接合材料(焊料、金属膏、烧结金属等)与第一主面31接合。
第二裸片焊盘4a如图2和图8所示，搭载有第二半导体元件12。第二裸片焊盘4a与第二半导体元件12导通，是上述的第一输出侧电路的一个要素。第二裸片焊盘4a例如在z方向看的形状为大致矩形形状。第三裸片焊盘4b如图2和图8所示，搭载有第三半导体元件13。第三裸片焊盘4b与第三半导体元件13导通，是上述的第二输出侧电路的一个要素。第三裸片焊盘4b例如在z方向看的形状为大致矩形形状。第二裸片焊盘4a和第三裸片焊盘4b分别具有第二主面41和第二背面42。第二主面41和第二背面42如图8所示在z方向上隔开间隔。第二主面41朝向z1侧，第二背面42朝向z2侧。第二主面41和第二背面42分别是大致平坦的。第二半导体元件12通过未图示的导电性接合材料接合于第二裸片焊盘4a的第二主面41。第三半导体元件13通过未图示的导电性接合材料接合于第三裸片焊盘4b的第二主面41。
多个输入侧端子51是接合于逆变器装置的配线基板，从而构成半导体器件A10与上述配线基板的导电路径的部件。多个输入侧端子51根据需要与第一半导体元件11导通，是上述的输入侧电路的一个要素。如图1、图2和图5所示，多个输入侧端子51在y方向上相互隔开间隔地配置。多个输入侧端子51均相对于第一裸片焊盘3位于x方向的x1侧，从密封树脂7(后述的第一侧面73)向x方向的x1侧突出。多个输入侧端子51包括供给电压的电源端子、接地端子、分别输入2种控制输入信号的输入端子、输入禁用信号的输入端子和虚拟端子等。本实施方式中，半导体器件A10具有8个输入侧端子51。此外，输入侧端子51的数量没有特别的限定。各输入侧端子51具有引线部511和焊盘部512。
引线部511是沿着x方向延伸的长矩形形状的部位。引线部511包括从密封树脂7露出的部分和被密封树脂7覆盖的部分。如图7所示，引线部511之中从密封树脂7露出的部分被实施弯曲加工而呈鸥翼状。另外，在引线部511之中从密封树脂7露出的部分也可以实施镀覆处理。通过该镀覆处理形成的镀覆层例如由焊料等的含有Sn的合金构成，覆盖从密封树脂7露出的部分。该镀覆层在通过焊接将半导体器件A10表面安装在逆变器装置的配线基板时，是使焊料向该露出部分的附着良好的层，并且能够防止焊接导致的该露出部分的侵蚀。
焊盘部512与引线部511相连，并且是在y方向上比引线部511宽度宽的矩形形状的部位。在焊盘部512的上表面(朝向z1侧的面)也可以实施镀覆处理。通过该镀覆处理形成的镀覆层例如由含有Ag的金属形成，覆盖焊盘部512的上表面。该镀覆层提高后述的导线61的接合强度，并且保护引线框架81(后述)不受导线61的导线键合时的冲击。焊盘部512其整面被密封树脂7覆盖。焊盘部512是大致平坦的。
多个输入侧端子51包括输入侧端子51a、51b、51c、51d。输入侧端子51a如图2所示配置在y方向的最y1侧。输入侧端子51a是“输入侧第一端子”的一例。输入侧端子51b如图2所示与输入侧端子51a相邻地配置。输入侧端子51b是“输入侧第二端子”的一例。输入侧端子51c如图2所示与输入侧端子51b相邻地配置。输入侧端子51c通过焊盘部512与第一裸片焊盘3的y方向y1侧的端部的x方向x1侧位置相连。输入侧端子51d如图2所示配置在y方向的最y2侧。输入侧端子51d通过焊盘部512与第一裸片焊盘3的y方向y2侧的端部的x方向x1侧的位置相连。由此，输入侧端子51c和输入侧端子51d支承第一裸片焊盘3。输入侧端子51d为“支承端子”的一例，输入侧端子51c为“第二支承端子”的一例。另外，输入侧端子51c、51d以外的输入侧端子51与第一裸片焊盘3、第二裸片焊盘4a和第三裸片焊盘4b的任一者都不相连，分别是“独立端子”的一例。各输入侧端子51的形状没有特别的限定。
与多个输入侧端子51同样地，多个第一输出侧端子52是接合于逆变器装置的配线基板而构成半导体器件A10与上述配线基板的导电路径的部件。多个第一输出侧端子52根据需要与第二半导体元件12导通，是上述的第一输出侧电路的一个要素。如图1、图2和图6所示，多个第一输出侧端子52在y方向上相互隔开间隔地配置。多个第一输出侧端子52均相对于第二裸片焊盘4a位于x方向的x2侧，从密封树脂7(后述的第二侧面74)向x方向的x2侧突出。多个第一输出侧端子52包括供给电压的电源端子、接地端子、高侧用的输出端子和虚拟端子等。在本实施方式中，半导体器件A10具有4个第一输出侧端子52。此外，第一输出侧端子52的数量没有特别的限定。各第一输出侧端子52具有引线部521和焊盘部522。
引线部521是沿着x方向延伸的长矩形形状的部位。引线部521包括从密封树脂7露出的部分和被密封树脂7覆盖的部分。如图7所示，引线部521之中从密封树脂7露出的部分被实施弯曲加工而呈鸥翼状。另外，在引线部521之中从密封树脂7露出的部分，也可以与引线部511同样地形成有镀覆层(例如焊料等的含有Sn的合金)。
焊盘部522与引线部521相连，并且是在y方向上比引线部521宽度宽的部位。此外，焊盘部522的z方向看形状没有特别的限定。焊盘部522的上表面(朝向z1侧的面)也可以与焊盘部512的上表面同样地被镀覆层(例如含有Ag的金属)覆盖。焊盘部522遍及整面地被密封树脂7覆盖。焊盘部522是大致平坦的。此外，在本实施方式中，配置在最靠y2侧的第一输出侧端子52也可以具有焊盘部522。
多个第一输出侧端子52包含第一输出侧端子52a。第一输出侧端子52a如图2所示配置在从y方向的y1侧起的第三个。第一输出侧端子52a通过焊盘部522与第二裸片焊盘4a的x方向x2侧的端部相连，支承第二裸片焊盘4a。第一输出侧端子52a是“支承端子”的一例。另外，第一输出侧端子52a以外的第一输出侧端子52与第一裸片焊盘3、第二裸片焊盘4a和第三裸片焊盘4b的任一者均不相连，分别是“独立端子”的一例。各第一输出侧端子52的形状没有特别的限定。
与多个输入侧端子51同样地，多个第二输出侧端子53是接合于逆变器装置的配线基板而构成半导体器件A10与上述配线基板的导电路径的部件。多个第二输出侧端子53根据需要与第三半导体元件13导通，是上述的第二输出侧电路的一个要素。如图1、图2和图6所示，多个第二输出侧端子53在y方向上相互隔开间隔地配置。多个第二输出侧端子53均相对于第三裸片焊盘4b位于x方向的x2侧，从密封树脂7(后述的第二侧面74)向x方向的x2侧突出。另外，多个第二输出侧端子53相对于多个第一输出侧端子52配置在y方向的y2侧。多个第二输出侧端子53包括供给电压的电源端子、接地端子、低侧用的输出端子和虚拟端子等。本实施方式中，半导体器件A10包括4个第二输出侧端子53。此外，第二输出侧端子53的数量没有特别的限定。各第二输出侧端子53具有引线部531和焊盘部532。
引线部531是沿着x方向延伸的长矩形形状的部位。引线部531包括从密封树脂7露出的部分和被密封树脂7覆盖的部分。如图3所示，引线部531之中从密封树脂7露出的部分被实施弯曲加工而呈鸥翼状。另外，在引线部531之中从密封树脂7露出的部分，也可以与引线部511同样地形成有镀覆层(例如焊料等的含有Sn的合金)。
焊盘部532与引线部531相连，并且是在y方向上比引线部531宽度宽的部位。此外，焊盘部532的z方向看形状没有特别的限定。焊盘部532的上表面(朝向z1侧的面)也可以与焊盘部512的上表面同样地被镀覆层(例如含有Ag的金属)覆盖。焊盘部532遍及整面地被密封树脂7覆盖。焊盘部532是大致平坦的。本实施方式中，配置在最y1侧的第二输出侧端子53不具有焊盘部532。
多个第二输出侧端子53包括第二输出侧端子53a。第二输出侧端子53a如图2所示配置在从y方向的y1侧起的第二个。第二输出侧端子53a通过焊盘部532与第三裸片焊盘4b的x方向x2侧的端部相连，支承第三裸片焊盘4b。第二输出侧端子53a是“支承端子”的一例。另外，第二输出侧端子53a以外的第二输出侧端子53与第一裸片焊盘3、第二裸片焊盘4a和第三裸片焊盘4b的任一者均不相连，分别是“独立端子”的一例。各第二输出侧端子53的形状没有特别限定。
在半导体器件A10中，对第二半导体元件12或者第三半导体元件13，与第一半导体元件11的电路构成部111的接地相比较，被过渡性地施加600V以上的电压。因此，在与第二半导体元件12导通的第一输出侧端子52或与第三半导体元件13导通的第二输出侧端子53和与第一半导体元件11的电路构成部111导通的输入侧端子51之间，有时会产生显著的电位差。
多个导线61、多个导线62、多个导线63和多个导线64如图2所示，与导电支承部件2一起构成用于使第一半导体元件11、第二半导体元件12和第三半导体元件13发挥规定的功能的导通路径。多个导线61、多个导线62、多个导线63和多个导线64的各自的材料例如是含有Au、Cu或Al的金属。
多个导线61如图2所示，构成第一半导体元件11的电路构成部111与多个输入侧端子51的导通路径。通过多个导线61，第一半导体元件11的电路构成部111与多个输入侧端子51的至少任一者导通。多个导线61是上述的输入侧电路的一个要素。多个导线61各自如图2所示，与第一半导体元件11的电路构成部111的任意的电极和任意的输入侧端子51的焊盘部512接合。多个导线61包括导线61a、61b、61c。
导线61a与第一半导体元件11的电路构成部111的任意的电极和输入侧端子51a的焊盘部512接合。因此，导线61a比较长，另外在z方向上看与第二半导体元件12靠近地配置。导线61b与第一半导体元件11的电路构成部111的任意的电极和输入侧端子51b的焊盘部512接合。因此，导线61b也比较长。另外，在z方向上看，导线61a位于第二半导体元件12与导线61b之间。导线61a是“第一导线”的一例，导线61b是“第二导线”的一例。
导线61c与第一半导体元件11的电路构成部111的任意的电极和输入侧端子51d的焊盘部512接合。输入侧端子51d的焊盘部512与第一裸片焊盘3相连，输入侧端子51d支承第一裸片焊盘3。导线61c是“支承端子导线”的一例。导线61c以外的导线61是“独立端子导线”的一例。
多个导线62如图2和图8所示，构成第一半导体元件11的绝缘部112与第二半导体元件12或第三半导体元件13的导通路径。通过多个导线62，第一半导体元件11的绝缘部112与第二半导体元件12或第三半导体元件13相互导通。与第二半导体元件12连接的导线62是上述的第一输出侧电路的一个要素，与第三半导体元件13连接的导线62是上述的第二输出侧电路的一个要素。多个导线62各自如图2所示，与第一半导体元件11的绝缘部112的任意电极和第二半导体元件12或第三半导体元件13的任意电极接合。
多个导线63如图2所示，构成第二半导体元件12与多个第一输出侧端子52的导通路径。通过多个导线63，第二半导体元件12与多个第一输出侧端子52的至少任一者导通。多个导线63是上述的第一输出侧电路的一个要素。多个导线63各自如图2所示，与第二半导体元件12的任意电极和任意的第一输出侧端子52的焊盘部522接合。多个导线63包含导线63a。
导线63a与第二半导体元件12的任意电极和第一输出侧端子52a的焊盘部522接合。第一输出侧端子52a的焊盘部522与第二裸片焊盘4a相连，第一输出侧端子52a支承第二裸片焊盘4a。导线63a为“支承端子导线”的一例。导线63a以外的导线63分别是“独立端子导线”的一例。
多个导线64如图2所示，构成第三半导体元件13与多个第二输出侧端子53的导通路径。通过多个导线64，第三半导体元件13与多个第二输出侧端子53的至少任一者导通。多个导线64是上述的第二输出侧电路的一个要素。多个导线64各自如图2所示，与第三半导体元件13的任意电极和任意的第二输出侧端子53的焊盘部532接合。多个导线64包含导线64a。
导线64a与第三半导体元件13的任意电极和第二输出侧端子53a的焊盘部532接合。第二输出侧端子53a的焊盘部532与第三裸片焊盘4b相连，第二输出侧端子53a支承第三裸片焊盘4b。导线64a是“支承端子导线”的一例。导线64a以外的导线64分别是“独立端子导线”的一例。
如图9所示，导线61c包括导线部6a、二次键合部6b、安全键合(security bond)部6c。另外，导线61c具有未图示的一次键合部。一次键合部是与第一半导体元件11的电路构成部111的任意电极连接的连接部分。二次键合部6b(所谓的“新月形”)是与输入侧端子51d的焊盘部512连接的连接部分(压痕)。导线部6a是与一次键合部和二次键合部6b相连的导线本体部(线状部分)。安全键合部6c是在z方向上看与二次键合部6b重叠地形成的保护用部分，在z方向看的形状为圆形形状。在输入侧端子51d的焊盘部512的接合导线61c的面(朝向z方向z1侧的面，以下作为“接合面”)，形成有从该接合面凹陷的凹痕部6d。凹痕部6d在z方向看的形状为圆形形状，在导线61c的形成中的二次键合时形成。
在本实施方式中，在z方向上看，安全键合部6c的中心点C以二次键合部6b为基准，位于导线部6a的相反侧。换言之，接合面具有与将导线部6a延长并超过二次键合部6b的假想导线部对应的带状区域(参照图9中标注阴影的区域)。中心点C位于该带状区域内。另外，在z方向上看，二次键合部6b与导线部6a的边界，其整体被上述安全键合部6c覆盖(内含)。另外，在z方向上看，安全键合部6c与凹痕部6d重叠。在图中所示的例子中，凹痕部6d的一部分从安全键合部6c露出。像这样，因为安全键合部6c适当地覆盖二次键合部6b，由此能够将其保护，导线61c与接合面的连接可靠性提高。导线63a和导线64a的结构也与上述的导线61c的结构相同。
如图10所示，导线61a具有导线部6a和二次键合部6b。另外，导线61a具有未图示的一次键合部。一次键合部是与第一半导体元件11的电路构成部111的任意电极连接的连接部分。二次键合部6b是与输入侧端子51a的焊盘部512连接的连接部分。与上述导线61c的情况同样地，二次键合部6b在z方向看的形状为新月形状。导线部6a是与一次键合部和二次键合部6b相连的导线。在输入侧端子51a的焊盘部512的接合导线61a的面(朝向z方向z1侧的面，以下作为“接合面”)，形成有从该接合面凹陷的凹痕部6d。凹痕部6d在z方向看的形状为圆形形状，在导线61a的形成中的二次键合时形成。导线61a不具有与导线61c的安全键合部6c相当的部位，其他的结构与导线61c相同。导线61c以外的导线61、导线63a以外的导线63、和导线64a以外的导线64的结构，也与上述的导线61a的结构相同。
密封树脂7如图1所示，覆盖第一半导体元件11、第二半导体元件12、第三半导体元件13、第一裸片焊盘3、第二裸片焊盘4a、第三裸片焊盘4b、以及多个导线61～64的各导线、多个输入侧端子51的各输入侧端子、第一输出侧端子52和第二输出侧端子53各自的一部分。密封树脂7具有电绝缘性。密封树脂7例如由含有黑色的环氧树脂的材料构成。在z方向上看，密封树脂7是在y方向上较长的矩形形状。
如图3～图6所示，密封树脂7具有顶面71、底面72、第一侧面73、第二侧面74、第三侧面75和第四侧面76。
顶面71和底面72位于在z方向上相互隔开间隔的位置。顶面71和底面72在z方向上彼此朝向相反侧。顶面71位于z方向的z1侧，底面72位于z方向的z2侧。顶面71和底面72各自是大致平坦的。
第一侧面73、第二侧面74、第三侧面75和第四侧面76分别与顶面71和底面72相连，并且在z方向上被顶面71和底面72夹着。第一侧面73和第二侧面74在x方向上位于彼此隔开间隔的位置。第一侧面73和第二侧面74在x方向上彼此朝向相反侧。第一侧面73位于x方向的x1侧，第二侧面74位于x方向的x2侧。第三侧面75和第四侧面76在y方向上位于彼此隔开间隔的位置，并且与第一侧面73和第二侧面74相连。第三侧面75和第四侧面76在y方向上相互朝向相反侧。第三侧面75位于y方向的y1侧，第四侧面76位于y方向的y2侧。
如图1所示，多个输入侧端子51各自的一部分从第一侧面73突出。另外，多个第一输出侧端子52和多个第二输出侧端子53各自的一部分从第二侧面74突出。导电支承部件2不从第三侧面75和第四侧面76露出。
如图3～图5所示，第一侧面73包括第一区域731、第二区域732和第三区域733。第一区域731其z方向的一端与顶面71相连，并且z方向的另一端与第三区域733相连。第一区域731相对于顶面71倾斜。第二区域732其z方向的一端与底面72相连，并且z方向的另一端与第三区域733相连。第二区域732相对于底面72倾斜。第三区域733其z方向的一端与第一区域731相连，并且z方向的另一端与第二区域732相连。第三区域733沿着z方向和y方向的双方。在z方向上看，第三区域733位于比顶面71和底面72靠外方。多个输入侧端子51各自的一部分从第三区域733露出。
如图3、图4和图6所示，第二侧面74包括第四区域741、第五区域742和第六区域743。第四区域741其z方向的一端与顶面71相连，并且z方向的另一端与第六区域743相连。第四区域741相对于顶面71倾斜。第五区域742其z方向的一端与底面72相连，并且z方向的另一端与第六区域743相连。第五区域742相对于底面72倾斜。第六区域743其z方向的一端与第四区域741相连，并且z方向的另一端与第五区域742相连。第六区域743沿着z方向和y方向的双方。在z方向上看，第六区域743位于比顶面71和底面72靠外方。多个第一输出侧端子52和第二输出侧端子53各自的一部分从第六区域743露出。
如图4～图6所示，第三侧面75包括第七区域751、第八区域752和第九区域753。第七区域751其z方向的一端与顶面71相连，并且z方向的另一端与第九区域753相连。第七区域751相对于顶面71倾斜。第八区域752其z方向的一端与底面72相连，并且z方向的另一端与第九区域753相连。第八区域752相对于底面72倾斜。第九区域753其z方向的一端与第七区域751相连，并且z方向的另一端与第八区域752相连。第九区域753沿着z方向和y方向的双方。在z方向上看，第九区域753位于比顶面71和底面72靠外方。
如图4所示，在第三侧面75形成有第一浇口痕791。第一浇口痕791与除了该第一浇口痕791以外的第三侧面75的其他区域相比，表面粗糙。第一浇口痕791是在后述的半导体器件A10的制造工序之中的形成密封树脂7的工序中，通过将位于第一浇口891的树脂毛刺除去而显现的。如图1所示，第一浇口痕791在z方向上看位于导线61a的延长线L上。
如图3、图5和图6所示，第四侧面76包括第十区域761、第十一区域762和第十二区域763。第十区域761其z方向的一端与顶面71相连，并且z方向的另一端与第十二区域763相连。第十区域761相对于顶面71倾斜。第十一区域762其z方向的一端与底面72相连，并且z方向的另一端与第十二区域763相连。第十一区域762相对于底面72倾斜。第十二区域763其z方向的一端与第十区域761相连，并且z方向的另一端与第十一区域762相连。第十二区域763沿着z方向和y方向的双方。在z方向上看，第十二区域763位于比顶面71和底面72靠外方。
如图3所示，在第四侧面76形成有第二浇口痕792。第二浇口痕792与除了该第二浇口痕792以外的第四侧面76的其他区域相比，表面粗糙。第二浇口痕792是在后述的半导体器件A10的制造工序之中的形成密封树脂7的工序中，通过将位于第二浇口892的树脂毛刺除去而显现的。如图1所示，第二浇口痕792在z方向上看位于导线61a的延长线L上。
接着，关于半导体器件A10的制造方法的一例，参照图11～图13在以下进行说明。图11～图13是表示半导体器件A10的制造方法的工序的平面图。
如图11所示，准备引线框架81。引线框架81是板状的材料。本实施方式中，引线框架81的母材由Cu构成。引线框架81可以通过对金属板实施蚀刻处理等而形成，也可以通过对金属板实施冲裁加工而形成。引线框架81具有在z方向上隔开间隔的主面81A和背面81B。另外，引线框架81具有外框811、第一裸片焊盘812A、第二裸片焊盘812B、第三裸片焊盘812C、多个第一引线813、多个第二引线814、多个第三引线815和阻挡条816。其中，外框811和阻挡条816不构成半导体器件A10。第一裸片焊盘812A是之后成为第一裸片焊盘3的部位。第二裸片焊盘812B是之后成为第二裸片焊盘4a的部位。第三裸片焊盘812C是之后成为第三裸片焊盘4b的部位。多个第一引线813是之后成为多个输入侧端子51的部位。多个第二引线814是之后成为多个第一输出侧端子52的部位。多个第三引线815是之后成为多个第二输出侧端子53的部位。
接着，如图12所示，将第一半导体元件11通过芯片键合而接合于第一裸片焊盘812A，将第二半导体元件12通过芯片键合而接合于第二裸片焊盘812B，将第三半导体元件13通过芯片键合而接合于第三裸片焊盘812C。经过这些工序后，将多个导线61～64各自通过导线键合而形成。
在导线61a的形成工序中，首先，使毛细管向第一半导体元件11的电路构成部111下降，将导线的前端按压在规定的电极。这时，通过毛细管的自重和由毛细管激振的超声波等的作用，导线的前端按压在电极。接着，一边将导线送出一边使毛细管上升，从而在电极上形成一次键合部。接着，使毛细管移动到第一引线813之中的成为输入侧端子51a的焊盘部512的部分的正上方，进而使毛细管下降，由此将毛细管的前端按压在接合面。由此，导线被毛细管的前端与接合面夹着，压接于接合面。另外，这时，在接合面形成凹痕部6d。接着，使毛细管上升，从而切断导线，在接合面上形成二次键合部6b。二次键合部6b的z方向看的形状是由毛细管的前端按压导线而形成为新月形状。通过以上工序而形成导线61a。导线61c以外的导线61也同样地形成。
导线61c的形成工序，直至形成二次键合部6b位置，与导线61a的形成工序是相同的。在导线61c的形成工序中，进一步使毛细管向二次键合部6b下降，将导线的前端按压在二次键合部6b和接合面。这时，利用毛细管的自重和由毛细管激振的超声波等的作用，压接导线的前端。接着，使毛细管上升，切断导线，形成与二次键合部6b重叠的安全键合部6c。
导线62的形成工序中，在第一半导体元件11的绝缘部112的电极上形成一次键合部，在第二半导体元件12或第三半导体元件13的电极上形成二次键合部6b。在导线63的形成工序中，在第二半导体元件12的电极上形成一次键合部，在第二引线814之中的成为第一输出侧端子52的焊盘部522的部分形成二次键合部6b。在导线63a的形成工序中，进一步形成与二次键合部6b重叠的安全键合部6c。在导线64的形成工序中，在第三半导体元件13的电极上形成一次键合部，在第三引线815之中的成为第二输出侧端子53的焊盘部522的部分形成二次键合部6b。在导线64a的形成工序中，进一步形成与二次键合部6b重叠的安全键合部6c。
接着，形成密封树脂7。密封树脂7通过传递模塑成型而形成。在本工序中，如图13所示，在具有多个空腔88的模具中收纳引线框架81。这时，使引线框架81之中，在半导体器件A10中被密封树脂7覆盖的导电支承部件2的部分收纳在多个空腔88的任意者中。之后，从罐86经由流道87向多个空腔88的各个中流入流态化的树脂。在罐86连结有塞柱(省略图示)。当该塞柱动作时，罐86中流态化的树脂向流道87流出。
在各空腔88中设置有第一浇口891和第二浇口892。在多个空腔88的各自中，第一浇口891是流态化的树脂的流入口。第一浇口891在z方向上看位于导线61a(参照图12)的延长线上。另外，在多个空腔88的各自中，第二浇口892是流态化的树脂的流出口。第二浇口892在z方向上看也位于导线61a的延长线上。因此，在各空腔88中，流态化的树脂容易向沿着导线61a的方向流动，而不容易向与导线61a交叉的方向流动。
在多个空腔88之中使流态化的密封树脂7固化后，对于多个空腔88的各自利用高压水等将位于外方的树脂毛刺除去。这时，当将位于第一浇口891的树脂毛刺除去时，在密封树脂7形成第一浇口痕791。同样地，当将位于第二浇口892的树脂毛刺除去时，在密封树脂7形成第二浇口痕792。通过以上工序完成了密封树脂7的形成。此外，也可以将第二浇口892作为流态化的树脂的流入口，将第一浇口891作为流态化的树脂的流出口。
之后，进行切割，形成单片化，由此，通过外框811或阻挡条816，相互相连的第一裸片焊盘812A、第二裸片焊盘812B、第三裸片焊盘812C、多个第一引线813、多个第二引线814和多个第三引线815被适当分离。经由以上所示的工序，制造半导体器件A10。
接着，关于半导体器件A10的作用效果进行说明。
基于本实施方式，第一半导体元件11对第一半导体元件11的电路构成部111与第二半导体元件12以及第三半导体元件13的信号的发送接收进行中继，并且，具有将电路构成部111与第二半导体元件12和第三半导体元件13相互绝缘的绝缘部112。因此，在电路构成部111与第二半导体元件12或第三半导体元件13之间产生显著的电位差的情况下，能够实现包含第一半导体元件11的电路构成部111的输入侧电路与包含第二半导体元件12的第一输出侧电路和包含第三半导体元件13的第二输出侧电路的绝缘耐压的提高。
另外，基于本实施方式，导电支承部件2由第一裸片焊盘3、第二裸片焊盘4a、第三裸片焊盘4b、多个输入侧端子51、多个第一输出侧端子52和多个第二输出侧端子53构成。多个输入侧端子51从第一侧面73露出，多个第一输出侧端子52和多个第二输出侧端子53从第二侧面74露出。另一方面，导电支承部件2没有从第三侧面75和第四侧面76露出。因此，在产生显著的电位差的多个输入侧端子51与多个第一输出侧端子52和多个第二输出侧端子53之间，不存在从密封树脂7露出的导电支承部件2的金属部分。由此，多个输入侧端子51与多个第一输出侧端子52和多个第二输出侧端子53的绝缘距离(将输入侧端子51的从密封树脂7的露出部分与第一输出侧端子52和第二输出侧端子53的从密封树脂7的露出部分沿着密封树脂7的表面连结的距离即沿面距离)变长。由此，半导体器件A10与支承引线等的导电支承部件2从第三侧面75或第四侧面76露出的情况相比较，绝缘耐压变高。另外，没有从第三侧面75露出的支承引线的结构，在密封树脂7的形成工序中，使配置作为流态化的树脂的流入口的第一浇口891的位置产生自由度。没有从第四侧面76露出的支承引线的结构，在密封树脂7的形成工序中，使配置作为流态化的树脂的流出口的第二浇口892的位置产生自由度。
在半导体器件A10中，与第一半导体元件11的电路构成部111的接地相比较，对第二半导体元件12或第三半导体元件13过渡性地施加600V以上的电压。像这样，在第二半导体元件12或第三半导体元件13与第一半导体元件11的电路构成部111之间产生显著的电位差的情况下，不仅设置绝缘部112，而且实现进一步的绝缘耐压的提高，在使半导体器件A10的可靠性提高方面是优选的。
另外，基于本实施方式，在密封树脂7的第一侧面73，形成有与该第一侧面73的其他区域相比表面粗糙的第一浇口痕791。第一浇口痕791是在半导体器件A10的制造工序之中的形成密封树脂7的工序(参照图13)中，由于使流态化的树脂流入多个空腔88各自中的第一浇口891而产生的痕迹。如图1所示，第一浇口痕791在z方向上看，位于导线61a的延长线L上。在形成密封树脂7的工序中，流态化的树脂在各空腔88内容易向沿着导线61a的方向流动，不容易在与导线61a交叉的方向上流动。因此，能够抑制导线61a被流态化的树脂冲走，而靠近第二半导体元件12或导线61b。
另外，基于本实施方式，在密封树脂7的第二侧面74形成有与该第二侧面74的其他区域相比表面粗糙的第二浇口痕792。第二浇口痕792是在半导体器件A10的制造工序之中的形成密封树脂7的工序(参照图13)中，由于使流态化的树脂向多个空腔88的各自外流出的第二浇口892而产生的痕迹。如图1所示，第二浇口痕792在z方向上看位于导线61a的延长线L上。在形成密封树脂7的工序中，流态化的树脂在各空腔88内容易向沿着导线61a的方向流动，不容易在与导线61a交叉的方向上流动。因此，能够抑制导线61a被流态化的树脂冲走，而靠近第二半导体元件12或者导线61b的情况。
导线61a连接于第一半导体元件11的电路构成部111，是作为相对低电位的输入侧电路的一个要素。另一方面，第二半导体元件12是作为相对高电位的输入侧电路的一个要素。抑制导线61a靠近第二半导体元件12，这有益于半导体器件A10的绝缘耐压的提高。
另外，基于本实施方式，与输入侧端子51d的焊盘部512接合的导线61c具有安全键合部6c，来保护二次键合部6b。输入侧端子51d的焊盘部512与第一裸片焊盘3相连，在第一裸片焊盘3搭载有线膨胀率与导电支承部件2不同的第一半导体元件11。因为导线61c的二次键合部6b配置在线膨胀率不同的3种材料(第一半导体元件11、导电支承部件2和密封树脂7)相邻的位置，与其他导线61相比较，热循环导致的劣化变大，在较薄的部分容易产生皲裂。但是，导线61c中，因为安全键合部6c与二次键合部6b重叠地形成，所以整体变厚，能够抑制皲裂进入二次键合部6b。由此，导线61c的连接可靠性提高。另外，因为安全键合部6c在z方向上看适当地覆盖安全键合部6c的皲裂容易发生的部分(变薄的部分)，所以能够进一步提高导线61c的连接可靠性。导线63a和导线64a也同样地，由于安全键合部6c而连接可靠性提高。
此外，在本实施方式中，关于第一浇口痕791和第二浇口痕792在z方向上看位于导线61a的延长线L上的情况进行了说明，但不限定于此。第一浇口痕791和第二浇口痕792的位置没有特别的限定，例如也可以位于x方向的中央。即，在半导体器件A10的制造工序之中的形成密封树脂7的工序中，第一浇口891和第二浇口892的位置没有特别的限定。因为没有从第三侧面75或第四侧面76露出的支承引线，所以第一浇口891和第二浇口892的配置位置能够自由设定。
另外，在本实施方式中，说明了导电支承部件2没有从第三侧面75和第四侧面76露出的情况，但不限于此。支承引线也可以从第三侧面75或第四侧面76露出。
另外，在本实施方式中，说明了仅导线61c、63a、64a具有安全键合部6c的情况，但不限于此。也可以全部的导线61～64具有安全键合部6c，也可以不具有。
图14是用于说明本发明的第二实施方式的半导体器件A20的图。图14是表示半导体器件A20的平面图，是与图1对应的图。图14中，对于与上述实施方式相同或者类似的要素标注了与上述实施方式相同的附图标记。本实施方式的半导体器件A20在密封树脂7中形成有槽部这一方面与第一实施方式不同。
在本实施方式中，密封树脂7还具有槽部75a和槽部76a。槽部75a从第三侧面75在y方向上凹陷，并且在z方向上延伸。槽部76a从第四侧面76在y方向上凹陷，并且在z方向上延伸。
在本实施方式中，因为第一半导体元件11具有绝缘部112，所以能够实现输入侧电路与第一输出侧电路和第二输出侧电路的绝缘耐压的提高。另外，因为导电支承部件2没有从第三侧面75和第四侧面76露出，所以多个输入侧端子51与多个第一输出侧端子52和多个第二输出侧端子53的绝缘距离(沿面距离)变长。由此，与支承引线等的导电支承部件2从第三侧面75或者第四侧面76露出的情况相比较，半导体器件A10的绝缘耐压变高。并且，基于本实施方式，在第三侧面75配置槽部75a，在第四侧面76配置槽部76a，由此多个输入侧端子51与多个第一输出侧端子52和多个第二输出侧端子53的绝缘距离(沿面距离)进一步变长。由此，半导体器件A10能够进一步实现绝缘耐压的提高。
本发明的半导体器件不限定于上述的实施方式。本发明的半导体器件的各部的具体结构，能够自由进行各种设计变更。
附记1.
一种半导体器件，其具有：
包含第一裸片焊盘和第二裸片焊盘的导电支承部件，所述第二裸片焊盘与所述第一裸片焊盘隔开间隔地配置在与厚度方向正交的第一方向的一侧，并且电位与所述第一裸片焊盘的电位不同；
第一半导体元件，其搭载于所述第一裸片焊盘；
第二半导体元件，其搭载于所述第二裸片焊盘，与所述第二裸片焊盘一起构成输出侧电路；和
密封树脂，其覆盖所述导电支承部件的至少一部分以及所述第一半导体元件和所述第二半导体元件，
所述第一半导体元件具有：
与所述第一裸片焊盘一起构成输入侧电路的电路构成部；和
对所述输入侧电路与所述输出侧电路的信号的发送接收进行中继，且将所述输入侧电路和所述输出侧电路相互绝缘的绝缘部，
所述导电支承部件包含：
在所述第一方向上相互隔开间隔地配置，并且至少任一者与所述输入侧电路导通的多个输入侧端子；和
在所述第一方向上相互隔开间隔地配置，并且至少任一者与所述输出侧电路导通的多个输出侧端子，
所述密封树脂具有：
第一侧面，其位于与所述厚度方向和所述第一方向正交的第二方向的一侧，并且所述多个输入侧端子从所述第一侧面突出；
第二侧面，其位于所述第二方向的另一侧，并且所述多个输出侧端子从所述第二侧面突出；
第三侧面，其位于所述第一方向的一侧，并且与所述第一侧面和所述第二侧面相连；和
第四侧面，其位于所述第一方向的另一侧，并且与所述第一侧面和所述第二侧面相连，
所述导电支承部件不从所述第三侧面露出。
附记2.
附记1中记载的半导体器件，
还具有第三半导体元件，
所述导电支承部件包含：
与所述第一裸片焊盘隔开间隔地配置在所述第一方向的另一侧，并且电位与所述第一裸片焊盘的电位不同的第三裸片焊盘；和
在所述第一方向上相互隔开间隔地配置，并且从所述第二侧面突出的多个第二输出侧端子，
所述第三半导体元件搭载于所述第三裸片焊盘，与所述第三裸片焊盘一起构成第二输出侧电路，
所述绝缘部对所述输入侧电路与所述第二输出侧电路的信号的发送接收进行中继，并且将所述输入侧电路和所述第二输出侧电路相互绝缘，
所述多个第二输出侧端子的至少任一者与所述第二输出侧电路导通，
所述导电支承部件不从所述第四侧面露出。
附记3.
附记2中记载的半导体器件，
所述密封树脂还具有：
从所述第三侧面在所述第一方向上凹陷，并且在所述厚度方向上延伸的第一槽部；和
从所述第四侧面在所述第一方向上凹陷，并且在所述厚度方向上延伸的第二槽部。
附记4.
附记1～3中任一项记载的半导体器件，
在所述第三侧面形成有与该第三侧面的其他区域相比表面粗糙的第一浇口痕，
在所述第四侧面形成有与该第四侧面的其他区域相比表面粗糙的第二浇口痕。
附记5.
附记4中记载的半导体器件，
还具有第一导线，
所述多个输入侧端子包含配置在最靠所述第一方向的一侧的输入侧第一端子，
所述第一导线与所述输入侧第一端子和所述第一半导体元件连接，
所述第一浇口痕在所述厚度方向看位于所述第一导线的延长线上。
附记6.
附记5中记载的半导体器件，
还具有第二导线，
所述多个输入侧端子包含与所述输入侧第一端子相邻地配置的输入侧第二端子，
所述第二导线与所述输入侧第二端子和所述第一半导体元件连接，
所述第一导线在所述厚度方向看位于所述第二半导体元件与所述第二导线之间。
附记7.
附记5或6中记载的半导体器件，
所述第二浇口痕在所述厚度方向看位于所述延长线上。
附记8.
附记2或3中记载的半导体器件，
还具有支承端子导线，
所述多个输入侧端子包含与所述第一裸片焊盘相连的支承端子，
所述支承端子导线与所述支承端子和所述第一半导体元件连接，具有二次键合部和与所述二次键合部重叠地形成的安全键合部，所述二次键合部是所述支承端子导线的与所述支承端子连接的连接部分。
附记9.
附记8中记载的半导体器件，
所述多个输入侧端子包含与所述第一裸片焊盘相连的第二支承端子，
所述支承端子与所述第一裸片焊盘的所述第一方向的另一侧的端部相连，
所述第二支承端子与所述第一裸片焊盘的所述第一方向的一侧的端部相连。
附记10.
附记2或3中记载的半导体器件，
还具有支承端子导线，
所述多个输出侧端子包含与所述第二裸片焊盘相连的支承端子，
所述支承端子导线与所述支承端子和所述第二半导体元件连接，具有二次键合部和与所述二次键合部重叠地形成的安全键合部，所述二次键合部是所述支承端子导线的与所述支承端子连接的连接部分。
附记11.
附记2或3中记载的半导体器件，
还具有支承端子导线，
所述多个第二输出侧端子包含与所述第三裸片焊盘相连的支承端子，
所述支承端子导线与所述支承端子和所述第三半导体元件连接，具有二次键合部和与所述二次键合部重叠地形成的安全键合部，所述二次键合部是所述支承端子导线的与所述支承端子连接的连接部分。
附记12.
附记8至11中任一项记载的半导体器件，
所述支承端子导线还具有与所述二次键合部相连的导线部，
所述支承端子具有与所述支承端子导线接合的接合面，
在所述厚度方向看，所述安全键合部的中心位于所述接合面之中的使所述导线部向所述二次键合部侧延长了的区域中。
附记13.
附记12中记载的半导体器件，
在所述厚度方向看，所述二次键合部与所述导线部的边界内含于所述安全键合部中。
附记14.
附记12或13中记载的半导体器件，
所述支承端子具有从所述接合面凹陷的凹痕部，
所述安全键合部在所述厚度方向看与所述凹痕部重叠。
附记15.
附记8至14中任一项记载的半导体器件，
还具有独立端子导线，其连接于所述导电支承部件所包含的各端子中的与所述第一裸片焊盘、所述第二裸片焊盘和所述第三裸片焊盘的任意者均不相连的独立端子，
所述独立端子导线具有作为与所述独立端子连接的连接部分的独立端子导线二次键合部，
在所述独立端子导线二次键合部没有重叠安全键合部。
附记16.
附记1至15中任一项记载的半导体器件，
所述绝缘部为感应式。
附记17.
附记1至16中任一项记载的半导体器件，
所述导电支承部件由含有Cu的合金构成。
附记18.
附记1至17中任一项记载的半导体器件，
所述密封树脂由具有电绝缘性的环氧树脂构成。
附图标记的说明
A10、A20：半导体器件11：第一半导体元件111：电路构成部112：绝缘部
12：第二半导体元件13：第三半导体元件
2：导电支承部件3：第一裸片焊盘
31：第一主面32：第一背面
4a：第二裸片焊盘4b：第三裸片焊盘
41：第二主面42：第二背面
51、51a、51b、51c、51d：输入侧端子
511：引线部512：焊盘部
52、52a：第一输出侧端子521：引线部
522：焊盘部53、53a：第二输出侧端子
531：引线部532：焊盘部61、61a、61b、61c、62、63、63a、64、64a：导线6a：导线部6b：二次键合部
6c：安全键合部6d：凹痕部
7：密封树脂71：顶面
72：底面73：第一侧面
731：第一区域732：第二区域
733：第三区域74：第二侧面
741：第四区域742：第五区域
743：第六区域75：第三侧面
751：第七区域752：第八区域
753：第九区域75a：槽部
76：第四侧面761：第十区域
762：第十一区域763：第十二区域
76a：槽部791：第一浇口痕
792：第二浇口痕81：引线框架
81A：主面81B：背面
811：外框812A：第一裸片焊盘
812B：第二裸片焊盘812C：第三裸片焊盘
813：第一引线814：第二引线
815：第三引线816：阻挡条
86：罐87：流道
88：空腔891：第一浇口
891：第二浇口。

Claims (18)

1.一种半导体器件，其特征在于，具有：
包含第一裸片焊盘和第二裸片焊盘的导电支承部件，所述第二裸片焊盘与所述第一裸片焊盘隔开间隔地配置在与厚度方向正交的第一方向的一侧，并且电位与所述第一裸片焊盘的电位不同；
第一半导体元件，其搭载于所述第一裸片焊盘；
第二半导体元件，其搭载于所述第二裸片焊盘，与所述第二裸片焊盘一起构成输出侧电路；和
密封树脂，其覆盖所述导电支承部件的至少一部分以及所述第一半导体元件和所述第二半导体元件，
所述第一半导体元件具有：
与所述第一裸片焊盘一起构成输入侧电路的电路构成部；和
对所述输入侧电路与所述输出侧电路的信号的发送接收进行中继，且将所述输入侧电路和所述输出侧电路相互绝缘的绝缘部，
所述导电支承部件包含：
在所述第一方向上相互隔开间隔地配置，并且至少任一者与所述输入侧电路导通的多个输入侧端子；和
在所述第一方向上相互隔开间隔地配置，并且至少任一者与所述输出侧电路导通的多个输出侧端子，
所述密封树脂具有：
第一侧面，其位于与所述厚度方向和所述第一方向正交的第二方向的一侧，并且所述多个输入侧端子从所述第一侧面突出；
第二侧面，其位于所述第二方向的另一侧，并且所述多个输出侧端子从所述第二侧面突出；
第三侧面，其位于所述第一方向的一侧，并且与所述第一侧面和所述第二侧面相连；和
第四侧面，其位于所述第一方向的另一侧，并且与所述第一侧面和所述第二侧面相连，
所述导电支承部件不从所述第三侧面露出。
2.如权利要求1所述的半导体器件，其特征在于：
还具有第三半导体元件，
所述导电支承部件包含：
与所述第一裸片焊盘隔开间隔地配置在所述第一方向的另一侧，并且电位与所述第一裸片焊盘的电位不同的第三裸片焊盘；和
在所述第一方向上相互隔开间隔地配置，并且从所述第二侧面突出的多个第二输出侧端子，
所述第三半导体元件搭载于所述第三裸片焊盘，与所述第三裸片焊盘一起构成第二输出侧电路，
所述绝缘部对所述输入侧电路与所述第二输出侧电路的信号的发送接收进行中继，并且将所述输入侧电路和所述第二输出侧电路相互绝缘，
所述多个第二输出侧端子的至少任一者与所述第二输出侧电路导通，
所述导电支承部件不从所述第四侧面露出。
3.如权利要求2所述的半导体器件，其特征在于：
所述密封树脂还具有：
从所述第三侧面在所述第一方向上凹陷，并且在所述厚度方向上延伸的第一槽部；和
从所述第四侧面在所述第一方向上凹陷，并且在所述厚度方向上延伸的第二槽部。
4.如权利要求1～3中任一项所述的半导体器件，其特征在于：
在所述第三侧面形成有与该第三侧面的其他区域相比表面粗糙的第一浇口痕，
在所述第四侧面形成有与该第四侧面的其他区域相比表面粗糙的第二浇口痕。
5.如权利要求4所述的半导体器件，其特征在于：
还具有第一导线，
所述多个输入侧端子包含配置在最靠所述第一方向的一侧的输入侧第一端子，
所述第一导线与所述输入侧第一端子和所述第一半导体元件连接，
所述第一浇口痕在所述厚度方向看位于所述第一导线的延长线上。
6.如权利要求5所述的半导体器件，其特征在于：
还具有第二导线，
所述多个输入侧端子包含与所述输入侧第一端子相邻地配置的输入侧第二端子，
所述第二导线与所述输入侧第二端子和所述第一半导体元件连接，
所述第一导线在所述厚度方向看位于所述第二半导体元件与所述第二导线之间。
7.如权利要求5或6所述的半导体器件，其特征在于：
所述第二浇口痕在所述厚度方向看位于所述延长线上。
8.如权利要求2或3所述的半导体器件，其特征在于：
还具有支承端子导线，
所述多个输入侧端子包含与所述第一裸片焊盘相连的支承端子，
所述支承端子导线与所述支承端子和所述第一半导体元件连接，具有二次键合部和与所述二次键合部重叠地形成的安全键合部，所述二次键合部是所述支承端子导线的与所述支承端子连接的连接部分。
9.如权利要求8所述的半导体器件，其特征在于：
所述多个输入侧端子包含与所述第一裸片焊盘相连的第二支承端子，
所述支承端子与所述第一裸片焊盘的所述第一方向的另一侧的端部相连，
所述第二支承端子与所述第一裸片焊盘的所述第一方向的一侧的端部相连。
10.如权利要求2或3所述的半导体器件，其特征在于：
还具有支承端子导线，
所述多个输出侧端子包含与所述第二裸片焊盘相连的支承端子，
所述支承端子导线与所述支承端子和所述第二半导体元件连接，具有二次键合部和与所述二次键合部重叠地形成的安全键合部，所述二次键合部是所述支承端子导线的与所述支承端子连接的连接部分。
11.如权利要求2或3所述的半导体器件，其特征在于：
还具有支承端子导线，
所述多个第二输出侧端子包含与所述第三裸片焊盘相连的支承端子，
所述支承端子导线与所述支承端子和所述第三半导体元件连接，具有二次键合部和与所述二次键合部重叠地形成的安全键合部，所述二次键合部是所述支承端子导线的与所述支承端子连接的连接部分。
12.如权利要求8～11中任一项所述的半导体器件，其特征在于：
所述支承端子导线还具有与所述二次键合部相连的导线部，
所述支承端子具有与所述支承端子导线接合的接合面，
在所述厚度方向看，所述安全键合部的中心位于所述接合面之中的使所述导线部向所述二次键合部侧延长了的区域中。
13.如权利要求12所述的半导体器件，其特征在于：
在所述厚度方向看，所述二次键合部与所述导线部的边界内含于所述安全键合部中。
14.如权利要求12或13所述的半导体器件，其特征在于：
所述支承端子具有从所述接合面凹陷的凹痕部，
所述安全键合部在所述厚度方向看与所述凹痕部重叠。
15.如权利要求8～14中任一项所述的半导体器件，其特征在于：
还具有独立端子导线，其连接于所述导电支承部件所包含的各端子中的与所述第一裸片焊盘、所述第二裸片焊盘和所述第三裸片焊盘的任意者均不相连的独立端子，
所述独立端子导线具有作为与所述独立端子连接的连接部分的独立端子导线二次键合部，
在所述独立端子导线二次键合部没有重叠安全键合部。
16.如权利要求1～15中任一项所述的半导体器件，其特征在于：
所述绝缘部为感应式。
17.如权利要求1～16中任一项所述的半导体器件，其特征在于：
所述导电支承部件由含有Cu的合金构成。
18.如权利要求1～17中任一项所述的半导体器件，其特征在于：
所述密封树脂由具有电绝缘性的环氧树脂构成。
CN202180071491.7A 2020-10-20 2021-10-01 半导体器件 Pending CN116472610A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-175805 2020-10-20
JP2020175805 2020-10-20
PCT/JP2021/036403 WO2022085394A1 (ja) 2020-10-20 2021-10-01 半導体装置

Publications (1)

Publication Number Publication Date
CN116472610A true CN116472610A (zh) 2023-07-21

Family

ID=81289589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180071491.7A Pending CN116472610A (zh) 2020-10-20 2021-10-01 半导体器件

Country Status (5)

Country Link
US (1) US20230402354A1 (zh)
JP (1) JPWO2022085394A1 (zh)
CN (1) CN116472610A (zh)
DE (1) DE112021004935T5 (zh)
WO (1) WO2022085394A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024070966A1 (ja) * 2022-09-29 2024-04-04 ローム株式会社 信号伝達装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5926003B2 (ja) * 2011-06-10 2016-05-25 ローム株式会社 信号伝達装置及びこれを用いたモータ駆動装置
JP2014155412A (ja) 2013-02-13 2014-08-25 Suzuki Motor Corp モータ駆動回路
JP6319137B2 (ja) * 2015-02-26 2018-05-09 株式会社デンソー 半導体装置及びその製造方法
JP6522402B2 (ja) * 2015-04-16 2019-05-29 ローム株式会社 半導体装置
JP6770452B2 (ja) * 2017-01-27 2020-10-14 ルネサスエレクトロニクス株式会社 半導体装置
US11594517B2 (en) * 2018-07-12 2023-02-28 Rohm Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
DE112021004935T5 (de) 2023-07-13
JPWO2022085394A1 (zh) 2022-04-28
WO2022085394A1 (ja) 2022-04-28
US20230402354A1 (en) 2023-12-14

Similar Documents

Publication Publication Date Title
US11798870B2 (en) Semiconductor device
US10056309B2 (en) Electronic device
CN110178304B (zh) 半导体装置
US20230343684A1 (en) Semiconductor device
WO2022054550A1 (ja) 半導体装置
JP7399995B2 (ja) 半導体装置
US20240047438A1 (en) Semiconductor equipment
CN116472610A (zh) 半导体器件
US11227845B2 (en) Power module and method of manufacturing same
US20240112995A1 (en) Semiconductor equipment
CN117083713A (zh) 半导体器件
JP6718540B2 (ja) 半導体装置
WO2022158304A1 (ja) 半導体装置
WO2022080134A1 (ja) 半導体装置
WO2023136056A1 (ja) 半導体装置
WO2023140042A1 (ja) 半導体装置
WO2022220013A1 (ja) 半導体装置
WO2022168606A1 (ja) 半導体装置
US11948866B2 (en) Semiconductor device
WO2022176690A1 (ja) 半導体装置、半導体装置の設計方法および半導体装置の製造方法
WO2022070741A1 (ja) 半導体装置
US20240030109A1 (en) Semiconductor device
WO2023176370A1 (ja) 半導体素子および半導体装置
CN116670830A (zh) 半导体器件
CN116998006A (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination