CN116998006A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN116998006A
CN116998006A CN202280022315.9A CN202280022315A CN116998006A CN 116998006 A CN116998006 A CN 116998006A CN 202280022315 A CN202280022315 A CN 202280022315A CN 116998006 A CN116998006 A CN 116998006A
Authority
CN
China
Prior art keywords
semiconductor element
semiconductor device
semiconductor
sealing resin
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280022315.9A
Other languages
English (en)
Inventor
梅野辽平
松原弘招
大角嘉藏
菊地登茂平
山口萌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN116998006A publication Critical patent/CN116998006A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体器件，其具有：包含第一部件和第二部件的多个导电部件；与所述多个导电部件的任一者导通的第一半导体元件；第二半导体元件，其与所述多个导电部件的任一者导通，并且被施加与施加于所述第一半导体元件的电压相互不同的电压；和密封树脂，其覆盖所述多个导电部件各自的一部分、所述第一半导体元件和所述第二半导体元件。施加于所述第二部件的电压与施加于所述第一部件的电压相互不同。在所述密封树脂中包含具有电绝缘性的填料。当在所述密封树脂中设定正方形截面，该正方形截面具有与所述多个导电部件之中的相邻的2个所述导电部件的最小间隔的2/3相等的一边的长度的情况下，在所述正方形截面中包含8个以上的、各自的粒径为所述最小间隔的1/8以上的所述填料的至少一部分。

Description

半导体器件
技术领域
本发明涉及一种半导体器件，其搭载有被施加的电压相互不同的多个半导体元件。
背景技术
在电动汽车(包含混合动力汽车)或者家用电器等中使用的逆变器装置中，使用了半导体器件。逆变器装置包括例如半导体器件和IGBT(Insulated Gate BipolarTransistor)或MOSFET(Metal Oxide Semiconductor Field Effect Transistor)等的开关元件。该半导体器件包括控制器和栅极驱动器。在该逆变器装置中，从外部输出的控制信号被输入该半导体器件的控制器中。控制器将控制信号转变为PWM(Pulse WidthModulation)控制信号，传送到栅极驱动器。栅极驱动器基于PWM控制信号，例如使6个开关元件按所希望的时序被驱动。由此，从直流电力生成电动机驱动用的三相交流电力。例如，在专利文献1中公开了利用于电动机驱动装置的半导体器件(驱动电路)的一例。
但是，存在对控制器供给的电源电压与对栅极驱动器供给的电源电压不同的情况。在这样的情况下，在将多个半导体元件搭载于1个封装内的半导体器件中，在去往控制器的导电路径与去往栅极驱动器的导电路径这2个导电路径之间，施加于各自的电源电压产生差异。因此，通过在去往控制器的导电路径与去往栅极驱动器的导电路径之间设置相当的间隔，在此基础上，在2个导电路径之间利用密封树脂填充，由此能够实现该半导体器件的绝缘耐压的提高。但是，对2个导电路径各自施加的电源电压的差异显著不同的情况下，需要实现进一步的绝缘耐压的提高。
现有技术文献
专利文献
专利文献1：日本特开2014-30049号公报。
发明内容
发明要解决的问题
本发明鉴于上述的情况而完成，其问题之一在于，提供能够实现绝缘耐压的进一步提高的半导体器件。
用于解决问题的技术手段
依据本发明提供的半导体器件，其具有：包含第一部件和第二部件的多个导电部件；第一半导体元件，其与所述多个导电部件的任一者导通；第二半导体元件，其与所述多个导电部件的任一者导通，并且被施加与施加于所述第一半导体元件的电压相互不同的电压；和密封树脂，其覆盖所述多个导电部件的各自的一部分、所述第一半导体元件和所述第二半导体元件，施加于所述第二部件的电压与施加于所述第一部件的电压相互不同，在所述密封树脂中包含具有电绝缘性的填料，当在所述密封树脂中设定正方形截面，该正方形截面具有与所述多个导电部件中的相邻的2个所述导电部件的最小间隔的2/3相等的一边的长度的情况下，在所述正方形截面中包含8个以上的、各自的粒径为所述最小间隔的1/8以上的所述填料的至少一部分。
发明效果
依据本发明的上述结构，在半导体器件中，能够实现绝缘耐压的进一步的提高。
本发明的其他的特征和优点，通过基于附图在以下进行的详细的说明能够更加明确。
附图说明
图1是本发明的第一实施方式的半导体器件的平面图。
图2是与图1对应的平面图，透视了密封树脂。
图3是图1所示的半导体器件的正面图。
图4是图1所示的半导体器件的左侧面图。
图5是图1所示的半导体器件的右侧面图。
图6是沿着图2的VI-VI线的截面图。
图7是沿着图2的VII-VII线的截面图。
图8是图2的部分放大图。
图9是沿着图8的IX-IX线的截面图。
图10是图6的部分放大图。
图11是本发明的第二实施方式的半导体器件的平面图，透视了密封树脂。
图12是沿着图11的XII-XII线的截面图。
具体实施方式
关于用于实施本发明的方式，基于附图进行说明。
基于图1～图10，关于本发明的第一实施方式的半导体器件A1进行说明。半导体器件A1具有第一半导体元件11、第二半导体元件12、绝缘元件13、多个导电部件20、多个第一导线41、多个第二导线42、多个第三导线43、多个第四导线44、多个第五导线45、多个第六导线46和密封树脂50。多个导电部件20包含第一部件21、第二部件22、多个第一端子31和多个第二端子32。半导体器件A1例如是表面安装在电动汽车或混合动力汽车等的逆变器装置的配线基板的部件。半导体器件A1的封装形式为SOP(Small Outline Package：小外形封装)。但是，半导体器件A1的封装形式不限于SOP。在此，图2为了便于理解，透视了密封树脂50。在图2中，将透视的密封树脂50用假想线(两点划线)表示。
在半导体器件A1的说明中，将第一半导体元件11和第二半导体元件12的各自的厚度方向称为“厚度方向z”。将相对于厚度方向z正交的方向称为“第一方向x”。将相对于厚度方向z和第一方向x的双方正交的方向称为“第二方向y”。
第一半导体元件11、第二半导体元件12和绝缘元件13是成为半导体器件A1的功能中枢的元件。在半导体器件A1中，第一半导体元件11、第二半导体元件12和绝缘元件13由各个元件构成。在第一方向x上，第二半导体元件12相对于绝缘元件13位于与第一半导体元件11相反侧。在厚度方向z上看，第一半导体元件11、第二半导体元件12和绝缘元件13是以第二方向y为长边的矩形形状。
第一半导体元件11是驱动IGBT或MOSFET等的开关元件的栅极驱动器的控制器(控制元件)。第一半导体元件11具有：将从ECU等输入的控制信号转变为PWM控制信号的电路；用于将该PWM控制信号向第二半导体元件12传送的发送电路；接收来自第二半导体元件12的电信号的接收电路。
第二半导体元件12是用于驱动开关元件的栅极驱动器(驱动元件)。第二半导体元件12具有：接收PWM控制信号的接收电路；用于基于该PWM控制信号驱动开关元件的电路；用于将电信号向第一半导体元件11传送的发送电路。该电信号例如能够举例来自配置在电动机附近的温度传感器的输出信号。
绝缘元件13是用于将PWM控制信号或其他的电信号以绝缘状态传送的元件。在半导体器件A1中，绝缘元件13为电感型。作为电感型的绝缘元件13的一例，能够举例绝缘型变压器。绝缘型变压器通过使2个电感器(线圈)感应耦合，来进行基于绝缘状态的电信号的传送。绝缘元件13具有由硅构成的基板。在该基板上形成有由铜(Cu)构成的电感器。该电感器包含发送侧电感器和接收侧电感器，这些电感器在厚度方向z上层叠。在发送侧电感器与接收侧电感器之间，插设有由二氧化硅(SiO2)等构成的电介质层。通过该电介质层，发送侧电感器与接收侧电感器被电绝缘。此外，绝缘元件13也可以是电容型。作为电容型的绝缘元件13的一例，能够举例电容器。并且，绝缘元件13也可以是光耦合器。
在半导体器件A1中，对第一半导体元件11施加的电压和对第二半导体元件12施加的电压相互不同。因此，在第一半导体元件11与第二半导体元件12之间产生电位差。并且，在半导体器件A1中，对第二半导体元件12供给的电源电压比对第一半导体元件11供给的电源电压高。
因此，在半导体器件A1中，构成要素中包含第一半导体元件11的第一电路与构成要素中包含第二半导体元件12的第二电路通过绝缘元件13相互绝缘。第一电路的构成要素，除了第一半导体元件11以外，还包含第一部件21、多个第一端子31、多个第一导线41、多个第三导线43和多个第五导线45。第二电路的构成要素除了第二半导体元件12以外，还包含第二部件22、多个第二端子32、多个第二导线42、多个第四导线44和多个第六导线46。第一电路与第二电路彼此电位不同。在半导体器件A1中，第二电路的电位比第一电路的电位高。在此基础上，绝缘元件13对第一电路和第二电路中的相互信号进行中继。例如，在电动汽车或混合动力汽车的逆变器装置中，存在对第一半导体元件11的接地施加的电压为0V程度，而对第二半导体元件12的接地施加的电压瞬态地成为600V以上的情况。
如图2和图6所示，第一半导体元件11具有多个第一电极111。多个第一电极111设置在第一半导体元件11的上表面(与后述的第一部件21的第一基岛部211的第一搭载面211A朝向相同方向的面)。多个第一电极111的组成例如含有铝(Al)。换言之，各第一电极111含有铝。多个第一电极111与在第一半导体元件11中构成的电路导通。
如图2和图6所示，绝缘元件13在第一方向x上位于第一半导体元件11与第二半导体元件12之间。在绝缘元件13的上表面(与上述的第一搭载面211A朝向相同方向的面)，设置有多个第一中继电极131和多个第二中继电极132。多个第一中继电极131和多个第二中继电极132的各个与发送侧电感器和接收侧电感器的任一者导通。多个第一中继电极131沿着第二方向y排列，并且在第一方向x上位于比第二半导体元件12靠近第一半导体元件11的位置。多个第二中继电极132沿着第二方向y排列，并且在第一方向x上位于比第一半导体元件11靠近第二半导体元件12的位置。
如图2和图6所示，第二半导体元件12具有多个第二电极121。多个第二电极121设置在第二半导体元件12的上表面(与后述的第二部件22的第二基岛部221的第二搭载面221A朝向相同方向的面)。多个第二电极121的组成例如含有铝。多个第二电极121与在第二半导体元件12中构成的电路导通。
多个导电部件20构成第一半导体元件11、绝缘元件13及第二半导体元件12与安装半导体器件A1的配线基板的导通路径。多个导电部件20从同一引线框获得。该引线框的组成中含有铜。如上所述多个导电部件20包含第一部件21、第二部件22、多个第一端子31和多个第二端子32。
第一部件21和第二部件22如图1和图2所示，在第一方向x上相互隔开距离地设置。在半导体器件A1中，第一半导体元件11和绝缘元件13搭载于第一部件21，并且第二半导体元件12搭载在第二部件22。施加于第二部件22的电压与施加于第一部件21的电压相互不同。在半导体器件A1中，施加于第二部件22的电压比施加于第一部件21的电压高。
如图2所示，第一部件21具有第一基岛部211和2个第一悬吊引线部212。如图6和图7所示，第一基岛部211具有朝向厚度方向z的第一搭载面211A。在半导体器件A1中，第一半导体元件11和绝缘元件13搭载在第一搭载面211A。第一半导体元件11和绝缘元件13经由未图示的导电性接合件(粘合剂或者金属膏等)接合于第一搭载面211A。第一基岛部211被密封树脂50覆盖。第一基岛部211的厚度例如为100μm以上且300μm以下。
如图2和图6所示，在第一基岛部211形成有多个贯通孔213。多个贯通孔213的每一个在厚度方向z上贯通第一基岛部211，并且沿着第二方向y延伸。在厚度方向z看，多个贯通孔213的至少任一者位于第一半导体元件11与绝缘元件13之间。多个贯通孔213沿着第二方向y排列。
如图2所示，2个第一悬吊引线部212从第一基岛部211的第二方向y的两侧延伸。2个第一悬吊引线部212在第二方向y上相互隔开距离地设置。2个第一悬吊引线部212的至少任一者经由第五导线45与第一半导体元件11的接地导通。2个第一悬吊引线部212的每一个具有覆盖部212A和露出部212B。覆盖部212A与第一基岛部211相连，并且被密封树脂50覆盖。露出部212B与覆盖部212A相连，并且从密封树脂50露出。在厚度方向z上看，露出部212B沿着第一方向x延伸。如图3所示，在第二方向y上看，露出部212B弯曲为鸥翼状。在露出部212B的表面也可以实施例如镀锡(Sn)。
如图2所示，第二部件22具有第二基岛部221和2个第二悬吊引线部222。如图6所示，第二基岛部221具有朝向厚度方向z的第二搭载面221A。在半导体器件A1中，第二半导体元件12搭载在第二搭载面221A。第二半导体元件12经由未图示的导电性接合件(粘合剂或者金属膏等)接合于第二搭载面221A。第二基岛部221被密封树脂50覆盖。第二基岛部221的厚度例如为100μm以上且300μm以下。在第一方向x上看，第二基岛部221与第一部件21的第一基岛部211重叠。
如图2所示，2个第二悬吊引线部222从第二基岛部221的第二方向y的两侧延伸。2个第二悬吊引线部222在第二方向y上相互隔开距离地设置。2个第二悬吊引线部222的至少任一者经由第六导线46与第二半导体元件12的接地导通。2个第二悬吊引线部222的各个具有覆盖部222A和露出部222B。覆盖部222A与第二基岛部221相连，并且被密封树脂50覆盖。露出部222B与覆盖部222A相连，并且从密封树脂50露出。在厚度方向z看，露出部222B沿着第一方向x延伸。如图3所示，在第二方向y上看，露出部222B弯曲成鸥翼状。在露出部222B的表面例如可以实施镀锡。
如图2和图6所示，第一部件21的第一基岛部211与第二部件22的第二基岛部221，以间隔P在第一方向x上相互隔开地设置。如图10所示，间隔P是第一基岛部211与第二基岛部221之间的最小距离。
多个第一端子31如图1和图2所示，位于第一方向x的一方侧。更具体而言，多个第一端子31在第一方向x上相对于第一部件21的第一基岛部211，位于与第二部件22的第二基岛部221相反侧。多个第一端子31沿着第二方向y排列。多个第一端子31的至少任一者经由第三导线43与第一半导体元件11导通。多个第一端子31包含多个第一中间端子31A和2个第一侧端子31B。2个第一侧端子31B位于多个第一中间端子31A的第二方向y的两侧。2个第一侧端子31B的各个，在第二方向y上位于第一部件21的2个第一悬吊引线部212的任一者与最靠近该第一悬吊引线部212的第一中间端子31A之间。
如图2和图6所示，多个第一端子31具有覆盖部311和露出部312。覆盖部311被密封树脂50覆盖。2个第一侧端子31B各自的覆盖部311的第一方向x的尺寸，比多个第一中间端子31A各自的覆盖部311的第一方向x的尺寸大。如图9所示，覆盖部311具有金属层33。金属层33位于覆盖部311的厚度方向z的一方侧(第一部件21的第一基岛部211的第一搭载面211A所朝向的一侧)。金属层33与密封树脂50相接。金属层33的组成含有银。
如图2和图6所示，露出部312与覆盖部311相连，并且从密封树脂50露出。在厚度方向z上看，露出部312沿着第一方向x延伸。在第二方向y上看，露出部312弯曲成鸥翼状。露出部312的形状与第一部件21的2个第一悬吊引线部212各自的露出部212B的形状相等。在露出部312的表面例如可以实施镀锡。
多个第二端子32如图1和图2所示，位于第一方向x的另一方侧。更具体而言，多个第二端子32在第一方向x上相对于第一部件21的第一基岛部211位于与多个第一端子31相反侧。多个第二端子32沿着第二方向y排列。多个第二端子32的至少任一者经由第四导线44与第二半导体元件12导通。多个第二端子32包含多个第二中间端子32A和2个第二侧端子32B。2个第二侧端子32B位于多个第二中间端子32A的第二方向y的两侧。在第二方向y上，第二部件22的2个第二悬吊引线部222的任一者位于2个第二侧端子32B的任一者与最靠近该第二侧端子32B的第二中间端子32A之间。
如图2和图6所示，多个第二端子32具有覆盖部321和露出部322。覆盖部321被密封树脂50覆盖。2个第二侧端子32B各自的覆盖部321的第一方向x的尺寸，比多个第二中间端子32A各自的覆盖部321的第一方向x的尺寸大。与多个第一端子31的覆盖部311同样地，覆盖部321具有图9所示的金属层33。金属层33位于覆盖部321的厚度方向z的一方侧(第二部件22的第二基岛部221的第二搭载面221A所朝向的一侧)。金属层33与密封树脂50相接。
如图2和图6所示，露出部322与覆盖部321相连，并且从密封树脂50露出。在厚度方向z上看，露出部322沿着第一方向x延伸。如图3所示，在第二方向y上看，露出部322弯曲成鸥翼状。露出部322的形状，与第二部件22的2个第二悬吊引线部222各自的露出部222B的形状相等。在露出部322的表面例如可以实施镀锡。
多个第一导线41、多个第二导线42、多个第三导线43、多个第四导线44、多个第五导线45和多个第六导线46，与多个导电部件20一起，构成用于第一半导体元件11、第二半导体元件12和绝缘元件13发挥规定功能的导通路径。
如图2和图6所示，多个第一导线41各自与绝缘元件13的多个第一中继电极131的任一者和第一半导体元件11的多个第一电极111的任一者接合。由此，第一半导体元件11与绝缘元件13相互导通。多个第一导线41沿着第二方向y排列。多个第一导线41的组成含有金(Au)。
如图2和图6所示，多个第二导线42各自与绝缘元件13的多个第二中继电极132的任一者和第二半导体元件12的多个第二电极121的任一者接合。由此，第二半导体元件12与绝缘元件13相互导通。多个第二导线42沿着第二方向y排列。在半导体器件A1中，多个第二导线42跨第一部件21的第一基岛部211和第二部件22的第二基岛部221之间。多个第二导线42的组成含有金。
如图2和图6所示，多个第三导线43各自与第一半导体元件11的多个第一电极111的任一者和多个第一端子31的任一者的覆盖部311接合。由此，多个第一端子31的至少任一者与第一半导体元件11导通。多个第三导线43的组成含有金。此外，多个第三导线43的组成也可以含有铜。
如图2和图6所示，多个第四导线44各自与第二半导体元件12的多个第二电极121的任一者和多个第二端子32的任一者的覆盖部321接合。由此，多个第二端子32的至少任一者与第二半导体元件12导通。多个第四导线44的组成含有金。此外，多个第四导线44的组成也可以含有铜。
如图2所示，多个第五导线45各自与第一半导体元件11的多个第一电极111的任一者和第一部件21的2个第一悬吊引线部212的任一者的覆盖部212A接合。由此，第一半导体元件11与第一部件21导通。多个第五导线45的组成含有金。此外，多个第五导线45的组成也可以含有铜。
如图2所示，多个第六导线46各自与第二半导体元件12的多个第二电极121的任一者和第二部件22的2个第二悬吊引线部222的任一者的覆盖部222A接合。由此，第二半导体元件12与第二部件22导通。多个第六导线46的组成含有金。此外，多个第六导线46的组成也可以含有铜。
密封树脂50如图1所示，覆盖第一半导体元件11、第二半导体元件12和绝缘元件13、以及多个导电部件20各自的各一部分。并且，密封树脂50覆盖多个第一导线41、多个第二导线42、多个第三导线43、多个第四导线44、多个第五导线45和多个第六导线46。密封树脂50具有电绝缘性。密封树脂50将第一部件21和第二部件22相互绝缘。如图9所示，密封树脂50中含有填料50B。填料50B具有电绝缘性。在厚度方向z上看，密封树脂50为矩形形状。
如图3～图5所示，密封树脂50具有顶面51、底面52、一对第一侧面53和一对第二侧面54。
如图3～图5所示，顶面51和底面52在厚度方向z上相互隔开距离地设置。顶面51和底面52在厚度方向z上朝向彼此相反侧。顶面51和底面52各自是平坦(或者大致平坦)的。
如图3～图5所示，一对第一侧面53与顶面51和底面52相连，并且在第一方向x上相互隔开距离地设置。第一部件21的2个第一悬吊引线部212的露出部212B和多个第一端子31的露出部312，从一对第一侧面53之中的位于第一方向x的一方侧的第一侧面53露出。第二部件22的2个第二悬吊引线部222的露出部222B和多个第二端子32的露出部322，从一对第一侧面53之中的位于第一方向x的另一方侧的第一侧面53露出。
如图3～图5所示，一对第一侧面53各自包含第一上部531、第一下部532和第一中间部533。第一上部531其厚度方向z的一方侧与顶面51相连，并且厚度方向z的另一方侧与第一中间部533相连。第一上部531相对于顶面51倾斜。第一下部532其厚度方向z的一方侧与底面52相连，并且厚度方向z的另一方侧与第一中间部533相连。第一下部532相对于底面52倾斜。第一中间部533其厚度方向z的一方侧与第一上部531相连，并且厚度方向z的另一方侧与第一下部532相连。第一中间部533的面内方向为厚度方向z和第二方向y。在厚度方向z上看，第一中间部533位于比顶面51和底面52靠外方。第一部件21的2个第一悬吊引线部212的露出部212B、第二部件22的2个第二悬吊引线部222的露出部222B、多个第一端子31的露出部312和多个第二端子32的露出部322，从一对第一侧面53的第一中间部533露出。
如图3～图5所示，一对第二侧面54，与顶面51和底面52相连并且在第二方向y上相互隔开距离地设置。如图1所示，第一部件21、第二部件22、多个第一端子31和多个第二端子32位于与一对第二侧面54分隔开的位置。
如图3～图5所示，一对第二侧面54各自包括第二上部541、第二下部542和第二中间部543。第二上部541其厚度方向z的一方侧与顶面51相连，并且厚度方向z的另一方侧与第二中间部543相连。第二上部541相对于顶面51倾斜。第二下部542其厚度方向z的一方侧与底面52相连，且厚度方向z的另一方侧与第二中间部543相连。第二下部542相对于底面52倾斜。第二中间部543其厚度方向z的一方侧与第二上部541相连，并且厚度方向z的另一方侧与第二下部542相连。第二中间部543的面内方向为厚度方向z和第二方向y。在厚度方向z上看，第二中间部543位于比顶面51和底面52靠外方的位置。
如图9和图10所示，密封树脂50包含基材50A和填料50B。基材50A主要含有环氧树脂和固化剂。填料50B的组成含有二氧化硅。在半导体器件A1中，填料50B的重量百分比为密封树脂50的大约90％。
在图9所示的密封树脂50中，在假设的正方形截面S中包含8个以上的各自的粒径D为基准值以上的填料50B的至少一部分。粒径D为在正方形截面S中的各个填料50B的最大径。在图9和图10中用斜线表示了粒径D为基准值以上的填料50B。正方形截面S仅将密封树脂50横切。密封树脂50中的正方形截面S的位置没有限定。正方形截面S的一边的长度和填料50B的粒径D的基准值由图8所示的最小间隔Pmin规定。最小间隔Pmin是多个导电部件20之中相邻的2个导电部件20的间隔的最小值。在半导体器件A1中，最小间隔Pmin为相邻的2个第一端子31的第二方向y的间隔的最小值和相邻的2个第二端子32的第二方向y的间隔的最小值的任意较小一方。在半导体器件A1中，最小间隔Pmin为150μm。
在密封树脂50中假设的正方形截面S的一边的长度与最小间隔Pmin的2/3相等。在半导体器件A1中，正方形截面S的一边的长度为100μm。填料50B的粒径D的基准值与最小间隔Pmin的1/8相等。在半导体器件A1中，粒径D的基准值为18.75μm。因此，在半导体器件A1中可以说，在一边的长度100μm的正方形截面S中包括8个以上的各自的粒径D为18.75μm以上的填料50B的至少一部分。并且填料50B的粒径D的最大值为最小间隔Pmin的1/2。因此，在半导体器件A1中，填料50B的粒径D的最大值为75μm。
由于密封树脂50中的正方形截面S的位置没有限定，因此如图9所示，正方形截面S中包含的填料50B的粒度分布与密封树脂50中相同。并且，图10中所示的第一部件21(第一基岛部211)与第二部件22(第二基岛部221)的间隔P为最小间隔Pmin的1.0倍以上且3.0以下。
逆变器装置中的电动机驱动电路中，通常构成有包含低侧(低电位侧)开关元件和高侧(高电位侧)开关元件的半桥电路。在以下的说明中，以这些开关元件是MOSFET的情况作为对象。在此，在低侧开关元件中，该开关元件的源极和驱动该开关元件的栅极驱动器的基准电位均成为接地。另一方面，在高侧开关元件中，该开关元件的源极和驱动该开关元件的栅极驱动器的基准电位，均与在半桥电路的输出节点的电位相当。由于根据高侧开关元件和低侧开关元件的驱动，在输出节点的电位变化，因此驱动高侧开关元件的栅极驱动器的基准电位发生变化。在高侧开关元件为导通的情况下，该基准电位与施加于高侧开关元件的漏极的电压等效(例如600V以上)。在半导体器件A1中，构成为第一半导体元件11的接地与第二半导体元件12的接地被分离的结构。因此，作为用于驱动高侧开关元件的栅极驱动器使用半导体器件A1的情况下，对第二半导体元件12的接地瞬态地施加与施加在高侧开关元件的漏极的电压等效的电压。
接着，关于半导体器件A1的作用效果进行说明。
半导体器件A1具有：包括第一部件21和第二部件22的多个导电部件20；和覆盖多个导电部件20各自的一部分的密封树脂50。施加于第二部件22的电压与施加于第一部件21的电压相互不同。在密封树脂50中含有具有电绝缘性的填料50B。以多个导电部件20中的相邻的2个导电部件20的最小间隔Pmin的2/3的长度为一边的长度的密封树脂50的正方形截面S中，包含8个以上的、各自的粒径D为最小间隔Pmin的1/8以上的填料50B的至少各一部分。
在此，半导体器件A1发生绝缘击穿的情况下，在图9所示的密封树脂50的基材50A与填料50B的界面50C中确认了击穿。并且，在半导体器件A1发生绝缘击穿的情况下，在填埋被施加的电压相互不同的第一部件21与第二部件22的间隔P的密封树脂50中，击穿的概率极高。带电载体经由相邻的2个导电部件20之间填埋的密封树脂50从一方的导电部件20移动到另一方的导电部件20，由此发生绝缘击穿。该载体在密封树脂50中沿着基材50A与填料50B的界面50C移动。因此，通过半导体器件A1采用上述的结构，如图10所示，从第二基岛部221(第二部件22)的第二搭载面221A至第一基岛部211(第一部件21)的第一搭载面211A的该载体的移动距离L变得更长。由此，半导体器件A1达到绝缘击穿的时间增加。因此，依据半导体器件A1，能够实现绝缘耐压的进一步的提高。
密封树脂50的正方形截面S的一边的长度和密封树脂50的填料50B的粒径D的基准值，由多个导电部件20之中相邻的2个导电部件20的最小间隔Pmin规定。由此，在以粒径D为基准值以上的填料50B中，对半导体器件A1的绝缘耐压的提高没有贡献的填料50B能够被除外。并且，填料50B的粒径D的最大值为最小间隔Pmin的1/2。由此，在半导体器件A1的制造中，由于流动化的密封树脂50顺滑地通过相邻的2个导电部件20之间，因此能够防止密封树脂50的填充不良。
在半导体器件A1中，第一部件21与第二部件22的间隔P，在半导体器件A1的绝缘耐压的进一步提高中是重要的。间隔P优选为多个导电部件20之中相邻的2个导电部件20的最小间隔Pmin的1.0倍以上且3.0倍以下。假如间隔P超过最小间隔Pmin的3.0倍，则虽然对半导体器件A1的绝缘耐压的进一步提高有贡献，但是会导致半导体器件A1的大型化，因此不优选。
在半导体器件A1中，多个导电部件20各自的一部分从密封树脂50的一对第一侧面53的任一者露出。该结构通过第一部件21的2个第一悬吊引线部212从密封树脂50的第一方向x的一方侧露出，且第二部件22的2个第二悬吊引线部222从密封树脂50的第一方向x的另一方侧露出而能够得到。在该情况下，多个导电部件20位于与密封树脂50的一对第二侧面54分隔开的位置。由此，在半导体器件A1中，基岛支撑件等的金属部件不从一对第二侧面54露出。因此，能够实现半导体器件A1的绝缘耐压的提高。
在半导体器件A1中，在面积比第二部件22的第二基岛部221大的第一部件21的第一基岛部211，形成有多个贯通孔213。由此，在半导体器件A1的制造中，流动化的密封树脂50通过多个贯通孔213，因此能够防止密封树脂50的填充不良。因此，能够有效地抑制在密封树脂50中产生空隙。该结构对抑制半导体器件A1的绝缘耐压的降低有贡献。
半导体器件A1还具有第一导线41和第二导线42。第一导线41与绝缘元件13和第一半导体元件11接合。第二导线42与绝缘元件13和第二半导体元件12接合。第一导线41和第二导线42的组成含有金。在该情况下，在第一导线41的形成时，在绝缘元件13的第一中继电极131上形成第一导线41的最初的接合部，并且在多个第一端子31、以及第一部件21的2个第一悬吊引线部212的任一者上形成第一导线41的最后的接合部。由此，能够获得第一导线41的形状，该形状能够尽可能长地确保位于最靠近密封树脂50的顶面51的位置的第一导线41的顶部与绝缘元件13的厚度方向z的距离。同样地，在第二导线42的形成时，在绝缘元件13的第二中继电极132上形成第二导线42的最初的接合部，并且在多个第二端子32和第二部件22的2个第二悬吊引线部222的任一者上形成最后的接合部。由此，能够获得第二导线42的形状，该形状能够尽可能长地确保位于与顶面51最近的位置的第二导线42的顶部与绝缘元件13的厚度方向z上的距离。该结构对半导体器件A1的绝缘耐压的进一步提高有贡献。
基于图11和图12，关于本发明的第二实施方式的半导体器件A2进行说明。在这些图中，对与上述的半导体器件A1相同或者类似的要素标注相同的附图标记，省略重复的说明。在此，图11中为了便于理解，透视了密封树脂50。在图11中，将透视的密封树脂50用假想线表示。
在半导体器件A2中，绝缘元件13的搭载方式与上述的半导体器件A1的该结构不同。
如图11和图12所示，绝缘元件13搭载在第二部件22的第二基岛部221的第二搭载面221A。因此，在半导体器件A2中，多个第一导线41跨第一部件21的第一基岛部211与第二部件22的第二基岛部221之间。像这样，即使在第二基岛部221的电位比第一基岛部211的电位高的情况下，也能够将绝缘元件13搭载在第二基岛部221。
接着，关于半导体器件A2的作用效果进行说明。
半导体器件A2具有：包含第一部件21和第二部件22的多个导电部件20；和覆盖多个导电部件20各自的一部分的密封树脂50。对第二部件22施加的电压与对第一部件21施加的电压相互不同。在密封树脂50中含有具有电绝缘性的填料50B。以多个导电部件20之中相邻的2个导电部件20的最小间隔Pmin的2/3的长度作为一边的长度的密封树脂50的正方形截面S，包含8个以上的各自的粒径D为最小间隔Pmin的1/8以上的填料50B的至少一部分。因此，依据半导体器件A2，也能够实现绝缘耐压的进一步的提高。并且半导体器件A2通过采用与半导体器件A1共通的结构，能够起到与半导体器件A1等同的效果。
本发明不限定于上述的实施方式。本发明的各部的具体的结构能够进行各种设计变更。
本发明包括以下的附记中记载的实施方式。
附记1.一种半导体器件，其具有：
包含第一部件和第二部件的多个导电部件；
第一半导体元件，其与所述多个导电部件的任一者导通；
第二半导体元件，其与所述多个导电部件的任一者导通，并且被施加与施加于所述第一半导体元件的电压相互不同的电压；和
密封树脂，其覆盖所述多个导电部件的各自的一部分、所述第一半导体元件和所述第二半导体元件，
施加于所述第二部件的电压与施加于所述第一部件的电压相互不同，
在所述密封树脂中包含具有电绝缘性的填料，
当在所述密封树脂中设定正方形截面，该正方形截面具有与所述多个导电部件中的相邻的2个所述导电部件的最小间隔的2/3相等的一边的长度的情况下，
在所述正方形截面中，包含8个以上的、各自的粒径为所述最小间隔的1/8以上的所述填料的至少一部分。
附记2.附记1中记载的半导体器件，
所述填料的粒径的最大值为所述最小间隔的1/2。
附记3.附记2中记载的半导体器件，
所述第一部件和所述第二部件，在相对于所述第一半导体元件和所述第二半导体元件的各自的厚度方向正交的第一方向上相互隔开距离地设置，
所述第一半导体元件搭载在所述第一部件，
所述第二半导体元件搭载在所述第二部件，
所述第一部件与所述第二部件的间隔为所述最小间隔的1.0倍以上且3.0倍以下。
附记4.附记3中记载的半导体器件，
所述第一半导体元件与所述第一部件导通。
附记5.附记4中记载的半导体器件，
所述第二半导体元件与所述第二部件导通。
附记6.附记3至5中任一项记载的半导体器件，
所述多个导电部件包括：位于所述第一方向的一方侧的多个第一端子；和位于所述第一方向的另一方侧的多个第二端子，
所述第一半导体元件与所述多个第一端子导通，
所述第二半导体元件与所述多个第二端子导通。
附记7.附记6中记载的半导体器件，
所述多个第一端子和所述多个第二端子分别沿着相对于所述第一方向正交的第二方向排列。
附记8.附记7中记载的半导体器件，
所述第一部件具有：搭载所述第一半导体元件的第一基岛部；和与所述第一基岛部的所述第二方向的两侧相连的2个第一悬吊引线部，
所述2个第一悬吊引线部从所述密封树脂的所述第一方向的一方侧露出。
附记9.附记8中记载的半导体器件，
所述第二部件具有：搭载所述第二半导体元件的第二基岛部；和与所述第二基岛部的所述第二方向的两侧相连的2个第二悬吊引线部，
所述2个第二悬吊引线部从所述密封树脂的所述第一方向的另一方侧露出。
附记10.附记9中记载的半导体器件，
在所述第一方向上看，所述第二基岛部与所述第一基岛部重叠。
附记11.附记3至10中任一项记载的半导体器件，
施加于所述第二部件的电压比施加于所述第一部件的电压高。
附记12.附记3至11中任一项记载的半导体器件，
还具有绝缘元件，其对所述第一半导体元件与所述第二半导体元件的相互信号进行中继，并且将所述第一半导体元件和所述第二半导体元件相互绝缘，
所述绝缘元件为电感型。
附记13.附记12中记载的半导体器件，
所述绝缘元件搭载在所述第一部件。
附记14.附记12中记载的半导体器件，
所述绝缘元件搭载在所述第二部件。
附记15.附记12至14中任一项记载的半导体器件，
还具有第一导线和第二导线，
所述第一导线与所述绝缘元件和所述第一半导体元件接合，
所述第二导线与所述绝缘元件和所述第二半导体元件接合，
所述第一导线和所述第二导线的组成含有金。
附记16.附记1至15中任一项记载的半导体器件，
所述填料的组成含有二氧化硅。
附图标记的说明
A1、A2：半导体器件11：第一半导体元件
111：第一电极12：第二半导体元件
121：第二电极13：绝缘元件
131：第一中继电极132：第二中继电极
20：导电部件21：第一部件
211：第一基岛部211A：第一搭载面
212：第一悬吊引线部212A：覆盖部
212B：露出部213：贯通孔
22：第二部件221：第二基岛部
221A：第二搭载面222：第二悬吊引线部
222A：覆盖部222B：露出部
31：第一端子31A：第一中间端子
31B：第一侧端子311：覆盖部
312：露出部32：第二端子
32A：第二中间端子32B：第二侧端子
321：覆盖部322：露出部
33：金属层41：第一导线
42：第二导线43：第三导线
44：第四导线45：第五导线
46：第六导线50：密封树脂
50A：基材50B：填料
50C：界面51：顶面
52：底面53：第一侧面
531：第一上部532：第一下部
533：第一中间部54：第二侧面
541：第二上部542：第二下部
543：第二中间部Pmin：最小间隔
D：粒径S：正方形截面
P：间隔z：厚度方向
x：第一方向y：第二方向。

Claims (16)

1.一种半导体器件，其特征在于，具有：
包含第一部件和第二部件的多个导电部件；
第一半导体元件，其与所述多个导电部件的任一者导通；
第二半导体元件，其与所述多个导电部件的任一者导通，并且被施加与施加于所述第一半导体元件的电压相互不同的电压；和
密封树脂，其覆盖所述多个导电部件的各自的一部分、所述第一半导体元件和所述第二半导体元件，
施加于所述第二部件的电压与施加于所述第一部件的电压相互不同，
在所述密封树脂中包含具有电绝缘性的填料，
当在所述密封树脂中设定正方形截面，该正方形截面具有与所述多个导电部件中的相邻的2个所述导电部件的最小间隔的2/3相等的一边的长度的情况下，
在所述正方形截面中包含8个以上的各自的粒径为所述最小间隔的1/8以上的所述填料的至少一部分。
2.如权利要求1所述的半导体器件，其特征在于：
所述填料的粒径的最大值为所述最小间隔的1/2。
3.如权利要求2所述的半导体器件，其特征在于：
所述第一部件和所述第二部件，在相对于所述第一半导体元件和所述第二半导体元件的各自的厚度方向正交的第一方向上相互隔开距离地设置，
所述第一半导体元件搭载在所述第一部件，
所述第二半导体元件搭载在所述第二部件，
所述第一部件与所述第二部件的间隔为所述最小间隔的1.0倍以上且3.0倍以下。
4.如权利要求3所述的半导体器件，其特征在于：
所述第一半导体元件与所述第一部件导通。
5.如权利要求4所述的半导体器件，其特征在于：
所述第二半导体元件与所述第二部件导通。
6.如权利要求3～5中任一项所述的半导体器件，其特征在于：
所述多个导电部件包括：位于所述第一方向的一方侧的多个第一端子；和位于所述第一方向的另一方侧的多个第二端子，
所述第一半导体元件与所述多个第一端子导通，
所述第二半导体元件与所述多个第二端子导通。
7.如权利要求6所述的半导体器件，其特征在于：
所述多个第一端子和所述多个第二端子分别沿着相对于所述第一方向正交的第二方向排列。
8.如权利要求7所述的半导体器件，其特征在于：
所述第一部件具有：搭载所述第一半导体元件的第一基岛部；和与所述第一基岛部的所述第二方向的两侧相连的2个第一悬吊引线部，
所述2个第一悬吊引线部从所述密封树脂的所述第一方向的一方侧露出。
9.如权利要求8所述的半导体器件，其特征在于：
所述第二部件具有：搭载所述第二半导体元件的第二基岛部；和与所述第二基岛部的所述第二方向的两侧相连的2个第二悬吊引线部，
所述2个第二悬吊引线部从所述密封树脂的所述第一方向的另一方侧露出。
10.如权利要求9所述的半导体器件，其特征在于：
在所述第一方向上看，所述第二基岛部与所述第一基岛部重叠。
11.如权利要求3～10中任一项所述的半导体器件，其特征在于：
施加于所述第二部件的电压比施加于所述第一部件的电压高。
12.如权利要求3～11中任一项所述的半导体器件，其特征在于：
还具有绝缘元件，其对所述第一半导体元件与所述第二半导体元件的相互信号进行中继，并且将所述第一半导体元件和所述第二半导体元件相互绝缘，
所述绝缘元件为电感型。
13.如权利要求12所述的半导体器件，其特征在于：
所述绝缘元件搭载在所述第一部件。
14.如权利要求12所述的半导体器件，其特征在于：
所述绝缘元件搭载在所述第二部件。
15.如权利要求12～14中任一项所述的半导体器件，其特征在于：
还具有第一导线和第二导线，
所述第一导线与所述绝缘元件和所述第一半导体元件接合，
所述第二导线与所述绝缘元件和所述第二半导体元件接合，
所述第一导线和所述第二导线的组成含有金。
16.如权利要求1～15中任一项所述的半导体器件，其特征在于：
所述填料的组成含有二氧化硅。
CN202280022315.9A 2021-03-19 2022-02-25 半导体器件 Pending CN116998006A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021045491 2021-03-19
JP2021-045491 2021-03-19
PCT/JP2022/007924 WO2022196294A1 (ja) 2021-03-19 2022-02-25 半導体装置

Publications (1)

Publication Number Publication Date
CN116998006A true CN116998006A (zh) 2023-11-03

Family

ID=83322272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280022315.9A Pending CN116998006A (zh) 2021-03-19 2022-02-25 半导体器件

Country Status (5)

Country Link
US (1) US20240006274A1 (zh)
JP (1) JPWO2022196294A1 (zh)
CN (1) CN116998006A (zh)
DE (1) DE112022000972T5 (zh)
WO (1) WO2022196294A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9379048B2 (en) * 2013-02-28 2016-06-28 Semiconductor Components Industries, Llc Dual-flag stacked die package
JP5767294B2 (ja) 2013-10-07 2015-08-19 ルネサスエレクトロニクス株式会社 半導体装置
JP6522402B2 (ja) * 2015-04-16 2019-05-29 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2022196294A1 (zh) 2022-09-22
WO2022196294A1 (ja) 2022-09-22
US20240006274A1 (en) 2024-01-04
DE112022000972T5 (de) 2023-11-23

Similar Documents

Publication Publication Date Title
US11018117B2 (en) Half-bridge module with coaxial arrangement of the DC terminals
US11018109B2 (en) Power semiconductor module with low gate path inductance
US11798870B2 (en) Semiconductor device
US20240014107A1 (en) Semiconductor device
US20240047438A1 (en) Semiconductor equipment
CN112992845A (zh) 功率模块及其制造方法
CN116998006A (zh) 半导体器件
CN116472610A (zh) 半导体器件
WO2022209584A1 (ja) 半導体装置
WO2023095659A1 (ja) 半導体装置
CN118339651A (zh) 半导体装置
WO2022220013A1 (ja) 半導体装置
US20230378035A1 (en) Semiconductor device
CN116670830A (zh) 半导体器件
WO2024135356A1 (ja) 半導体装置
WO2023176370A1 (ja) 半導体素子および半導体装置
WO2023223843A1 (ja) 半導体装置
WO2023095745A1 (ja) 半導体装置
WO2023136056A1 (ja) 半導体装置
CN118318296A (zh) 半导体装置
US20230402353A1 (en) Semiconductor device
WO2022176690A1 (ja) 半導体装置、半導体装置の設計方法および半導体装置の製造方法
US20220270988A1 (en) Electronic part and semiconductor device
US20230402443A1 (en) Semiconductor device
CN116830439A (zh) 栅极驱动器、绝缘模块、低压电路单元以及高压电路单元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination