CN114175269B - 氮化物基半导体装置以及其制造方法 - Google Patents

氮化物基半导体装置以及其制造方法 Download PDF

Info

Publication number
CN114175269B
CN114175269B CN202180004172.4A CN202180004172A CN114175269B CN 114175269 B CN114175269 B CN 114175269B CN 202180004172 A CN202180004172 A CN 202180004172A CN 114175269 B CN114175269 B CN 114175269B
Authority
CN
China
Prior art keywords
field plate
nitride
based semiconductor
gate structure
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180004172.4A
Other languages
English (en)
Other versions
CN114175269A (zh
Inventor
张昕
盛健健
吕俊源
李臻哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Technology Co Ltd
Original Assignee
Innoscience Suzhou Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Technology Co Ltd filed Critical Innoscience Suzhou Technology Co Ltd
Publication of CN114175269A publication Critical patent/CN114175269A/zh
Application granted granted Critical
Publication of CN114175269B publication Critical patent/CN114175269B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

氮化物基半导体装置包含第一氮化物基半导体层、第二氮化物基半导体层、源极电极和漏极电极、栅极结构、第一场板和第二场板。所述第二氮化物基半导体层安置在所述第一氮化物基半导体层上。所述源极电极和所述漏极电极安置在所述第二氮化物基半导体层上方。所述栅极结构安置在所述第二氮化物基半导体层上方。所述第一场板安置在所述栅极结构上方并且与所述源极电极和所述漏极电极电耦合。所述第二场板安置在所述栅极结构上方并且与所述栅极结构电耦合。所述第一场板和所述第二场板彼此平行。所述第一场板的顶表面面向所述第二场板的底表面以彼此重叠。

Description

氮化物基半导体装置以及其制造方法
技术领域
本发明总体上涉及一种氮化物基半导体装置。更具体来说，本发明涉及一种III族氮化物基半导体装置，其具有集成到单个结构中的MIM电容器和HEMT电容器。
背景技术
近年来，关于高电子迁移率晶体管（HEMT）的深入研究已经非常普遍，尤其对于高功率切换和高频率应用。III族氮化物基HHMT利用具有不同带隙的两种材料之间的异质结界面来形成量子阱类结构，所述量子阱类结构适应二维电子气（2DEG）区，从而满足高功率/频率装置的需求。除了HEMT之外，具有异质结构的装置的实例进一步包含异质结双极晶体管（HBT）、异质结场效应晶体管（HFET）和调制掺杂FET（MODFET）。
目前，存在两个主要电容器设计，包含HEMT电容器和MIM（金属到金属）电容器。这两种类型的电容器具有其自身的特性。一般来说，电路设计可以根据所需要求应用不同电容器类型。因此，需要一种具有集成为一体的HEMT电容器和MIM电容器的结构。
发明内容
根据本公开的一个方面，提供一种氮化物基半导体装置。氮化物基半导体装置包含第一氮化物基半导体层、第二氮化物基半导体层、源极电极和漏极电极、栅极结构、第一场板和第二场板。第二氮化物基半导体层安置在第一氮化物基半导体层上且具有比所述第一氮化物基半导体层的带隙大的带隙。源极电极和漏极电极安置在第二氮化物基半导体层上方。栅极结构安置在第二氮化物基半导体层上方并且位于源极电极与漏极电极之间。第一场板安置在栅极结构上方并且与源极电极和漏极电极电耦合。第二场板安置在栅极结构上方并且与栅极结构电耦合。第一场板和第二场板彼此平行。第一场板的顶表面面向第二场板的底表面以在栅极结构上方彼此重叠。
根据本公开的一个方面，提供一种用于制造半导体装置的方法。所述方法包含如下步骤。第二氮化物基半导体层形成于第一氮化物基半导体层上。源极电极、漏极电极和栅极结构形成于第二氮化物基半导体层上方。第一场板形成于栅极结构上方。第二场板形成于第一场板上方。栅极结构和第二场板连接。源极电极和漏极电极电连接到第一场板。
根据本公开的一个方面，提供一种氮化物基半导体装置。氮化物基半导体装置包含第一氮化物基半导体层、第二氮化物基半导体层、源极电极和漏极电极、栅极结构、第一场板、第二场板和栅极触点。第二氮化物基半导体层安置在第一氮化物基半导体层上且具有比所述第一氮化物基半导体层的带隙大的带隙。源极电极和漏极电极安置在第二氮化物基半导体层上方并且与第二氮化物基半导体层的有源区重叠。栅极结构安置在第二氮化物基半导体层上方，并且位于源极电极与漏极电极之间且从有源区延伸到有源区的外部。第一场板和第二场板安置在栅极结构上方且彼此平行。栅极触点从栅极结构向上延伸并超出第一场板以与第二场板接触。栅极结构与栅极触点之间的界面是有源区。
基于以上配置，HEMT电容器和MIM电容器可以并联集成到半导体装置中，这有利于改进空间利用率。因此，半导体装置中每单位体积或每区域的电容增加。此电连接方式与HEMT装置高度兼容，由此适应HEMT装置。
附图说明
当结合附图阅读时，从以下具体实施方式容易理解本公开的各方面。应注意，不同特征可以不按比例绘制。也就是说，为了论述的清楚起见，各种特征的尺寸可以任意增大或减小。下文中参考图式更详细地描述本公开的实施例，在图式中。
图1A是根据本公开的一些实施例的半导体装置的示意性透视图。
图1B是根据本公开的一些实施例的沿着箭头观察到的图1A的半导体装置的示意图。
图1C是根据本公开的一些实施例的沿着箭头观察到的图1A的半导体装置1A的示意图。
图1D描绘根据本公开的一些实施例的在半导体装置的氮化物基半导体层上方的布局。
图1E描绘根据本公开的一些实施例的半导体装置的等效电路图。
图2是根据本公开的一些实施例的半导体装置的侧视图。
图3是根据本公开的一些实施例的半导体装置的侧视图；以及。
图4是根据本公开的一些实施例的半导体装置的侧视图。
具体实施方式
贯穿图式和详细描述使用共同参考数字来指示相同或类似组件。本公开的实施例将容易从结合附图进行的以下详细描述理解。
相对于某一组件或组件群组，或组件或组件群组的某一平面而指定空间描述，例如“上方”、“在……上”、“下方”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“垂直”、“水平”、“侧面”、“较高”、“较低”、“上部”、“之上”、“之下”等，以用于定向如相关联图中所示的组件。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，其限制条件为本公开的实施例的优点不会因此类布置而有偏差。
此外，应注意，在实际装置中，归因于装置制造条件，描绘为近似矩形的各种结构的实际形状可能弯曲、具有圆形边缘、具有稍微不均匀的厚度等。使用直线和直角只是为了方便表示层和特征。
在以下描述中，将半导体装置/裸片/封装、用于制造半导体装置/裸片/封装的方法等阐述为优选实例。本领域的技术人员将显而易见，可以在不脱离本公开的范围和精神的情况下作出修改，包含添加和/或取代。可以省略特定细节以免使本公开模糊不清；然而，编写本公开是为了使本领域技术人员能够在不进行不当实验的情况下实践本文中的教示。
图1A是根据本公开的一些实施例的半导体装置1A的示意性透视图。图1B是根据本公开的一些实施例的沿着箭头AR1观察到的图1A的半导体装置1A的示意图。图1C是根据本公开的一些实施例的沿着箭头AR2观察到的图1A的半导体装置1A的示意图。
半导体装置1A包含衬底10、氮化物基半导体层12和14、电极20和22、栅极结构30A、场板33A和34A、导电层36、栅极触点40A、接触通孔42和44，以及介电层50。
衬底10可以是半导体衬底。衬底10的示例性材料可以包含例如但不限于Si、SiGe、SiC、砷化镓、p掺杂的Si、n掺杂的Si、蓝宝石、绝缘体上半导体（例如绝缘体上硅（SOI））或其它合适的衬底材料。在一些实施例中，衬底10可以包含例如但不限于III族元素、IV族元素、V族元素或其组合（例如，III-V族化合物）。在其它实施例中，衬底10可以包含例如但不限于一个或多个其它特征，例如掺杂区、掩埋层、外延（epi）层，或其组合。
在一些实施例中，衬底10可以包含缓冲层。缓冲层可以与氮化物基半导体层12接触。缓冲层可以被配置成减小衬底10与氮化物基半导体层12之间的晶格和热失配，由此解决因失配/差异而导致的缺陷。缓冲层可以包含III-V族化合物。III-V族化合物可以包含例如但不限于铝、镓、铟、氮或其组合。因此，缓冲层的示例性材料可以进一步包含例如但不限于GaN、AlN、AlGaN、InAlGaN，或其组合。
在一些实施例中，衬底10可以进一步包含成核层（未示出）。成核层可以形成于缓冲层下方。成核层可以被配置成提供过渡以适应衬底10与缓冲层的III族氮化物层之间的失配/差异。成核层的示例性材料可以包含例如但不限于AlN或其合金中的任一者。
氮化物基半导体层12安置在缓冲层上/之上/上方。氮化物基半导体层14安置在氮化物基半导体层12上/之上/上方。氮化物基半导体层12的示例性材料可以包含例如但不限于氮化物或III-V族化合物，例如GaN、AlN、InN、InxAlyGa(1-x-y)N（其中x+y≤1）、AlxGa(1-x)N（其中x≤1）。氮化物基半导体层14的示例性材料可以包含例如但不限于氮化物或III-V族化合物，例如GaN、AlN、InN、InxAlyGa(1-x-y)N（其中x+y≤1）、AlyGa(1-y)N（其中y≤1）。
选择氮化物基半导体层12和14的示例性材料，使得氮化物基半导体层14的带隙（即，禁带宽度）大于/高于氮化物基半导体层12的带隙，这会使其电子亲和势彼此不同并且在其间形成异质结。例如，当氮化物基半导体层12是具有约3.4 eV的带隙的未掺杂GaN层时，且可以将氮化物基半导体层14选择为具有约4.0 eV的带隙的AlGaN层。因此，氮化物基半导体层12和14可以分别充当沟道层和势垒层。在沟道层与势垒层之间的接合界面处产生三角阱势，使得电子在三角阱中积聚，由此邻近于异质结而产生二维电子气（2DEG）区。因此，半导体装置1A可用于包含至少一个GaN基高电子迁移率晶体管（HEMT）。
氮化物基半导体层12和14可以共同地具有有源区142。有源区142可以充当允许载流子经由2DEG区流过的区。就此而言，有源区142的边界可以由相对于电阻率的差异限定。例如，氮化物基半导体层12和14可以共同地具有另一区144，所述另一区包围/围绕有源区142且具有比有源区142高的电阻率。此区144可以称为隔离区。因此，载流子将趋向于经由2DEG区，而不是隔离区在有源区142内流动。
电极20和22可以安置在氮化物基半导体层14上/之上/上方。电极20和22可以与氮化物基半导体层14接触。电极20和22可以直接安置在氮化物基半导体层14的有源区142上/之上/上方。电极20和22可以与氮化物基半导体层14的有源区142接触。电极20和22可以被布置成与氮化物基半导体层14的有源区142重叠。电极20和22可以在氮化物基半导体层14的有源区142内部延伸到区144。
在一些实施例中，电极20可以充当源极电极。在一些实施例中，电极20可以充当漏极电极。在一些实施例中，电极22可以充当源极电极。在一些实施例中，电极22可以充当漏极电极。电极20和22的作用取决于装置设计。
在一些实施例中，电极20和22可以包含例如但不限于金属、合金、掺杂半导体材料（例如掺杂结晶硅）、例如硅化物和氮化物的化合物、其它导体材料或其组合。电极20和22的示例性材料可以包含例如但不限于Ti、AlSi、TiN或其组合。电极20和22可以是单个层，或具有相同或不同组成的多个层。在一些实施例中，电极20和22与氮化物基半导体层14形成欧姆接触。欧姆接触可以通过将Ti、Al或其它合适的材料应用于电极20和22来实现。在一些实施例中，电极20和22中的每一个由至少一个共形层和导电填充物形成。所述共形层可以包覆所述导电填充物。共形层的示例性材料例如但不限于Ti、Ta、TiN、Al、Au、AlSi、Ni、Pt，或其组合。导电填充物的示例性材料可以包含例如但不限于AlSi、AlCu，或其组合。
栅极结构30A可以安置在氮化物基半导体层14上/之上/上方。栅极结构30A可以与氮化物基半导体层14接触。栅极结构30A可以直接安置在氮化物基半导体层14的有源区142上/之上/上方。栅极结构30A可以与氮化物基半导体层14的有源区142接触。栅极结构30A可以被布置成与氮化物基半导体层14的有源区142重叠。栅极结构30A可以从有源区142延伸到有源区142的外部。栅极结构30A可以在氮化物基半导体层14的有源区142内部延伸到区144。
栅极结构30A可以包含掺杂的氮化物基半导体层31A和栅极电极32A，如图1B和图1C中所示。栅极电极32A层叠在掺杂的氮化物基半导体层31A上。
掺杂的氮化物基半导体层31A可以安置在氮化物基半导体层14上/之上/上方。掺杂的氮化物基半导体层31A可以与氮化物基半导体层14接触。掺杂的氮化物基半导体层31A可以安置在电极20和22之间。
栅极电极32A可以安置在掺杂的氮化物基半导体层31A上/之上/上方。栅极电极32A可以与掺杂的氮化物基半导体层31A接触，使得掺杂的氮化物基半导体层31A可以安置/包夹在栅极电极32A与氮化物基半导体层14之间。栅极电极32A可以安置在电极20和22之间。
场板33A和34A安置在栅极结构30A上方。场板33A位于栅极结构30A与场板34A之间。场板33A和34A位于电极20和22之间的区中。
场板33A和34A彼此平行。更具体来说，场板33A的顶表面面向场板34A的底表面以在栅极结构30A上方彼此重叠。在一些实施例中，场板33A的顶表面和场板34A的底表面在有源区142上方彼此重叠。也就是说，此场板33A和34A的重叠区域在氮化物基半导体层14上具有垂直突起，其中垂直突起与有源区142重叠。
在一些实施例中，场板33A与掺杂的氮化物基半导体层31A和栅极电极32A平行。在一些实施例中，场板34A与掺杂的氮化物基半导体层31A和栅极电极32A平行。平行配置有利于构造电容器。
场板33A和34A被配置成改变在氮化物基半导体层14上的电场分布且影响半导体装置1A的击穿电压。场板33A和34A可以抑制所需区中的电场分布且减少其峰值。场板33A和34A的示例性材料可以包含例如但不限于金属、合金、掺杂半导体材料（例如掺杂结晶硅）、其它合适的导体材料或其组合。
导电层36安置在场板33A和34A上方。场板34A位于场板33A与导电层36之间。导电层36位于电极20和22之间的区中。导电层36可以形成为与场板33A和34A平行。导电层36的示例性材料可以包含例如但不限于金属、合金、掺杂半导体材料（例如掺杂结晶硅）、其它合适的导体材料或其组合。
介电层50安置在氮化物基半导体层14上方。介电层50可以由彼此合并的多个介电层形成。介电层50的示例性材料可以包含例如但不限于介电材料。例如，介电材料可以包含SiNx（例如，Si3N4）、SiOx、Si3N4、SiON、SiC、SiBN、SiCBN、氧化物、氮化物、氧化物、氮化物、等离子体增强氧化物（PEOX）、四乙氧基硅烷标准缩写（TEOS），或其组合。
介电层50的介电材料可以填充到不同层之间的区中。例如，介电层50的介电材料可以填充到电极20与栅极结构30A的栅极电极31之间的区中。介电层50的介电材料可以填充到电极22与栅极结构30A的栅极电极31之间的区中。介电层50的介电材料可以填充到栅极结构30A的栅极电极31与场板33A之间的区中。介电层50的介电材料可以填充到场板33A和34A之间的区中。介电层50的介电材料可以填充到场板34A与导电层36之间的区中。
电极20、22、栅极电极32A、场板33A和34A，以及导电层36可以构成集成到结构中的至少两个电容器。本公开提供电连接，使得这些层可以构成彼此平行地集成到结构的HEMT电容器和金属到金属（MIM）电容器。就此而言，关键问题之一是层之间的电连接如何布线。通过适当的电连接，层可以直接构成HEMT电容器和MIM电容器，且因此不需要额外的中间掩模设计。也就是说，本公开的电连接配置与HEMT装置的种类兼容。层之间的电连接可以通过栅极触点40A以及接触通孔42和44实现，如下文所陈述。
栅极触点40A安置在氮化物基半导体层14和栅极结构30A上方。栅极触点40A可以在栅极结构30A的栅极电极32A与场板34A之间延伸。更具体来说，栅极触点40A可以从栅极结构30A的栅极电极32A向上延伸以与场板34A接触。栅极触点40A可以在高于场板33A的位置中与场板34A形成界面。栅极触点40A的顶端高于或超出场板33A。
栅极触点40A与场板33A水平地重叠。在本公开中，短语“第一元件与第二元件水平地重叠”意指第一和第二元件位于相同高度水平，但彼此间隔开。因此，栅极触点40A不与场板33A接触。通过此连接，栅极电极32A可以通过栅极触点40A与场板34A电耦合。
此外，由于栅极触点40A的形成涉及对介电层50执行的蚀刻工艺，因此需要考虑栅极触点40A的位置。就此而言，在半导体装置1A的制造工艺期间，可以执行蚀刻工艺以移除介电层50的部分来形成暴露栅极结构30A的开口。介电层50的开口将用栅极触点40A填充。
为了说明，图1D描绘根据本公开的一些实施例的在半导体装置1A的氮化物基半导体层14上方的布局。如图1D中所示，栅极结构30A以及电极20和22被布置成与有源区142重叠。栅极结构30A具有在布局中在有源区142之外且在电极20和22上方的部分，这意味着栅极结构30A的此部分比电极20和22更靠近氮化物基半导体层14的顶部边界。
栅极触点40A可以形成于栅极结构30A的部分的边界内以及有源区142的边界外。因此，氮化物基半导体层14上的栅极触点40A的垂直突起在有源区142外部。栅极结构30A与栅极触点40A之间的界面在有源区142外部。在一些实施例中，栅极触点40A可以形成于不直接在电极20和22之间的区处。
因此，即使在栅极触点40A的形成期间发生过度蚀刻，半导体装置1A的性能也几乎不受影响。
更具体来说，当在介电层处发生过度蚀刻时，介电层的形态可以改变，使得将形成于变形的介电层上方的层将不符合原始装置设计。例如，形成于变形的介电层上方的场板将不符合原始装置设计，因此由场板对电场的调制可以是无效的。
就此而言，由于栅极触点40A形成于远离有源区142的区处，因此即使介电层50变形，介电层50的变形部分也将远离有源区142，以便避免场板（例如，场板33A和34A）与原始装置设计失配。
返回参考图1A、1B和1C，接触通孔42可以从电极20和22向上延伸到导电层36。接触通孔42可以向上延伸以与导电层36接触，以便在高于场板34A的位置中与导电层36形成界面。接触通孔42与场板33A和34A水平地重叠。接触通孔42不与场板33A接触。通过此连接，接触通孔42可以与导电层36电耦合。电极20和22以及导电层36通过接触通孔42彼此电耦合。
接触通孔44可以从场板33A向上延伸到导电层36。接触通孔44可以向上延伸以与导电层36接触，以便在高于场板34A的位置中与导电层36形成界面。接触通孔44与场板34A水平地重叠。接触通孔44不与场板34A接触。通过此连接，接触通孔44可以与导电层36电耦合。场板33A和导电层36通过接触通孔44彼此电耦合。因此，电极20和22可以通过导电层36以及通孔42和44与场板33A电耦合。
因此，栅极结构30A的栅极电极32A和场板34A可以具有相同电势；并且电极20和22以及场板33A可以具有相同电势，允许所述电势不同于施加到栅极结构30A的栅极电极32A以及场板34A的电势。因此，当施加不同电势时，在结构中构造多于一个电容器。在一些实施例中，不同电势可以由至少一个外部电源施加到对应层。
图1E描绘根据本公开的一些实施例的半导体装置1A的等效电路图。如图1A和1E中所示，电极20和22以及栅极结构30A的栅极电极32A可以构成HEMT电容器C1。栅极结构30A的栅极电极32A可以共同地充当HEMT电容器C1的板P1。电极20和22可以充当HEMT电容器C1的板P2。
栅极结构30A的栅极电极32A、场板33A和34A，以及导电层36可以构成MIM电容器C2。栅极结构30A的栅极电极32A以及场板34A可以共同地充当MIM电容器C2的板P3。场板33A和导电层36可以充当MIM电容器C2的板P4。
HEMT电容器C1的板P1和MIM电容器C2的板P3连接到相同节点，因为栅极结构30A的栅极电极32A可以充当HEMT电容器C1的板P1和MIM电容器C2的板P3。HEMT电容器C1的板P2和MIM电容器C2的板P4连接到相同节点，因为电极20和22与场板33A和导电层36电耦合。因此，HEMT电容器C1和MIM电容器C2并联连接。
HEMT电容器C1和MIM电容器C2可以集成到相同结构中，这有利于改进空间利用率。也就是说，每单位体积或每区域的电容增加。此外，相对于HEMT电容器C1，由于MIM电容器C2的辅助，HEMT电容器的线性度是改进的C1。就此而言，HEMT电容器的电容易于响应于其板上的电压变化而变化，这不同MIM电容器的特征。相对于此种变化，HEMT电容器和MIM电容器并联（例如，HEMT电容器C1和MIM电容器C2并联）时的配置比仅HEMT电容器更稳定。因此，通过HEMT电容器C1和MIM电容器C2并联的配置，MIM电容器C2可以解决HEMT电容器C1的缺点，并且此配置可以通过场板33A和34A实现，因此不需要将额外的导电板引入到结构中。
返回参考图1A，为了制造半导体装置1A，氮化物基半导体层12和14可以形成于衬底10上。氮化物基半导体层12和14的形成可以通过使用沉积技术实现。例如，沉积技术可以包含例如但不限于原子层沉积（ALD）、物理气相沉积（PVD）、化学气相沉积（CVD）、金属有机CVD（MOCVD）、等离子体增强型CVD（PECVD）、低压CVD（LPCVD）、等离子体辅助气相沉积、外延生长或其它合适的工艺。
电极20和22以及栅极结构30A至少通过使用沉积技术形成于氮化物基半导体层14上方。在一些实施例中，电极20和22以及栅极结构30A的形成可以包含至少一个图案化工艺。
场板33A和34A可以形成于栅极结构30A上方。在形成场板34A之前，栅极触点40A形成为与栅极结构30A接触。场板34A可以沉积在栅极触点40A上方，因此所形成的场板34A可以覆盖栅极触点40A且因此栅极触点40A可以将所形成场板34A连接到栅极结构30A。
在形成如上文提及的不同层的过程中，可以沉积至少一种介电材料以形成介电层。例如，在形成场板34A之后，可以沉积介电材料以形成覆盖场板34A的介电层。
此后，可以移除介电层50的一些部分，且接着接触通孔42和44形成为由介电层50围绕。在形成接触通孔42和44之后，形成导电层36以覆盖接触通孔42和44并且与接触通孔42和44接触。如前所述，电极20和22可以通过导电层36以及接触通孔42和44电连接到场板33A。
图2是根据本公开的一些实施例的半导体装置1B的侧视图。半导体装置1B类似于半导体装置1A，如参考图1A至1E描述和说明，除了栅极结构30A由栅极结构30B替代之外。
栅极结构30A位于电极20和22之间。在本实施例中，电极20比电极22更靠近栅极结构30A。栅极结构30B可以包含掺杂的氮化物基半导体层31B和栅极电极32B。栅极电极32B位于掺杂的氮化物基半导体层31B与栅极触点40B之间。在本实施例中，电极20比电极22更靠近栅极触点40B。此种不对称配置有利于应用于高电压装置，并且仍可以实现用于构成HEMT和MIM电容器的电连接。
图3是根据本公开的一些实施例的半导体装置1C的侧视图。半导体装置1C类似于半导体装置1A，如参考图1A至1E描述和说明，除了栅极结构30A和场板33A分别由栅极结构30C和场板33C替代之外。
栅极结构30C可以包含掺杂的氮化物基半导体层31C和栅极电极32C。栅极结构30C可以应用与栅极结构30B相同的配置，如图2中所陈述。场板33C具有比场板34的宽度小的宽度。场板33C和场板34在栅极结构30C上方彼此重叠。可以基于对电场的所需调制进行此宽度配置，并且仍可以实现用于构成HEMT和MIM电容器的电连接。
图4是根据本公开的一些实施例的半导体装置1D的侧视图。半导体装置1D类似于半导体装置1A，如参考图1A至1E描述和说明，除了栅极结构30A和场板33A和34A分别由栅极结构30D和场板33D和34D替代之外。
栅极结构30D可以包含掺杂的氮化物基半导体层31D和栅极电极32D。栅极结构30D和场板33D可以应用与栅极结构30C和场板33C相同的配置，如在图3中所陈述。场板34D具有在栅极结构30D正上方的末端部分。栅极结构30D的至少一个部分不由场板34D覆盖。栅极触点40D在栅极结构30D与场板33D的末端部分之间延伸，以保持栅极结构30D与场板34D之间的电连接。可以基于MIM电容器的所需电容以及对电场的调制进行此配置，并且仍可以实现用于构成HEMT和MIM电容器的电连接。
如上文所述，HEMT电容器和MIM电容器可以并联集成到半导体装置中，这有利于改进空间利用率。因此，半导体装置中每单位体积或每区域的电容增加。此电连接方式与HEMT装置高度兼容，由此适应HEMT装置。
选择和描述实施例是为了最好地解释本发明的原理及其实际应用，由此使得所属领域的其它技术人员能够理解本发明的各种实施例以及具有适合于所预期的特定用途的各种修改。
如本文中所使用且不另外定义，术语“基本上”、“实质上”、“大致”和“约”是用于描述并考虑较小变化。当与事件或情形结合使用时，术语可涵盖事件或情形明确发生的情况以及事件或情形极近似于发生的情况。举例来说，当结合数值使用时，术语可以涵盖小于或等于所述数值的±10%的变化范围，例如小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于±1%、小于或等于±0.5%、小于或等于±0.1%、或小于或等于±0.05%。术语“基本上共面”可以指沿着同一平面定位的在数微米内的两个表面，例如沿着同一平面定位的在40 μm内、30 μm内、20 μm内、10 μm内或1 μm内的两个表面。
如本文所使用，除非上下文另外明确规定，否则单数术语“一个/种（a/an）”以及“所述”可以包含复数指代物。在一些实施例的描述中，提供于另一组件“上”或“上面”的组件可以涵盖前一组件直接在后一组件上（例如，与后一组件物理接触）的情况，以及一个或多个介入组件定位于前一组件与后一组件之间的情况。
虽然已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并非限制性的。本领域的技术人员应理解，在不脱离如由所附权利要求书界定的本公开的真实精神和范围的情况下，可以做出各种改变且可以取代等效物。所述图示可能未必按比例绘制。归因于制造工艺和公差，本公开中的艺术再现与实际设备之间可能存在区别。此外，应了解，实际装置和层可能相对于图式的矩形层描绘存在偏差，且可能由于例如保形沉积、蚀刻等制造工艺而包含角、表面或边缘、圆角等。可能存在并未特定说明的本公开的其它实施例。应将本说明书和图式视为说明性而非限定性的。可以做出修改，以使特定情形、材料、物质组成、方法或过程适应于本公开的目标、精神及范围。所有此类修改是既定在所附权利要求书的范围内。虽然本文公开的方法已参考按特定次序执行的特定操作描述，但应理解，可以在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非在本文中特定指示，否则操作的次序和分组并非限制。

Claims (23)

1.一种氮化物基半导体装置，其特征在于，包括：
第一氮化物基半导体层；
第二氮化物基半导体层，其安置在所述第一氮化物基半导体层上且具有比所述第一氮化物基半导体层的带隙大的带隙；
源极电极和漏极电极，其安置在所述第二氮化物基半导体层上方；
栅极结构，其安置在所述第二氮化物基半导体层上方并且位于所述源极电极与所述漏极电极之间；
第一场板，其安置在所述栅极结构上方并且与所述源极电极和所述漏极电极电耦合；
第二场板，其安置在所述栅极结构上方并且与所述栅极结构电耦合，其中所述第一场板和所述第二场板彼此平行，并且所述第一场板的顶表面面向所述第二场板的底表面以在所述栅极结构上方彼此重叠；
导电层，其安置在所述第二场板上方，其中所述第一场板通过所述导电层与所述源极电极和所述漏极电极电耦合。
2.根据权利要求1所述的氮化物基半导体装置，其特征在于，所述栅极结构、所述源极电极和所述漏极电极布置成与有源区重叠，其中所述第一场板的所述顶表面和所述第二场板的所述底表面在所述有源区上方彼此重叠。
3.根据权利要求1所述的氮化物基半导体装置，其特征在于，进一步包括：
栅极触点，其在所述栅极结构与所述第二场板之间延伸。
4.根据权利要求3所述的氮化物基半导体装置，其特征在于，所述栅极触点向上延伸以与所述第二场板接触，以便在高于所述第一场板的位置中与所述第二场板形成界面。
5.根据权利要求3所述的氮化物基半导体装置，其特征在于，所述栅极结构、所述源极电极和所述漏极电极布置成与有源区重叠，并且在所述第二氮化物基半导体层上的所述栅极触点的垂直突起在所述有源区外部。
6.根据权利要求3所述的氮化物基半导体装置，其特征在于，所述栅极触点与所述第一场板水平地重叠。
7.根据权利要求1所述的氮化物基半导体装置，其特征在于，所述第二场板位于所述第一场板与所述导电层之间。
8.根据权利要求1所述的氮化物基半导体装置，其特征在于，进一步包括：
多个第一接触通孔，其从所述源极电极和所述漏极电极向上延伸到所述导电层。
9.根据权利要求8所述的氮化物基半导体装置，其特征在于，所述第一接触通孔向上延伸以与所述导电层接触，以便在高于所述第二场板的位置中与所述导电层形成界面。
10.根据权利要求8所述的氮化物基半导体装置，其特征在于，进一步包括：
多个第二接触通孔，其从所述第一场板向上延伸到所述导电层。
11.根据权利要求10所述的氮化物基半导体装置，其特征在于，所述第二接触通孔与所述第二场板水平地重叠。
12.根据权利要求1所述的氮化物基半导体装置，其特征在于，所述第一场板和所述第二场板位于所述源极电极与所述漏极电极之间的区中。
13.根据权利要求1所述的氮化物基半导体装置，其特征在于，进一步包括：
介电材料，其填充所述第一场板与所述第二场板之间的区。
14.根据权利要求1所述的氮化物基半导体装置，其特征在于，所述栅极结构包括：
栅极电极；以及
掺杂的氮化物基半导体层，其安置在所述第二氮化物基半导体层与所述栅极电极之间。
15.一种用于制造氮化物基半导体装置的方法，其特征在于，包括：
在第一氮化物基半导体层上形成第二氮化物基半导体层；
在所述第二氮化物基半导体层上方形成源极电极、漏极电极和栅极结构；
在所述栅极结构上方形成第一场板；
在所述第一场板上方形成第二场板；
连接所述栅极结构和所述第二场板；以及
将所述源极电极和所述漏极电极电连接到所述第一场板。
16.根据权利要求15所述的方法，其特征在于，连接所述栅极结构和所述第二场板包括：
在所述形成所述第二场板之前形成栅极触点，其中形成所述第二场板以覆盖所述栅极触点。
17.根据权利要求15所述的方法，其特征在于，将所述源极电极和所述漏极电极电连接到所述第一场板进一步包括：
在所述第二场板上方形成导电层，使得所述源极电极和所述漏极电极通过所述导电层电连接到所述第一场板。
18.根据权利要求17所述的方法，其特征在于，将所述源极电极和所述漏极电极电连接到所述第一场板进一步包括：
在所述形成所述导电层之前，形成多个第一接触通孔，所述第一接触通孔从所述源极电极和所述漏极电极向上延伸到所述导电层。
19.根据权利要求18所述的方法，其特征在于，将所述源极电极和所述漏极电极电连接到所述第一场板进一步包括：
在所述形成所述导电层之前，形成多个第二接触通孔，所述第二接触通孔从所述第一场板向上延伸到所述导电层。
20.一种氮化物基半导体装置，其特征在于，包括：
第一氮化物基半导体层；
第二氮化物基半导体层，其安置在所述第一氮化物基半导体层上且具有比所述第一氮化物基半导体层的带隙大的带隙；
源极电极和漏极电极，其安置在所述第二氮化物基半导体层上方并且与所述第二氮化物基半导体层的有源区重叠；
栅极结构，其安置在所述第二氮化物基半导体层上方，并且位于所述源极电极与所述漏极电极之间且从所述有源区延伸到所述有源区的外部；
第一场板和第二场板，其安置在所述栅极结构上方且彼此平行；以及
栅极触点，其从所述栅极结构向上延伸且超出所述第一场板以与所述第二场板接触，其中所述栅极结构与所述栅极触点之间的界面在所述有源区外部；
导电层，其安置在所述第二场板上方，其中所述第一场板通过所述导电层与所述源极电极和所述漏极电极电耦合。
21.根据权利要求20所述的氮化物基半导体装置，其特征在于，进一步包括：
多个第一接触通孔，其从所述源极电极和所述漏极电极向上延伸到所述导电层。
22.根据权利要求21所述的氮化物基半导体装置，其特征在于，进一步包括：
多个第二接触通孔，其从所述第一场板向上延伸到所述导电层。
23.根据权利要求20所述的氮化物基半导体装置，其特征在于，进一步包括：
介电材料，其填充所述第一场板与所述第二场板之间的区。
CN202180004172.4A 2021-10-27 2021-10-27 氮化物基半导体装置以及其制造方法 Active CN114175269B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/126722 WO2023070372A1 (en) 2021-10-27 2021-10-27 Nitride-based semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN114175269A CN114175269A (zh) 2022-03-11
CN114175269B true CN114175269B (zh) 2024-01-23

Family

ID=80490001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180004172.4A Active CN114175269B (zh) 2021-10-27 2021-10-27 氮化物基半导体装置以及其制造方法

Country Status (3)

Country Link
US (1) US12094875B2 (zh)
CN (1) CN114175269B (zh)
WO (1) WO2023070372A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024040600A1 (en) * 2022-08-26 2024-02-29 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN115498034B (zh) * 2022-09-13 2024-03-19 北京无线电测量研究所 一种GaN HEMT器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1950945A (zh) * 2004-05-11 2007-04-18 美商克立股份有限公司 具有多个场板的宽能带隙晶体管
CN112951909A (zh) * 2020-04-30 2021-06-11 英诺赛科(苏州)半导体有限公司 半导体器件
CN113016074A (zh) * 2021-02-19 2021-06-22 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
CN113066864A (zh) * 2020-04-30 2021-07-02 英诺赛科(苏州)半导体有限公司 半导体器件
CN113228297A (zh) * 2021-02-25 2021-08-06 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101285598B1 (ko) * 2012-02-06 2013-07-15 삼성전자주식회사 질화물계 이종접합 반도체 소자 및 그 제조 방법
JP2016058681A (ja) * 2014-09-12 2016-04-21 株式会社東芝 半導体装置
JP2017123432A (ja) * 2016-01-08 2017-07-13 株式会社東芝 半導体装置
TWI762486B (zh) * 2016-05-31 2022-05-01 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1950945A (zh) * 2004-05-11 2007-04-18 美商克立股份有限公司 具有多个场板的宽能带隙晶体管
CN112951909A (zh) * 2020-04-30 2021-06-11 英诺赛科(苏州)半导体有限公司 半导体器件
CN113066864A (zh) * 2020-04-30 2021-07-02 英诺赛科(苏州)半导体有限公司 半导体器件
CN113016074A (zh) * 2021-02-19 2021-06-22 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
CN113228297A (zh) * 2021-02-25 2021-08-06 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
WO2023070372A1 (en) 2023-05-04
US20230352476A1 (en) 2023-11-02
US12094875B2 (en) 2024-09-17
CN114175269A (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
US11929429B2 (en) Nitride-based semiconductor device and method for manufacturing the same
CN114127951B (zh) 氮化物基半导体装置以及制造其的方法
CN114175269B (zh) 氮化物基半导体装置以及其制造方法
CN114127955B (zh) 半导体装置及其制造方法
US20230095367A1 (en) Semiconductor device and method for manufacturing the same
CN113875017B (zh) 半导体装置及其制造方法
CN114270532A (zh) 半导体装置及其制造方法
CN114207835B (zh) 半导体装置及其制造方法
CN114402442B (zh) 氮化物基半导体装置及其制造方法
WO2023102744A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN118020159A (zh) 基于氮化物的半导体器件及其制造方法
US20240038883A1 (en) Semiconductor device and method for manufacturing the same
CN114175273B (zh) 半导体器件和其制造方法
CN115440811B (zh) 半导体器件及其制造方法
WO2024055276A1 (en) Nitride-based semiconductor device and method for manufacturing thereof
CN115663025B (zh) 氮化物基半导体器件及其制造方法
WO2024040463A1 (en) Semiconductor device and method for manufacturing the same
CN115458597B (zh) 氮化物基半导体器件及其制造方法
WO2023240491A1 (en) Nitride-based semiconductor device and method for manufacturing the same
WO2024040600A1 (en) Semiconductor device and method for manufacturing the same
CN115812253B (zh) 氮化物基半导体器件及其制造方法
CN118525357A (zh) 氮化物基半导体器件及其制造方法
CN116613207A (zh) 氮化物半导体器件及其制造方法
CN115939204A (zh) 氮化物半导体器件及其制造方法
CN118451554A (zh) 氮化物基半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant