JPS61115338A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS61115338A JPS61115338A JP23729684A JP23729684A JPS61115338A JP S61115338 A JPS61115338 A JP S61115338A JP 23729684 A JP23729684 A JP 23729684A JP 23729684 A JP23729684 A JP 23729684A JP S61115338 A JPS61115338 A JP S61115338A
- Authority
- JP
- Japan
- Prior art keywords
- type region
- strip
- line
- conductor
- conductor strip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ＵＨＦ帯、ＳＨＦ帯、ＥＨＦ帯等の高周波領
域で用いられる半導体集積回路装置に関するものである
。
域で用いられる半導体集積回路装置に関するものである
。
（従来例の構成とその問題点）
近年、トランジスタなどの半導体素子の動作周波数上限
の拡大はめざましく、ＳＨＦ帯の能動素子はＧａＡｓを
用いた電界効果トランジスタ（以下Ｆ’ＥＴと略称する
）が主流となシつつある。さらに。
の拡大はめざましく、ＳＨＦ帯の能動素子はＧａＡｓを
用いた電界効果トランジスタ（以下Ｆ’ＥＴと略称する
）が主流となシつつある。さらに。
最近の試みとして、マイクロストリング線路などを用い
た分布定数回路を半導体基板上に設けた、いわゆるモノ
リシックマイクロ波集積回路（以下ＭＭＩＣと略称する
）等も検討されている。
た分布定数回路を半導体基板上に設けた、いわゆるモノ
リシックマイクロ波集積回路（以下ＭＭＩＣと略称する
）等も検討されている。
ところで、ＭＭＩＣに従来用いられてきたス） ＩＪノ
ブ線路は、例えばＧａＡｓ基板を用いた場合、金属膜よ
シなる導体ス） ＩＪソデを、第１図（ａ）に示すよう
に半絶縁性ＧａＡｓ基板上に直接形成するか、または第
１図（ｂ）に示すように半絶縁性ＧａＡｓ基板上の５ｉ
０２などの絶縁膜の上に形成していた。第１図において
、１１は半絶縁性ＧａＡｓ基板、１２はＳｉＯ２膜、１
３は導体ストリップ、１４は金属膜よシなる基板導体で
ある。また、ｈは導体ストリップ１３と基板導体１４と
の間隔、Ｗは導体ストリップの幅である。
ブ線路は、例えばＧａＡｓ基板を用いた場合、金属膜よ
シなる導体ス） ＩＪソデを、第１図（ａ）に示すよう
に半絶縁性ＧａＡｓ基板上に直接形成するか、または第
１図（ｂ）に示すように半絶縁性ＧａＡｓ基板上の５ｉ
０２などの絶縁膜の上に形成していた。第１図において
、１１は半絶縁性ＧａＡｓ基板、１２はＳｉＯ２膜、１
３は導体ストリップ、１４は金属膜よシなる基板導体で
ある。また、ｈは導体ストリップ１３と基板導体１４と
の間隔、Ｗは導体ストリップの幅である。
このようなストリップ線路では、導体ストリップの厚さ
が充分薄い時、線路の特性インピーダンス２゜は近似的
に次式で与えられる。
が充分薄い時、線路の特性インピーダンス２゜は近似的
に次式で与えられる。
リップと基板導体の間の物質の比誘電率であυ、例えば
第１図（ａ）の場合には、Ｇａ Ａｓの比誘電率となる
。いま、例えばマイクロ波回路でよく用いられる５０Ω
の特性インピーダンスを有する線路を２００虜の厚さの
ＧａＡａ基板上に形成しようとすると、導体ストリップ
の幅Ｗは約１４０μｍとなって、比較的大きな面積を必
要とする。Ｗを小さくするためには、式（１）が−の関
数であることから、ｈを小さくすればよいことがわかる
。しかし、半導体チップの強度の点から基板厚さを極端
に薄くすることはでさす、Ｗが大きいことがＭＭＩ Ｃ
の集積密度向上に対する障害となっていた。
第１図（ａ）の場合には、Ｇａ Ａｓの比誘電率となる
。いま、例えばマイクロ波回路でよく用いられる５０Ω
の特性インピーダンスを有する線路を２００虜の厚さの
ＧａＡａ基板上に形成しようとすると、導体ストリップ
の幅Ｗは約１４０μｍとなって、比較的大きな面積を必
要とする。Ｗを小さくするためには、式（１）が−の関
数であることから、ｈを小さくすればよいことがわかる
。しかし、半導体チップの強度の点から基板厚さを極端
に薄くすることはでさす、Ｗが大きいことがＭＭＩ Ｃ
の集積密度向上に対する障害となっていた。
（発明の目的）
本発明は、上記従来の欠点に鑑み、導体ス） ＩＪッグ
幅の小さいストリップ線路を有する半導体集積回路装置
を提供するものである。また上記ストリップ線路の特性
インピーダンスを、使用時に調節できる半導体集積回路
装置もあわせて提案する。
幅の小さいストリップ線路を有する半導体集積回路装置
を提供するものである。また上記ストリップ線路の特性
インピーダンスを、使用時に調節できる半導体集積回路
装置もあわせて提案する。
（発明の構成）
この目的を達成するために、本発明の半導体集積回路装
置が有するマイクロストリップ線路は、半導゛体基板上
に形成されたｎ形領域または゛ｐ形領領域、その上に絶
縁物を介して設けられた導体ストリップとからなる。
置が有するマイクロストリップ線路は、半導゛体基板上
に形成されたｎ形領域または゛ｐ形領領域、その上に絶
縁物を介して設けられた導体ストリップとからなる。
この構成によって導体ストリップと基板導体との間隔を
縮小するとともに、導体ストリップの幅を著しく小さく
することができる。
縮小するとともに、導体ストリップの幅を著しく小さく
することができる。
（実施例の説明）
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第２図は、本発明の一実施例におけるス） ’） ノｌ
グ線路を示したものである。第２図において、２１は半
絶縁性ＧａＡａ基板、２２はｎ形領域、２３はＳｉＯ２
膜、２４はＡｕ膜を用いた導体ストリップである。第２
図（ａ）はストリップ線路部を、第２図（ｂ）はｎ形領
域２２への給電電極２５の構造例を示す。
グ線路を示したものである。第２図において、２１は半
絶縁性ＧａＡａ基板、２２はｎ形領域、２３はＳｉＯ２
膜、２４はＡｕ膜を用いた導体ストリップである。第２
図（ａ）はストリップ線路部を、第２図（ｂ）はｎ形領
域２２への給電電極２５の構造例を示す。
いま、ｎ形領域２２を接地電位とすると、導体ストリッ
プ２４とｎ形領域２２とで、５ｉＯ２２３をはさんだス
トリップ線路が構成される。Ｓ ｉＯ２の厚さは容易に
数μｍ以下にできるため、第１図に示した従来のストリ
ップ線路に比べて、本発明では導体ストリップ２４０幅
を著しく小さくすることができる。
プ２４とｎ形領域２２とで、５ｉＯ２２３をはさんだス
トリップ線路が構成される。Ｓ ｉＯ２の厚さは容易に
数μｍ以下にできるため、第１図に示した従来のストリ
ップ線路に比べて、本発明では導体ストリップ２４０幅
を著しく小さくすることができる。
また、第２図から明らかなように、本発明のストリップ
線路は、いわゆるＭＯ８構造となっているため、導体ス
トリップ２４とｎ形領域２２との間の直流バイアス電位
ｖＤｃを調節することによって、ストリップ線路の単位
長あたシの靜電容景Ｃｏを調節することができる。スト
リップ線路の特性インピーダンスはｆｚに逆比例するか
ら、”ＤＣによってストリップ線路の特性インピーダン
スを調節することができる。したがって、本発明のスト
リップ線路をＭＭＩＣの中の整合回路等に用いると、Ｍ
ＭＩＣの中の能動素子の特性に応じて、ｖＤＣによって
整合回路の特性を調節し、ＭＭＩＣを最適状態で動作さ
せることが可能となる。
線路は、いわゆるＭＯ８構造となっているため、導体ス
トリップ２４とｎ形領域２２との間の直流バイアス電位
ｖＤｃを調節することによって、ストリップ線路の単位
長あたシの靜電容景Ｃｏを調節することができる。スト
リップ線路の特性インピーダンスはｆｚに逆比例するか
ら、”ＤＣによってストリップ線路の特性インピーダン
スを調節することができる。したがって、本発明のスト
リップ線路をＭＭＩＣの中の整合回路等に用いると、Ｍ
ＭＩＣの中の能動素子の特性に応じて、ｖＤＣによって
整合回路の特性を調節し、ＭＭＩＣを最適状態で動作さ
せることが可能となる。
なお、ｎ形領域の不純物濃度をｌＸｌ０ ｃｍ以上に
しておけば、ｃｏはｖＤｃにあまシ依存しなくなシ、ｖ
ＤＣによらず一定の特性インピーダンスをもつ線路を得
ることができる。
しておけば、ｃｏはｖＤｃにあまシ依存しなくなシ、ｖ
ＤＣによらず一定の特性インピーダンスをもつ線路を得
ることができる。
また、上記実施例におけるｎ形領域２２をｐ形領域とし
ても同様の特徴をもクストリップ線路を得ることができ
る。さらに、第２図の５ｉＯ３２３の代シに、Ｓｉ、Ｎ
４．Ａｔ２０３，５ｉｘＯｙＮ２などの膜を用いてもよ
い。
ても同様の特徴をもクストリップ線路を得ることができ
る。さらに、第２図の５ｉＯ３２３の代シに、Ｓｉ、Ｎ
４．Ａｔ２０３，５ｉｘＯｙＮ２などの膜を用いてもよ
い。
（発明の効果）
以上のように本発明は、マイクロストリップ線路を、半
導体基板上のｐ形領域またはｎ形領域と、その上に絶縁
物を介して設けられた導体ストリップとから構成するこ
とにより、導体ストリップの幅を著しく縮小することが
でき、マイクロ波半導体集積回路の集積度の向上を図る
ことができるなど、その実用的効果は犬なるものがある
。
導体基板上のｐ形領域またはｎ形領域と、その上に絶縁
物を介して設けられた導体ストリップとから構成するこ
とにより、導体ストリップの幅を著しく縮小することが
でき、マイクロ波半導体集積回路の集積度の向上を図る
ことができるなど、その実用的効果は犬なるものがある
。
第１図は、従来のマイクロストリップ線路の構成図、第
２図は、本発明の一実施例におけるマイクロストリップ
線路の構成図である。 ２１・・・半絶縁性ＧａＡｓ基板、２３・・・ＳｉＯ□
膜、２４・・・導体ス）＋７ツノ、２２・・・ｎ形領域
、２５・・・給電電極。 第１図 （ａ）
２図は、本発明の一実施例におけるマイクロストリップ
線路の構成図である。 ２１・・・半絶縁性ＧａＡｓ基板、２３・・・ＳｉＯ□
膜、２４・・・導体ス）＋７ツノ、２２・・・ｎ形領域
、２５・・・給電電極。 第１図 （ａ）
Claims (2)
- （１）半導体基板上に形成されたｎ形領域又はｐ形領域
と、このｎ形又はｐ形領域の上に絶縁物を介して設けら
れた導体ストリップとからなるマイクロストリップ線路
を有することを特徴とする半導体集積回路装置。 - （２）ｎ形領域又はｐ形領域と、導体ストリップとの間
のバイアス電位を変化させて、マイクロストリップ線路
の特性インピーダンスを調節することを特徴とする特許
請求の範囲第（１）項記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23729684A JPS61115338A (ja) | 1984-11-10 | 1984-11-10 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23729684A JPS61115338A (ja) | 1984-11-10 | 1984-11-10 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61115338A true JPS61115338A (ja) | 1986-06-02 |
Family
ID=17013263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23729684A Pending JPS61115338A (ja) | 1984-11-10 | 1984-11-10 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61115338A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0895289A2 (de) * | 1997-07-25 | 1999-02-03 | Siemens Aktiengesellschaft | Digitaler Schaltkreis in MOS-Technologie |
-
1984
- 1984-11-10 JP JP23729684A patent/JPS61115338A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0895289A2 (de) * | 1997-07-25 | 1999-02-03 | Siemens Aktiengesellschaft | Digitaler Schaltkreis in MOS-Technologie |
| EP0895289A3 (de) * | 1997-07-25 | 1999-09-15 | Siemens Aktiengesellschaft | Digitaler Schaltkreis in MOS-Technologie |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3093487B2 (ja) | 半導体装置およびその製造方法 | |
| US3749985A (en) | High frequency insulated gate field effect transistor for wide frequency band operation | |
| JPH0365016B2 (ja) | ||
| JPH0335536A (ja) | 電界効果型半導体装置 | |
| JPH11168099A (ja) | 半導体装置 | |
| JP2554672B2 (ja) | 電界効果型半導体装置 | |
| US3296508A (en) | Field-effect transistor with reduced capacitance between gate and channel | |
| JPS61115338A (ja) | 半導体集積回路装置 | |
| US4546371A (en) | Semiconductor device having an improved dual-gate field effect transistor | |
| US5031006A (en) | Semiconductor device having a Schottky decoupling diode | |
| JPH05335487A (ja) | 伝送回路素子 | |
| US4608583A (en) | FET amplifier | |
| JP2737874B2 (ja) | 半導体線路変換装置 | |
| JPS5892270A (ja) | ＧａＡｓマイクロ波モノリシツク集積回路装置 | |
| US6521972B1 (en) | RF power transistor having low parasitic impedance input feed structure | |
| JPS5915083Y2 (ja) | ＧａＡｓシヨツトキ−バリアゲ−ト電界効果トランジスタ電力増幅装置 | |
| JP2792243B2 (ja) | 高周波伝送線路 | |
| JPS63164504A (ja) | 半導体装置 | |
| JP3351613B2 (ja) | マイクロ波集積回路 | |
| JP3168969B2 (ja) | 電界効果トランジスタおよび集積回路、電界効果トランジスタあるいは集積回路の製造方法 | |
| JPH10200312A (ja) | マイクロ波集積回路 | |
| US5140382A (en) | Microwave integrated circuit using a distributed line with a variable effective length | |
| US4864372A (en) | Field effect transistor | |
| JP2674750B2 (ja) | 半導体装置 | |
| JP2869902B2 (ja) | 半波長側結合フィルタ |