FR2484707A1 - Transistor lateral a effet de cham - Google Patents

Transistor lateral a effet de cham Download PDF

Info

Publication number
FR2484707A1
FR2484707A1 FR8111825A FR8111825A FR2484707A1 FR 2484707 A1 FR2484707 A1 FR 2484707A1 FR 8111825 A FR8111825 A FR 8111825A FR 8111825 A FR8111825 A FR 8111825A FR 2484707 A1 FR2484707 A1 FR 2484707A1
Authority
FR
France
Prior art keywords
layer
region
epitaxial
thickness
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8111825A
Other languages
English (en)
Other versions
FR2484707B1 (fr
Inventor
Sel Colak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips North America LLC
US Philips Corp
Original Assignee
US Philips Corp
North American Philips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by US Philips Corp, North American Philips Corp filed Critical US Philips Corp
Publication of FR2484707A1 publication Critical patent/FR2484707A1/fr
Application granted granted Critical
Publication of FR2484707B1 publication Critical patent/FR2484707B1/fr
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/901—MOSFET substrate bias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

UN TRANSISTOR A EFFET DE CHAMP A GRILLE ISOLEE DMOS COMPORTE UNE COUCHE SEMICONDUCTRICE DE FORMATION DE CHAMP 30A, 30B, QUI SERT A AMELIORER LES CARACTERISTIQUES DE TENSION DE CLAQUAGE ETOU DE RESISTANCE SERIE DU DISPOSITIF. LA COUCHE DE FORMATION DE CHAMP 30A, 30B SERT A REDISTRIBUER, EN FONCTIONNEMENT, L'INTENSITE DE CHAMP ELECTRIQUE DANS LEDIT DISPOSITIF POUR ELIMINER UNE TROP GRANDE INTENSITE DE CHAMP ELECTRIQUE DU DISPOSITIF DANS DES PARTIES QUI, NORMALEMENT, SERAIENT LES PREMIERES A DONNER LIEU A UN CLAQUAGE. LA COUCHE DE FORMATION DE CHAMP PEUT ETRE UNE COUCHE ENTERREE 30A, UNE COUCHE SUPERFICIELLE 30B OU UNE COMBINAISON D'UNE COUCHE ENTERREE 30A ET D'UNE COUCHE SUPERFICIELLE 30B. APPLICATION: TRANSISTORS LATERAUX A EFFET DE CHAMP

Description

"Transistor latéral à effet de champ à grille isolée".
L'invention se situe dans le domaine des
dispositifs semiconducteurs à effet de champ à grille iso-
lée, et concerne notamment des transistors latéraux à effet de champ à grille isolée DMOS, dits transistors à effet de champ DMOS. De tels transistors sont bien connus de
l'état de la technique, et un transistor DMOS à haute ten-
sion est décrit aux pages 1325 à 1326 de "I.E.E.E. Trans-
actions on Electron Devices", volume ED-25, N 11, novem-
bre 1978, dans un article intitulé "Trade-off between Threshold Voltage and Breakdown in High-Voltage Double
Diffused MOS-Transistors" par Pocha et ses collaborateurs.
Ce dispositif comporte un substrat semiconducteur de pre-
mier type de conductivité (de type p), une couche épitaxi-
ale superficielle de second type de conductivité (de type n) située sur le substrat, une région de canal de premier type de conductivité contiguë à la surface et située dans la
couche épitaxiale, région qui forme avec celle-ci une jonc-
tion p-n, une région de source de second type de conducti-
vité contiguë à la surface et située dans la région de
canal, ainsi qu'une région de drain de second type de con-
ductivité contiguë à la surface et située dans la couche
épitaxiale, à une certaine distance de la région de canal.
Une couche isolante est formée surfla couche superficielle épitaxiale et recouvre aumoins la partie de la région de canal qui se trouve entre la région de source et la région de drain. Une électrode de grille est formée sur la couche
isolante, au-dessus d'une partie de la région de canal si-
tuée entre la région de source et la région de drain et
est électriquement isolée de la couche superficielle épi-
taxiale, tandis que des électrodes de source et de drain sont reliées respectivement à la région de source et la région de drain du transistor. De tels transistors DMOS à
2484?07
haute tension connus de l'état de la technique présentent typiquement une couche superficielle épitaxiale d'une épaisseur relativement grande, de l'ordre de 25 à 30/um, à une tension de claquage de 250 volts environ, comme décrit dans l'article de Pocha et de ses collaborateurs. Des techniques généralement appliquées' pour l'amélioration des caractéristiques de claquage à
haute tension de jonctions p-n sont décrites dans la de-
mande de brevet américain Ne 913.026 déposée le 6 juin 1978 1 par V. Temple et correspondant à la demande de brevet Américaine publiée sous le N 4 242 690. Ensuite, il s'est avéré que les caractéristiques de claquage de dispositifs semiconducteurs A haute tension pourraient être améliorées par l'application de la technique de l'intensité de champ en surface réduite (RESURF, abréviation dé "REduced SURface
Field"), comme décrit dans: "High Voltage Thin Layer De-
vices (RESURF devices) ", "International Electronic Devices Meeting Technical Digest", décembre 1979, pages 238 à 240 par Appels et ses collaborateurs, et dans la demande de brevet américaine Ne 004.004, déposée le 16 janvier 1979 par Appels et ses collaborateurs, demande de brevet qui est incorporée par référence à la présente demande de brevet
et correspond i la demande de brevet déposâq té.
France nous le ne 2 415 370. En principe, on obtient les caractéristiques de claquage améliorées de dispositifs RESURF, en utilisant des couches épitaxiales plus minces,
mais plus fortement dopées pour la diminution de l'inten-
sité de champ en surface.
La technique RESURF a été appliquée pour des transistors latéraux DMOS, tels que décrits dans "Lateral DMOS Power Transistor Design", "I.E.E.E. Electron Device Letters", volume EDL-1, pages 51 à 53, avril 1978, de Colak et de ses collaborateurs, et cela a donné une
amélioration importante dans les caractéristiques du dis-
positif. Il sera clair que, dans les dispositifs DMOS à haute tension, on est toujours obligé à chercher à trouver un compromis entre la tension de claquage et la résistance série à l'état conducteur (résistance dite "onresistance")
248470?
dans le but d'augmenter le niveau de tension de claquage et de maintenir alors une résistance série relativement
faible. En appliquant les techniques RESURF connues et par-
tant d'une tension de claquage -constante, il est possible d'atteindre une amélioration (par exemple une diminution) d'un facteur 3 de la résistance série dans un dispositif ayant le même encombrement qu'un dispositif DMOS usuel (comportant une couche épitaxiale épaisse). Toutefois, il
y a grand intérêt à ce qu'on réalise une amélioration sup-
plémentaire dans les caractéristiques de tension de cla-
quage et/ou de résistance de ces dispositifs, notamment pour des dispositifs de puissance à haute tension, dans lesquels tant la tension de claquage que la résistance
série à l'état conducteur sont des paramètres-importants.
Inversement, il serait également avantageux de réaliser des dispositifs DMOS ayant les mêmes caractéristiques que les dispositifs connus, mais dont l'encombrement et donc
le coût de fabrication peuvent être plus faibles.
L'invention vise entre autres à indiquer un transistor à effet de champ à grille isolée DMOS, avec lequel on obtient des caractéristiques améliorées eu égard
à la tension de claquage et/ou à la résistance série.
L'invention vise en outre à indiquer des transistors latéraux à effet de champ à grille isolée DMOS ayant des caractéristiques de tension de claquage et de
résistance série comparables à celles des dispositifs con-
nus, mais dont l-'encombrement et donc le coût de fabrica-
tion est plus faible.
Conformément à l'invention, un transistor 310 à effet de champ à grille isolée DMOS du genre décrit dans
le préambule est remarquable en ce qu'une couche semicon-
ductrice de formation de champ de premier type de conduc-
tivité et à niveau de dopage supérieur à-celui du substrat,
est réalisé à côté de la région de canal tout en étant sé-
paré de celle-ci par un intervalle. Cette couche semicon-
ductrice sert à redistribuer, en fonctionnement, l'inten-
sité de champ électrique dans le dispositif en diminuant l'intensité de champ dans une première partie de la couche
-N 2484707
- 4 épitaxiale qui se situe essentiellement entre la région de
source et la région de drain ainsi qu'à côté de la jonc-
tion p-n formée par la couche épitaxiale et la région de canal, tandis que l'intensité de champ est augmentée dans une seconde partie de la couche épitaxialb qui se situe
essentiellement à côté de la région de drain. Avantageuse-
ment, cette couche semiconductrice de formation de champ peut être utilisée dans des dispositifs dans lesquels est formée une couche épitaxiale selon ladite technique
"RESURF", la couche épitaxiale étant déjà entièrement dé-
sertée à une tension de l'électrode de drain qui est infé-
rieure à la tension de claquage, quoi qu'il soit égale-
ment possible d'améliorer d'autres dispositifs DMOS, plus
conventionnels, par l'application de l'invention. La cou-
che semiconductrice servant à redistribuer le champ élec-
trique peut être soit une couche enterrée formée essen-
tiellement dans le substrat, au-dessous de la région de canal, soit une couche superficielle formée dans la couche épitaxiale, à côté de la région de drain. Dans un autre mode de réalisation du dispositif conforme à l'invention, la couche semiconductrice comporte tant une partie de
couche enterrée qu'une partie de couche superficielle.
Chacun des modes de réalisation précités sert à diminuer, en fonctionnement, l'intensité de champ électrique dans les parties du dispositif qui, normalement, seraient les premières à présenter un claquage par effet
d'avalanhe dans le sens-d'arrêt, de sorte que ces disposi-
tifs peuvent atteindre une tension de claquage plus élevée.
En particulier, des transistors conformes à l'invention
peuvent donner en théorie, à l'état conducteur, une amélio-
ration d'un facteur 1,5 à 2,0 de la résistance série à une tension de claquage constante, et cela comparativement aux
transistors DMOS usuels, auxquels est appliquée la tech-
nique "RESURF". Comme variante, des dispositifs conformes
à l'invention peuvent donner une amélioration de la ten-
sion de claquage à une résiatance série constante.
La description qui va suivre en regard du
dessin annexé, donné à titre d'exemple non limitatif, per-
mettra de mieux comprendre comment l'invention-est réalisée.
La figure 1 représente une coupe trans-
versale d'un transistor latéral DMOS de conception usuelle.
La figure 2 représente une coucpe trans-
versale d'un transistor latéral DMOS selon un premier mode
de réalisation de l'invention.
La figure 3 représente une coupe trans-
versale d'un transistor latéral DMOS selon un deuxième mode
de réalisation de l'invention.
La figure 4 représente une coupe trans-
versale d'un transistor latéral DMOS selon un troisième
mode de réalisation de l'invention.
La figure 1 représente un exemple d'un
transistor DMOS connu, qui est approprié à *des applica-
tions en haute tension. Il est à noter que la figure 1,
ainsi que les autres figures du dessin ne sont pas dessi-
nées à l'échelle et que notamment les dimensions verticales ont été exagérées pour la clarté du dessin. De plus, dans les différentes figures, des parties correspondantes sont indiquées par les mêmes références, alors que des régions
semiconductrices de même type de conductivité sont hachu-
rées dans le même sens.
Sur la figure 1, un transistor DMOS 1 a
un substrat semiconducteur 10 de premier type de conducti-
vité (dans cet exemple de type p), une couche superficielle
épitaxiale 12 de second type de conductivité opposé au -
premier (dans cet exemple de type n) étant située sur une surface principale 11 du substrat. Une région de canal 16 de premier type de conductivité contiguë à la surface est réalisée dans la couche épitaxiale et forme avec celle-ci une jonction p-n 17. Une région de source 14 de second type de conductivité contiguë à la surface est prévue dans
la région de canal 16, tandis qu'une région de drain, éga-
lement de second type de conductivité, contiguë à la sur-
face est réalisée dans la couche épitaxiale 12 à un en-
droit qui est séparé par un intervalle de la région de ca-
nal 16. La région de canal 16 présente une partie 18 con-
tiguë à la surface et se situant entre la région de source et la région de drain du dispositif, partie qui forme le canal du dispositif. Une couche isolante est formée sur la couche superficielle épitaxiale 12 et recouvre au moins la
partie de la région de canal 16 qui se trouve entre la ré-
gion de source et la région de drain du transistor. Bien que la couche isolante 22 soit représentée sous forme d'une couche à gradins et qu'elle consiste en silice, il est également possible d'utiliser d'autres configurations
et d'autres matériaux isolants dans le cadre de l'inven-
tion. Une électrode de grille 24 est formée sur la couche
isolante 22 au-dessus du canal 18, alors que des électro-
des de source (26) et de drain (28) assurent respective-
ment les connexions électriques de,la région de source et
de la région de drain du transistor.
Des-dispositifs du type général, tels que représentés sur la figure 1, sont connus de l'état de la technique et ne sont donc pas décrits en détail. Comme déjà cité, dans des dispositifs connus de ce genre, la couche
superficielle épitaxiale 12 est typiquement une couche re-
lativement épaisse d'une épaisseur de l'ordre de 25 à 30/um pour des tensions de claquage de l'ordre de 250 volts. De telles couches épitaxiales relativement épaisses tendent à rendre ces dispositifs facilement sujets aux claquages par effet d'avalanche dans le sens d'arrêt de la jonction
p-n 17, claquages se produisant dans la partie fort incur-
vée de la jonction au-dessous de l'électrode de grille 24, ce qui est du à la trop grande intensité de champ dans cette région. Cette propriété est notamment inopportune dans le cas d'applications haute tension, du fait que la
tension de régime maximale du transistor s'en trouve re-
duite. La technique de l'intensité de-champ en
surface réduite (technique dite "RESURF") telle qu'appli-
quée aux transistors latéraux DMOS selon l'article précité de Colak et de ses collaborateurs, a pour but de surmonter
partiellement ce problème. En diminuant notablement l'épais-
seur de la couche épitaxiale, à savoir jusqu'à 3 à 15/um environ, et en augmentant simultanément le niveau de dopage 7? dans la couche épitaxiale pour maintenir une résistance
série acceptable, il est possible d'obtenir une améliora-
tion importante dans les caractéristiques de claquage à haute tension. Ainsi, la figure 1 peut représenter aussi un transistor DMOS-RESURF connu, en supposant qu'on a choi-
si les valeurs adéquates pour l'épaisseur et la résistivi-
té de la couche épitaxiale 12, de façon que la couche 12 soit déjà désertée, au moins localement, sur toute son
épaisseur à une tension inférieure à la tension de cla-
quage. A cet effet, selon la technique RESURP, le produit de la concentration de dopage et de l'épaisseur de la couche épitaxiale (Nepi x Depi) est de préférence de 12 pitep l'ordre de 10 tomes/cm2. Par l'application de cette technique, il est possible de réduire la résistance série d'un facteur 3 environ pour un dispositif ayant le même encombrement qu'un dispositif usuel, tout en maintenant la
même tension de claquage, Il est également possible d'ob-
tenir une amélioration égale de la tension de claquage à la même résistance série; par ailleurs, comme troisième variante, il est possible de réaliser une amélioration plus faible de la tension de claquage aussi bien que de
la résistance série.
L'invention se base sur l'idée que, par la redistribution de l'intensité de champ électrique dans un transistor DMOS latéral par l'application d'une couche
semiconductrice de formation de champ soit dans des dis-
positifs DMOS cohventionnels soit dans des dispositifs DMOS "RESURF", on peut réaliser une amélioration notable de la tension de claquage et/ou de la résistance série. Bien que l'invention puisse être appliquée aux transistors DMOS usuels, on obtient un fonctionnement optimal en réalisant la couche semiconductrice de formation de champ conforme à l'invention dans des dispositifs o l'épaisseur et le
-- dopage de la couche épitaxiale sont choisis selon la tech-
nique "ESURF", comme décrit ci-dessus. Dans les deux cas, l'invention est remarquable en ce que la redistribution de l'intensité de champ électrique est réalisée à l'aide
d'une couche semiconductrice de formation de champ de pre-
mier type de conductivité, ayant un niveau de dopage qui est supérieur à celui du substrat et qui est formé à côté de la région de canal du dispositif tout en étant séparé
de celle-ci par un intervalle. Cette couche semiconduc-
trice de formation de champ sert à diminuer l'intensité de
champ électrique dans une première partie de la couche épi-
taxiale, partie qui se trouve essentiellement à côté de la jonction p-n 17 et entre la région de source et la région de drain du dispositif, tandis que l'intensité de champ la électrique est augmentée dans une seconde partie de la couche épitaxiale, partie qui se trouve essentiellement à
côté de la région de drain 20. Ainsi, on obtient une répar-
tition plus homogène de l'intensité de champ électrique ainsi qu'une diminution de la (trop) grande intensité de champ électrique dans la région marginale incurvée de la jonction p-n, o.se produisait antérieurement du claquage
par effet d'avalanche dans le sens dearrêt.
Par l'application de la couche semiçonduc-
trice de formation de champ conforme à l'invention,- il est
possible de réaliser des dispositifs présentant une amélio-
ration supplémentaire de la tension de claquage et/ou de la résistance série (c'est-à-dire un facteur d'amélioration total), de 1,5 à 2,0 par rapport aux dispositifs DMOS "RESURE" de même taille. Cette amélioration est obtenue par l'application d'une configuration appropriée pour la couche de formation de champ et de valeurs appropriées pour lÉépaisseur et le niveau de dopage de la couche épitaxiale,
comme décrit dans la suite de cet exposé.
La figure 2 représente un transistor DMOS 2, dans lequel la couche semiconductrice de formation de
champ de premier type de *conductivité est une couche enter-
rée 30a, qui est formée essenti4lement dans le substrat 10 à sa face principale 11. La couche enterrée.330a s'étend au-dessous de la région de canal 16 et de la partie de la
couche épitaxiale qui se trouve entre la région de source.
14 et la région de drain 20 situées à côté de la jonction p-n 17. Comme le montre la figure 2, la couche enterrée 30a
s'étend de préférence sur toute la région se trouvant au-
dessous de l'électrode de grille 24 qu'elle déborde lé-
gèrement. La couche semiconductrice enterrée de formation de champ 30a a le même type de conductivité que le substrat , de sorte qu'un dispositif typique muni d'un substrat de type p présente une couche enterrée 30a de type p. Tou- tefois, le niveau de dopage de la couche enterrée 30_ est supérieur à celui du substrat, On a réalisé par exemple
des dispositifs, dans lesquels la couche enterrée est for-
mée dans le substrat par implantation ionique, bien que l'invention ne soit pas limitée a cette technique, cette couche ayant une épaisseur comprise entre 3,0 et 5,0/um et 12 U un niveau de dopage compris entre 1, 0 et 1,5 x 10 atomes
par cm2. Par suite de la nature du processus d'implanta-
tion ionique, une faible partie de la couché enterrée 30a
s'étend jusque dans la couche épitaxiale 12.
Dans le dispositif décrit ci-dessus, le niveau de dopage de la couché épitaxiale 12 est de l'ordre de 3,0 x 10 5 atomes/cm3 et son épaisseur est de l'ordre de 6/um, alors que le niveau de dopage du substrat est de l'ordre de 4,0 x 1014 atomes/cm3. Le substrat 10, la couche enterrée 30a et la région de canal 16 consistent tous en matériau de type p, tandis que la couche épitaxiale 12, la région de source 14 et la région de drain 20 consistent en
matériau de type n.
Dans les premiers dispositifs fabriqués conformément au premier mode de réalisation, tel que décrit
ci-dessus en référence à la figure 2, on a mesuré des ten-
sions de claquage de l'ordre de 370 volts à une valeur nor-
malisée de résistance série à l'état conducteur, c'est-à-
dire la résistance série par cm2 de surface active, de
l'ordre de 5,0 ohms/cm2. Ces résultats initiaux représen-
tent un facteur d'amélioration total de l'ordre de 1,5 par rapport aux dispositifs DMOS connus, fabriqués dans les mêmes conditions et par l'application du principe "RESURF", alors qutils représentent un facteur d'amélioration de l'ordre de 4,5 par rapport aux transistors latéraux DMOS
nventionnels à couches épitaxiales.
Dans le mode de réalisation selon la fi-
gure 3, la couche semiconductrice de formation de champ d'un transistor "MOS 3 est une couche superficielle 30b formée dans une région de la couche épitaxiale 12, contiguë à la surface et voisine de la région de drain 20, couche superficielle 30b qui s'étend de la région de drain vers la région de canal 16 du transistor 3 du dispositif, sans
entrer cependant en contact avec cette -région de canal.
Dans ce cas, la concentration de dopage de la couche super-
ficielle est de l'ordre de 1,0 x 10 atomes/cm2, alors que l'épaisseur de la couche superficielle est comprise entre 1,0 et 1,5 1um. La couche superficielle peut être réalisée dans la couche épitaxiale par implantation ionique, et l'épaisseur et le niveau de dopage de la couche épitaxiale ainsi que le niveau de dopage du substrat sont à peu près
égaux à ceux du dispositif selon la figure 2.
Dans le mode de réalisation selon la fi-
gure 4, on a réalisé une couche enterrée 30a aussi bien qu'une couche superficielle 30b dans un même transistor DMOS 4. Avec cette configuration, le niveau de dopage dans chacune des parties de couche de formation de champ 30a et
3Ob est à peu près égal à la moitié de la valeur mention-
nëe ci-dessus pour la couche correspondante dans les modes de réalisation, selon les figures 2 et 3, qui ne comportent qu'une seule couche. Sous d'autres rapports, le mode de réalisation selon Ja figure 4 est généralement égal aux dispositifs décrits ci-dessus, raison pour laquelle ce mode
de réalisation n'est pas décrit en détail.
Conformément à l'invention, la formation d'une couche semiconductrice de formation de champ dans un transistor DMOS à côté de sa région de canal permet ainsi
d'obtenir, en fonctionnement, une redistribution de l'in-
tensité de champ électrique dans la couche épitaxiale du
dispositif, ce qui aboutit à des caractéristiques amélio-
rées de claquage à haute tension et/ou de résistance série.
L'invention peut être utilisée également
pour la réalisation de dispositifs DMOS ayant des carac-
téristiques comparables à celles de dispositifs connus mais
dont l'encombrement et, par conséquent, le coût de fabrica-
tion sont plus faibles.
Bien que l'invention ait été illustrée et décrite notamment en référence à des modes de réalisation préférentiels déterminés, il est bien évident pour l'homme de l'art que diverses variantes peuvent trouver place dans
le cadre de l'invention.
Bien que, dans les exemples de.réalisation, il s'agisse toujours de transistors DMOS, il va sans dire que l'invention s'applique également si la région 14 ou les deux régions 14 et 16 sont formées par implantation ionique.
_ 2484707

Claims (8)

REVENDICATIONS:
1. Transistor latéral à effet de champ à grille isolée DMOS comportant un substrat semiconducteur
(10) de premier type de conductivité, une couche superfi-
cielle épitaxiale (12) de second type de conductivité op-.
posé au premier située sur une surface principale (11) du
substrat, une région de canal de premier type de conduc-
teur (18) contiguë à la surface et située dans la couche épitaxiale (12), région qui forme une jonction p-n (17)
avec celle-ci, une région de source de second type de con-
ductivité (14) contiguë à la surface et située dans la ré-
gion de canal (18), une région de drain de second type de conductivité (20) contiguë à la surface et située dans la
couche épitaxiale (12), région qui est séparée par un in-
tervalle de la région de canal (18), une couche isolante (22) située sur la couche superficielle épitaxiale (12) et recouvrant au moins la partie de la région de canal (18) qui se trouve entre la région de source (14) et la région de drain (20), une électrode de grille (24) située sur la couche isolante (22) et au-dessus de ladite partie de la région de canal, électrode qui est isolée électriquement de la couche superficielle, aihsi que des électrodes de source (26) et de drain (28) respectivement reliées à la
région de source (14) et à la région de drain (20) du tran-
sistor, caractérisé en ce qu'une couche semiconductrice de
formation de champ (30a, 30b) de premier type de conducti-
vité et à niveau de dopage supérieur à celui dudit sub-
strat, est réalisé à c8té de ladite région de canal (18)
tout en étant séparé de celle-ci par un intervalle.
2. Transistor latéral à effet de champ selon la revendication 1, caractérisé en ce que la concentration de dopage et l'épaisseur de ladite couche superficielle épitaxiale (12) sont faibles au point qu'à une tension de
l'électrode de drain (28) inférieure à la tension de cla-
quage, la couche épitaxiale (12) est désertée sur toute
son épaisseur.
3. Transistor latéral à effet de champ selon
la revendication 1 ou 2, caractérisé en ce que ladite cou-
che semiconductrice de formation de champ (30a) est une couche enterrée qui est formée essentiellement dans ledit substrat (10) à ladite surface principale (11) et s'étend au moins au-dessous de ladite région de canal (18) et de
ladite première partie de la couche épitaxiale.
4. Transistor latéral è effet de champ selon la revendication 3, caractérisé en ce que ladite couche enterréQ (30a) a une épaisseur comprise entre 3,0 et 5,0/um et un dopage total compris entre 1,0 et 1,5 x 10 atomes par cm2 et en ce que ladite couche épitaxiale (12) a une
épaisseur de l'ordre de 6,0 um et une concentration de do-
page de l'ordre de 3,0 x 1045 atomes/cm3.
5. Transistor latéral à effet de champ selon
la revendication 1 ou 2, caractérisé en ce que ladite cou-
che semiconductrice de-formation de champ est une couche superficielle (30b) formée dans une région de ladite couche épitaxiale (12) contiguë à la surface et située à côté de
ladite région de drain (20) et en ce qu'elle s'étend à par-
tir de ladite région de drain vers ladite région de canal
(18) sans entrer en contact avec celle-ci.
6. Transistor latéral à effet de champ selon
la revendication 5, caractérisé en ce que ladite couche su-
perficielle (30o) a une épaisseur comprise entre 1,0 et 1,5 et 122 /um et unidopage total de l'ordre de 1,0 x 10 atomes/cm2 et en ce que ladite couche épitaxiale (12) a une épaisseur de l'ordre de 6,0/um et une concentration de dopage de
l'ordre de 3,0 x 10 5 atomes/cr-2.
7. Transistor latéral à effet de champ selon
la revendication 1 ou 2, caractérisé en ce que ladite cou-
che semiconductrice de formation de champ est constituée
par une partie de couche enterrée (30a) qui est formée es-
sentiellement dans ledit substrat (10), & ladite surface principale (11) de celui-ci, et s'étend au moins au-dessous de ladite région de canal (18) et de ladite première partie de la couche épitaxiale, ainsi que par une partie de couche
superficielle (30b) qui est formée dans une région de la-
dite couche épitaxiale contiguë à la surface et située à c8té de ladite région de drain (20) et s'étend à partir de ladite région de drain vers ladite région de canal (1-8)
sans entrer en contact avec celle-ci.
8. Transistor latéral à effet de champ selon la revendication.7, caractérisé en ce que ladite partie de couche enterrée (30a) a une épaisseur comprise entre 3,0 et 3,0/um et un dopage total compris entre 0, 5 et 0,75 x
- -,.:.'-14 = -- - 0 - X: -:-'0,.:[
1012 atomes/cm2, en ce que ladite partie de couche super-
ficielle (3 0) a une épaisseur comprise entre 1,0 et 1,5 --
7um et un dopage totale de l'ordre de 0,5 x 1012 atomes/cmii
et en ce que ladite couche épitaxiale (12) a une épaisseur -
de l'ordre de 6,0u t une concentration de dopage de
l'ordre de 3,0 x 05 atomes/cm3.
FR8111825A 1980-06-16 1981-06-16 Transistor lateral a effet de cham Granted FR2484707A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/159,883 US4300150A (en) 1980-06-16 1980-06-16 Lateral double-diffused MOS transistor device

Publications (2)

Publication Number Publication Date
FR2484707A1 true FR2484707A1 (fr) 1981-12-18
FR2484707B1 FR2484707B1 (fr) 1983-11-18

Family

ID=22574500

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8111825A Granted FR2484707A1 (fr) 1980-06-16 1981-06-16 Transistor lateral a effet de cham

Country Status (7)

Country Link
US (1) US4300150A (fr)
JP (1) JPS5727071A (fr)
CA (1) CA1165899A (fr)
DE (1) DE3122768A1 (fr)
FR (1) FR2484707A1 (fr)
GB (1) GB2080023B (fr)
NL (1) NL186887C (fr)

Families Citing this family (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3103444A1 (de) * 1981-02-02 1982-10-21 Siemens AG, 1000 Berlin und 8000 München Vertikal-mis-feldeffekttransistor mit kleinem durchlasswiderstand
NL8103218A (nl) * 1981-07-06 1983-02-01 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode.
US4485392A (en) * 1981-12-28 1984-11-27 North American Philips Corporation Lateral junction field effect transistor device
DE3224618A1 (de) * 1982-07-01 1984-01-05 Siemens AG, 1000 Berlin und 8000 München Igfet mit ladungstraegerinjektion
US4553151A (en) * 1982-09-23 1985-11-12 Eaton Corporation Bidirectional power FET with field shaping
US4577208A (en) * 1982-09-23 1986-03-18 Eaton Corporation Bidirectional power FET with integral avalanche protection
US4541001A (en) * 1982-09-23 1985-09-10 Eaton Corporation Bidirectional power FET with substrate-referenced shield
EP0207178A1 (fr) * 1985-06-25 1987-01-07 Eaton Corporation Transistor à effet de champ de puissance bidirectionnel à conformation de champ
CA1200620A (fr) * 1982-12-21 1986-02-11 Sel Colak Transistor dmos lateral pour circuits a source asservie
US4626879A (en) * 1982-12-21 1986-12-02 North American Philips Corporation Lateral double-diffused MOS transistor devices suitable for source-follower applications
EP0115098B1 (fr) * 1982-12-27 1987-03-18 Koninklijke Philips Electronics N.V. Dispositif transistor latéral de type DMOS comportant une région d'injection
NL8302092A (nl) * 1983-06-13 1985-01-02 Philips Nv Halfgeleiderinrichting bevattende een veldeffekttransistor.
GB2150746B (en) * 1983-12-02 1988-02-24 Habib Serag El Din El Sayed Mos transistor with surface accumulation region
US4639761A (en) * 1983-12-16 1987-01-27 North American Philips Corporation Combined bipolar-field effect transistor resurf devices
DE3477313D1 (en) * 1983-12-16 1989-04-20 Philips Nv Semiconductor device comprising a combined bipolar-field effect transistor
US4721986A (en) * 1984-02-21 1988-01-26 International Rectifier Corporation Bidirectional output semiconductor field effect transistor and method for its maufacture
US4622568A (en) * 1984-05-09 1986-11-11 Eaton Corporation Planar field-shaped bidirectional power FET
US4672407A (en) * 1984-05-30 1987-06-09 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
GB2165090A (en) * 1984-09-26 1986-04-03 Philips Electronic Associated Improving the field distribution in high voltage semiconductor devices
FR2571178B1 (fr) * 1984-09-28 1986-11-21 Thomson Csf Structure de circuit integre comportant des transistors cmos a tenue en tension elevee, et son procede de fabrication
US4609929A (en) * 1984-12-21 1986-09-02 North American Philips Corporation Conductivity-enhanced combined lateral MOS/bipolar transistor
JPS61150378A (ja) * 1984-12-25 1986-07-09 Toshiba Corp 電界効果トランジスタ
US4713681A (en) * 1985-05-31 1987-12-15 Harris Corporation Structure for high breakdown PN diode with relatively high surface doping
EP0205636A1 (fr) * 1985-06-25 1986-12-30 Eaton Corporation Transistor à effet de champ de puissance bidirectionnel planaire à conformation de champ
CA1252225A (fr) * 1985-11-27 1989-04-04 Sel Colak Transistor a grille isolee lateral a regions d'anode et de grille couplees
US4963951A (en) * 1985-11-29 1990-10-16 General Electric Company Lateral insulated gate bipolar transistors with improved latch-up immunity
US4890150A (en) * 1985-12-05 1989-12-26 North American Philips Corporation Dielectric passivation
US4823173A (en) * 1986-01-07 1989-04-18 Harris Corporation High voltage lateral MOS structure with depleted top gate region
US4816882A (en) * 1986-03-10 1989-03-28 Siliconix Incorporated Power MOS transistor with equipotential ring
US4798810A (en) * 1986-03-10 1989-01-17 Siliconix Incorporated Method for manufacturing a power MOS transistor
US4717679A (en) * 1986-11-26 1988-01-05 General Electric Company Minimal mask process for fabricating a lateral insulated gate semiconductor device
US5023678A (en) * 1987-05-27 1991-06-11 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
US4866495A (en) * 1987-05-27 1989-09-12 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
GB2206994A (en) * 1987-06-08 1989-01-18 Philips Electronic Associated Semiconductor device
US4811065A (en) * 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
US4939566A (en) * 1987-10-30 1990-07-03 North American Philips Corporation Semiconductor switch with parallel DMOS and IGT
US4926074A (en) * 1987-10-30 1990-05-15 North American Philips Corporation Semiconductor switch with parallel lateral double diffused MOS transistor and lateral insulated gate transistor
US4890146A (en) * 1987-12-16 1989-12-26 Siliconix Incorporated High voltage level shift semiconductor device
JPH01231376A (ja) * 1988-03-11 1989-09-14 Nec Corp 薄膜トランジスタおよびその製造方法
JPH02106973A (ja) * 1988-10-17 1990-04-19 Nec Corp 半導体装置
EP0371785B1 (fr) * 1988-11-29 1996-05-01 Kabushiki Kaisha Toshiba MOSFET latéral à modulation de conductivité
US5191401A (en) * 1989-03-10 1993-03-02 Kabushiki Kaisha Toshiba MOS transistor with high breakdown voltage
US5034790A (en) * 1989-05-23 1991-07-23 U.S. Philips Corp. MOS transistor with semi-insulating field plate and surface-adjoining top layer
JP2597412B2 (ja) * 1990-03-20 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法
US5040045A (en) * 1990-05-17 1991-08-13 U.S. Philips Corporation High voltage MOS transistor having shielded crossover path for a high voltage connection bus
JP2609753B2 (ja) * 1990-10-17 1997-05-14 株式会社東芝 半導体装置
JPH05299649A (ja) * 1991-03-19 1993-11-12 Nec Corp 半導体装置
US5243234A (en) * 1991-03-20 1993-09-07 Industrial Technology Research Institute Dual gate LDMOSFET device for reducing on state resistance
US5386136A (en) * 1991-05-06 1995-01-31 Siliconix Incorporated Lightly-doped drain MOSFET with improved breakdown characteristics
US5374843A (en) * 1991-05-06 1994-12-20 Silinconix, Inc. Lightly-doped drain MOSFET with improved breakdown characteristics
US5306652A (en) * 1991-12-30 1994-04-26 Texas Instruments Incorporated Lateral double diffused insulated gate field effect transistor fabrication process
TW218424B (fr) * 1992-05-21 1994-01-01 Philips Nv
JPH0613391A (ja) * 1992-06-26 1994-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5294824A (en) * 1992-07-31 1994-03-15 Motorola, Inc. High voltage transistor having reduced on-resistance
SE500814C2 (sv) * 1993-01-25 1994-09-12 Ericsson Telefon Ab L M Halvledaranordning i ett tunt aktivt skikt med hög genombrottsspänning
EP0613186B1 (fr) * 1993-02-24 1997-01-02 STMicroelectronics S.r.l. Transistor lateral complètement épuisé
JP2658842B2 (ja) * 1993-11-22 1997-09-30 日本電気株式会社 半導体装置
US5521105A (en) * 1994-08-12 1996-05-28 United Microelectronics Corporation Method of forming counter-doped island in power MOSFET
JP3275569B2 (ja) * 1994-10-03 2002-04-15 富士電機株式会社 横型高耐圧電界効果トランジスタおよびその製造方法
EP0741416B1 (fr) * 1995-05-02 2001-09-26 STMicroelectronics S.r.l. IC du type resurf à couche épitaxiale mince comprenant des dispositifs HV à canal P et N ayant une source ou un drain non lié(e) au potentiel de masse
DE69616013T2 (de) * 1995-07-19 2002-06-06 Koninklijke Philips Electronics N.V., Eindhoven Halbleiteranordnung vom hochspannungs-ldmos-typ
JP3581447B2 (ja) * 1995-08-22 2004-10-27 三菱電機株式会社 高耐圧半導体装置
US5753958A (en) * 1995-10-16 1998-05-19 Sun Microsystems, Inc. Back-biasing in asymmetric MOS devices
US6242787B1 (en) 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
US6831331B2 (en) 1995-11-15 2004-12-14 Denso Corporation Power MOS transistor for absorbing surge current
JP2822961B2 (ja) * 1995-12-14 1998-11-11 日本電気株式会社 半導体装置
US6110804A (en) * 1996-12-02 2000-08-29 Semiconductor Components Industries, Llc Method of fabricating a semiconductor device having a floating field conductor
US5846866A (en) * 1997-02-07 1998-12-08 National Semiconductor Corporation Drain extension regions in low voltage lateral DMOS devices
US6784489B1 (en) 1997-03-28 2004-08-31 Stmicroelectronics, Inc. Method of operating a vertical DMOS transistor with schottky diode body structure
US5925910A (en) * 1997-03-28 1999-07-20 Stmicroelectronics, Inc. DMOS transistors with schottky diode body structure
JP3628613B2 (ja) * 1997-11-03 2005-03-16 インフィネオン テクノロジース アクチエンゲゼルシャフト 半導体構成素子のための耐高圧縁部構造
JP3142057B2 (ja) 1997-11-13 2001-03-07 日本電気株式会社 半導体装置とその製造方法、及び駆動装置
KR20000014215A (ko) 1998-08-18 2000-03-06 김덕중 높은 신뢰도의 횡형 디모스 트랜지스터 및 그제조방법
JP2000252465A (ja) * 1999-03-03 2000-09-14 Sony Corp 半導体装置およびその製造方法
JP2001015741A (ja) 1999-06-30 2001-01-19 Toshiba Corp 電界効果トランジスタ
US6461918B1 (en) 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
ATE514192T1 (de) * 2000-03-31 2011-07-15 Ihp Gmbh Cmos-kompatibler lateraler dmos-transistor
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6677641B2 (en) 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US20030001216A1 (en) * 2001-06-27 2003-01-02 Motorola, Inc. Semiconductor component and method of manufacturing
US6593621B2 (en) 2001-08-23 2003-07-15 Micrel, Inc. LDMOS field effect transistor with improved ruggedness in narrow curved areas
US6620697B1 (en) * 2001-09-24 2003-09-16 Koninklijke Philips Electronics N.V. Silicon carbide lateral metal-oxide semiconductor field-effect transistor having a self-aligned drift region and method for forming the same
US7061066B2 (en) * 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
DE60131094D1 (de) * 2001-12-20 2007-12-06 St Microelectronics Srl Verfahren zur Integration von Metalloxid-Halbleiter Feldeffekttransistoren
KR100425435B1 (ko) * 2002-02-08 2004-03-30 페어차일드코리아반도체 주식회사 감소된 표면 전계 구조를 갖는 수평형 디모스 트랜지스터및 그 제조방법
KR100859701B1 (ko) 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
US7033891B2 (en) 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US7635621B2 (en) * 2002-11-22 2009-12-22 Micrel, Inc. Lateral double-diffused metal oxide semiconductor (LDMOS) device with an enhanced drift region that has an improved Ron area product
US6833586B2 (en) * 2003-01-02 2004-12-21 Micrel, Inc. LDMOS transistor with high voltage source and drain terminals
JP4477309B2 (ja) * 2003-05-09 2010-06-09 Ｎｅｃエレクトロニクス株式会社 高耐圧半導体装置及びその製造方法
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2005116876A (ja) * 2003-10-09 2005-04-28 Toshiba Corp 半導体装置
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
KR100589489B1 (ko) * 2003-12-31 2006-06-14 동부일렉트로닉스 주식회사 횡형 디모스의 제조방법
KR20050069152A (ko) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 횡형 디모스 트랜지스터 소자
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7265415B2 (en) 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
JP4777676B2 (ja) * 2005-03-23 2011-09-21 本田技研工業株式会社 接合型半導体装置および接合型半導体装置の製造方法
CN102867825B (zh) 2005-04-06 2016-04-06 飞兆半导体公司 沟栅场效应晶体管结构及其形成方法
US7211477B2 (en) * 2005-05-06 2007-05-01 Freescale Semiconductor, Inc. High voltage field effect device and method
JP4890793B2 (ja) * 2005-06-09 2012-03-07 トヨタ自動車株式会社 半導体装置の製造方法
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US7446374B2 (en) * 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
JP2010541212A (ja) 2007-09-21 2010-12-24 フェアチャイルド・セミコンダクター・コーポレーション 電力デバイスのための超接合構造及び製造方法
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US7781832B2 (en) * 2008-05-28 2010-08-24 Ptek Technology Co., Ltd. Trench-type power MOS transistor and integrated circuit utilizing the same
JP5239548B2 (ja) * 2008-06-25 2013-07-17 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
FR2933233B1 (fr) * 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
FR2933234B1 (fr) * 2008-06-30 2016-09-23 S O I Tec Silicon On Insulator Tech Substrat bon marche a structure double et procede de fabrication associe
FR2933235B1 (fr) * 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat bon marche et procede de fabrication associe
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
KR20100064264A (ko) * 2008-12-04 2010-06-14 주식회사 동부하이텍 반도체 소자 및 이의 제조 방법
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
CN101710586B (zh) * 2009-01-09 2011-12-28 深超光电（深圳）有限公司 提高开口率的储存电容及其制作方法
US9184097B2 (en) * 2009-03-12 2015-11-10 System General Corporation Semiconductor devices and formation methods thereof
KR101175228B1 (ko) * 2009-12-04 2012-08-21 매그나칩 반도체 유한회사 반도체 장치
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US9214457B2 (en) 2011-09-20 2015-12-15 Alpha & Omega Semiconductor Incorporated Method of integrating high voltage devices
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
US9245996B2 (en) * 2014-01-02 2016-01-26 United Microelectronics Corp. Lateral double-diffused metal-oxide-semiconudctor transistor device and layout pattern for LDMOS transistor device
CN104659102A (zh) * 2015-02-12 2015-05-27 重庆大学 一种具有部分复合埋层的soi耐压结构
US10217860B2 (en) 2015-09-11 2019-02-26 Nxp Usa, Inc. Partially biased isolation in semiconductor devices
US10297676B2 (en) * 2015-09-11 2019-05-21 Nxp Usa, Inc. Partially biased isolation in semiconductor device
TWI699888B (zh) * 2018-11-07 2020-07-21 新唐科技股份有限公司 高壓半導體裝置
CN112071896A (zh) * 2020-07-30 2020-12-11 浙江大学 一种横向4H-SiC MOSFET功率器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4007478A (en) * 1971-08-26 1977-02-08 Sony Corporation Field effect transistor
FR2355378A1 (fr) * 1976-06-16 1978-01-13 Philips Nv Dispositif pour melanger des signaux
FR2379168A1 (fr) * 1977-01-31 1978-08-25 Siemens Ag Transistor a effet de champ mis possedant une courte longueur de canal
FR2415370A1 (fr) * 1978-01-18 1979-08-17 Philips Nv Dispositif semiconducteur muni d'un composant semiconducteur bipolaire planaire haute tension
DE2922334A1 (de) * 1978-06-06 1979-12-20 Gen Electric Halbleiterbauelement

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL184552C (nl) * 1978-07-24 1989-08-16 Philips Nv Halfgeleiderinrichting voor hoge spanningen.

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4007478A (en) * 1971-08-26 1977-02-08 Sony Corporation Field effect transistor
FR2355378A1 (fr) * 1976-06-16 1978-01-13 Philips Nv Dispositif pour melanger des signaux
FR2379168A1 (fr) * 1977-01-31 1978-08-25 Siemens Ag Transistor a effet de champ mis possedant une courte longueur de canal
FR2415370A1 (fr) * 1978-01-18 1979-08-17 Philips Nv Dispositif semiconducteur muni d'un composant semiconducteur bipolaire planaire haute tension
DE2922334A1 (de) * 1978-06-06 1979-12-20 Gen Electric Halbleiterbauelement
US4242690A (en) * 1978-06-06 1980-12-30 General Electric Company High breakdown voltage semiconductor device

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
EXBK/78 *
EXBK/79 *
EXBK/80 *

Also Published As

Publication number Publication date
DE3122768C2 (fr) 1987-12-10
GB2080023A (en) 1982-01-27
GB2080023B (en) 1984-03-14
CA1165899A (fr) 1984-04-17
NL186887B (nl) 1990-10-16
DE3122768A1 (de) 1982-06-09
FR2484707B1 (fr) 1983-11-18
US4300150A (en) 1981-11-10
NL186887C (nl) 1991-03-18
NL8102838A (nl) 1982-01-18
JPS6338867B2 (fr) 1988-08-02
JPS5727071A (en) 1982-02-13

Similar Documents

Publication Publication Date Title
FR2484707A1 (fr) Transistor lateral a effet de cham
US5183769A (en) Vertical current flow semiconductor device utilizing wafer bonding
FR2744836A1 (fr) Substrat epitaxial a concentration progressive pour dispositif a semi-conducteurs a diffusion par resurf
FR2490012A1 (fr) Dispositif semi-conducteur a champ superficiel reduit
FR2953995A1 (fr) Interrupteur de puissance bidirectionnel commandable a la fermeture et a l'ouverture
FR2495382A1 (fr) Dispositif redresseur commande par effet de champ
FR2744835A1 (fr) Circuit integre de puissance haute tension avec fonctionnement a decalage de niveau et sans traversee metallique
FR2494499A1 (fr) Structure plane pour dispositifs semi-conducteurs a haute tension
FR2725308A1 (fr) Mosfet a depletion en tranches
FR2740907A1 (fr) Dispositif a semiconducteur utilisant le carbure de silicium
FR2557729A1 (fr) Dispositif convertisseur photoelectrique a semi-conducteurs
FR2723260A1 (fr) Thyristor a trois bornes avec caracteristiques commandees par une seule gachette mos
EP0006474A1 (fr) Procédé de correction du coefficient en tension de résistances semi-conductrices diffusées ou implantées
FR2767967A1 (fr) Composant transistor
FR2723259A1 (fr) Thyristor a commande par mos ayant des caracteristiques de saturation de courant
FR2496990A1 (fr) Transistor a effet de champ a barriere schottky
FR2458907A1 (fr) Transistor a effet de champ a tension de seuil ajustable
EP0635887B1 (fr) Dispositif intégré associant un transistor bipolaire à un transistor à effet de champ
EP1142023A1 (fr) Structure peripherique pour dispositif monolithique de puissance
FR2818805A1 (fr) Commutateur statique bidirectionnel sensible
EP0568466B1 (fr) Diode à avalanche enterrée
FR2960342A1 (fr) Commutateur bidirectionnel a commande hf
FR2596202A1 (fr) Structure de transistor npn equivalent a tension de claquage plus elevee que la tension de claquage intrinseque des transistors npn
FR2462025A1 (fr) Circuit integre monolithique a transistors mos complementaires
FR2536909A1 (fr) Structure de thyristor a allumage intrinseque et son application a la realisation d'un dispositif bidirectionnel

Legal Events

Date Code Title Description
TP Transmission of property
CD Change of name or company name
CD Change of name or company name
ST Notification of lapse