DE68918158T2 - Diamanttransistor und Verfahren zu seiner Herstellung. - Google Patents
Diamanttransistor und Verfahren zu seiner Herstellung.Info
- Publication number
- DE68918158T2 DE68918158T2 DE68918158T DE68918158T DE68918158T2 DE 68918158 T2 DE68918158 T2 DE 68918158T2 DE 68918158 T DE68918158 T DE 68918158T DE 68918158 T DE68918158 T DE 68918158T DE 68918158 T2 DE68918158 T2 DE 68918158T2
- Authority
- DE
- Germany
- Prior art keywords
- source
- layer
- substrate
- metal
- control electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 229910003460 diamond Inorganic materials 0.000 title claims abstract description 12
- 239000010432 diamond Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 230000005669 field effect Effects 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 7
- 230000000873 masking effect Effects 0.000 claims abstract description 6
- 238000003486 chemical etching Methods 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 39
- 239000011810 insulating material Substances 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 12
- 238000005240 physical vapour deposition Methods 0.000 claims description 12
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 229910052732 germanium Inorganic materials 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910000838 Al alloy Inorganic materials 0.000 claims description 6
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- 229910000676 Si alloy Inorganic materials 0.000 claims description 3
- 229910001362 Ta alloys Inorganic materials 0.000 claims description 3
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 3
- 229910001080 W alloy Inorganic materials 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 239000011651 chromium Substances 0.000 claims description 3
- 229910001120 nichrome Inorganic materials 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1602—Diamond
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Weting (AREA)
- Carbon And Carbon Compounds (AREA)
Description
- Diese Erfindung bezieht sich auf einen aus Diamant-Material gebildeten Feldeffekttransistor.
- Es wurden Feldeffekttransistoren (FET's) hergestellt, welche eine allgemein gebräuchliche FET-Struktur umfassen, die auf einem Diamant-Substrat anstatt auf einem Silicium-Substrat gebildet wird. Die physikalischen Eigenschaften des Diamanten bewirken, daß sie bessere Eigenschaften gegenüber Silicium (Si), Galliumarsenid (GaAs) oder anderen bekannten, halbleitenden Materialien bei dieser Anwendung aufweisen. Insbesondere kann erwartet werden, daß Diamant-FET's einen geringeren Widerstand, eine höhere Verstärkung und maximale Frequenz aufweisen als Transistoren, bei denen gebräuchliche Materialien verwendet werden.
- JP-A-60246627, auf die der den Stand der Technik bildende Teil des Anspruchs 1 zurückgeht, offenbart eine MISFET- Struktur, in welcher ein Diamant-Substrat ionenimplantiert ist, um über Quellen- und Abzugsbereiche zu verfügen und wobei eine Steuerelektrode auf einer Diamantfilm-Isolierschicht zwischen diesen Bereichen angeordnet ist.
- Gemäß der vorliegenden Erfindung wird ein Feldeffekttransistor bereitgestellt, umfassend ein Diamant-Substrat, das mit einer Steuerelektrode versehen ist, und voneinander getrennte Quellen- und Abzugsbereiche und wobei jeweilige ohmsche oder quasi-ohmsche Quellen- und Abzugskontakte auf die Quellen- und Abzugsbereiche angebracht werden, wobei die Steuerelektrode zwischen und getrennt von den Quellen- und Abzugskontakten angeordnet ist, dadurch gekennzeichnet, daß das Substrat vom p-Typ ist, die Quellen- und Abzugsbereiche durch Abscheiden von p+ - Halbleiterinaterial auf der Oberfläche des Substrats gebildet werden und die Steuerelektrode auf oder nahebei der Substratoberfläche angeordnet ist.
- Die Steuerelektrode kann durch eine Isolierschicht aus einem Bandabstandsmaterial von der Oberfläche des Substrats getrennt werden, um eine MISFET-Konfiguration bereitzustellen.
- Alternativ kann die Steuerelektrode direkt auf die Oberfläche des Substrats aufgebracht werden, um eine MISFET-Konfiguration bereitzustellen.
- Die auf die Quellen- und Abzugsbereiche aufgebrachten Quellen- und die Abzugskontakte können quasi-ohmsche Kontakte sein, die durch Abscheidung von p+ - dotiertem, amorphem Silicium oder Germanium auf das Substrat oberhalb der Quellen- und Abzugsbereiche gebildet werden und wobei eine Metallschicht auf dem p+ - dotierten Silicium oder Germanium abgeschieden wird.
- Die Metallschicht kann Aluminium, Molybdän, Molybdän/Tantal- Legierung, Chrom, Titan, Nichrom, Titan/Wolfram-Legierung, Palladium, Platin oder eine Aluminium/Silicium-Legierung umfassen.
- Weiterhin wird gemäß einem anderen Aspekt der vorliegenden Erfindung ein Verfahren zur Herstellung eines Feldeffekttransistors wie in Anspruch 6 definiert bereitgestellt.
- In einer ersten Ausführungsform des Verfahrens wird eine Schicht eines zweiten Metalls, das vom ersten Metall verschieden ist, über der Schicht des Isoliermaterials abgeschieden und anschließend selektiv von den Quellen- und Abzugsbereichen entfernt, sodaß eine MISFET-Struktur erhalten wird, die Quellen- und Abzugsbereiche des ersten Metalls und einen Steuerelektrodenkontakt des zweiten Metalls aufweist.
- In einer zweiten Ausführungsform des Verfahrens wird ein Teil der Schicht des Isoliermaterials oberhalb des Steuerelektrodenbereichs entfernt, um das Substrat freizulegen, eine Schicht eines zweiten Metalls, das eine geringe Austrittsarbeit aufweist, über den Quellen-, Steuerelektroden- und Abzugsbereichen abgeschieden und die Schicht des zweiten Metalls wird dann selektiv von den Quellen- und Abzugsbereichen entfernt, sodaß eine MESFET-Struktur erhalten wird, die Quellen- und Abzugskontakte des ersten Metalls und einen Steuerelektrodenkontakt des zweiten Metalls besitzt.
- Das zweite Metall kann im letzteren Fall z. B. Aluminium, Gold oder Titan sein.
- In beiden Ausführungsformen des Verfahrens werden die Schicht aus p+ - dotiertem, amorphem Silicium oder Germanium und die Schichten des ersten und zweiten Metalls vorzugsweise durch chemische Dampfabscheidung (CVD) oder physikalische Dampfabscheidung (PVD) abgeschieden.
- Die selektive Entfernung von Teilen der verschiedenen Schichten erfolgt vorzugsweise durch ein photolithographisches Maskierung- und Ätzverfahren.
- Das Isoliermaterial mit breitem Bandabstand umfaßt vorzugsweise ein Oxid, Nitrid, Oxinitrid oder Carbid und es wird vorzugsweise durch ein CVD- oder PVD-Verfahren abgeschieden.
- Figuren 1a bis 1f erläutern die Herstellung eines MISFET gemäß einer ersten Ausführungsform des Verfahrens der Erfindung und
- Figuren 2a bis 2d erläutern die Herstellung eines MESFET- Transistors gemäß einer zweiten Ausführungsform des Verfahrens.
- In Figur 1a wird schematisch ein Diamant-Substrat 10 vom p- Typ gezeigt. Eine Schicht 12 von p+ - dotiertem, amorphem Silicium oder Germanium wird auf die obere Oberfläche des Substrats 10 mittels eines chemischen Dampfabscheidungs-Verfahrens (CVD) oder mittels eines physikalischen Dampfabscheidungsverfahrens (PVD) aufgebracht.
- In Figur 1b wird eine Schicht 14 eines ersten Metalls auf der Oberseite der p+ - Schicht 12 wieder mittels eines CVD- oder PVD-Verfahrens abgeschieden. Beispiele für geeignete Metalle sind Aluminium, Molybdän, Molybdän/Tantal-Legierung, Chrom, Titan, Nichrom, Titan/Wolfram-Legierung, Palladium, Platin oder eine Aluminium/Silicium-Legierung.
- In Figur 1c, wurde ein Teil der Schichten 14 und 12 selektiv durch ein photolithographisches Maskierung- und chemisches Ätzverfahren entfernt, wobei das Substrat 10 in einem Bereich, der die Steuerelektrode des Transistors definiert, freigelegt wurde. Bereiche auf jeder Seite der Steuerelektrode der (G)-Fläche definieren die Quelle (S) und den Abzug (D) des Transistors.
- In Figur 1d ist eine Schicht 16 eines Isoliermaterials, welches die Quellen-, Steuerelektroden- und Abzugsbereiche bedeckt, mit breitem Bandabstand über der Struktur der Figur 1c wieder mittels eines CVD- oder PVD-Verfahrens aufgebracht. Das Isoliermaterial ist ein Oxid, Nitrid, Oxynitrid oder ein Carbid.
- Die nächste Stufe des Verfahrens ist in Figur 1e dargestellt, welche eine weitere metallische Schicht 18 eines zweiten Metalls, welches vom Metall der Schicht 14 verschieden ist, zeigt und die auf der Schicht 16 des Isoliermaterials abgeschieden ist. Wiederum wird ein CVD- oder PVD-Verfahren angewendet. Das zweite Metall, obwohl es vom ersten Metall der Schicht 14 verschieden ist, wird aus der Gruppe der vorstehend aufgeführten Metalle ausgewählt.
- Schließlich werden, wie in Figur 1f gezeigt ist, Teile der Schichten 18 und 16 selektiv durch ein photolithographisches Maskierung- und chemisches Ätzverfahren entfernt, wobei die metallische Schicht 14 oberhalb der Quellen- und Abzugsbereiche des Transistors freigelegt wird. Es ist so ersichlich, daß der Transistor mit metallischen Kontakten des ersten Metalls für die Quellen- und Abzugsbereiche und einem Kontakt eines zweiten Metalls für den Steuerelektrodenbereich bereitgestellt wird. Der Transistor hat eine MISFET-Struktur, wobei die Isolierschicht 16 zwischen dem Metall- Steuerelektrodenkontakt und dem Halbleiter-Substrat vom p-Typ des Transistors liegt.
- Obwohl der dargestellte Transistor über keine p-n-Übergänge verfügt, wird nichtsdestoweniger eine Transistor-Umschaltfunktion erreicht. Wenn eine positive Spannung auf den Steuerelektrodenkontakt angelegt wird, wird eine entsprechende negative Ladung in der Isolierschicht, die benachbart zum Steuerelektrodenkontakt liegt, induziert. Dies wird durch eine positive Ladung in der Isolierschicht ausgeglichen, die benachbart zur Oberfläche des Substrat liegt, die wiederum eine negative Ladung in dem Substrat induziert, das benachbart zu seiner Oberfläche liegt. Dadurch wird auf wirksame Weise ein Kanal vom n-Typ in dem Substrat zwischen Quellen- und Abzugsbereichen gebildet.
- In den Figuren 2a bis 2d wird ein Verfahren zur Herstellung einer zweiten Ausführungsform des Transistors beschrieben. Die zweite Ausführungsform des Verfahrens ist ähnlich der oben beschriebenen, bis zu dem Punkt, an dem die Schicht 16 des Isoliermaterials auf die in Figur 1d dargestellte Struktur aufgebracht wird. Die Struktur der Figur 2a entspricht somit der der Figur 1d.
- In der Figur 2b wird die Isolierschicht 16 selektiv, regelrecht auf die Oberfläche des Substrats 10 geätzt, um einen Steuerelektrodenbereich (G) zu definieren, anschließend wird, wie in Figur 2c gezeigt ist, eine Schicht 20 eines zweiten Metalls, welches vom Metall der Schicht 14 verschieden ist, über der Struktur mittels eines CVD- oder PVD-Verfahrens abgeschieden. Die metallische Schicht 20 kommt so mit der Oberfläche des Substrats 10 im Steuerelektrodenbereich in Kontakt.
- Schließlich werden, wie in der Figur 2d gezeigt ist, die Schichten 20 und 16 selektiv durch ein photolithographisches Maskierung- und chemisches Ätzverfahren entfernt, um die metallische Schicht 14 oberhalb der Quellen- und Abzugsbereiche des Transistors freizulegen.
- Somit wird ein Transistor erhalten, der Quellen- und Abzugskontakte des ersten Metalls und einen Steuerelektrodenkontakt des zweiten Metalls hat. In diesem hat der Transistor jedoch eine MESFET-Konfiguration, wobei der metallische Steuerelektrodenkontakt direkt in Kontakt steht mit dem Substrat 10 im Steuerelektrodenbereich des Transistors. Die Schicht 16 des Isoliermaterials dient dazu, den Steuerelektrodenkontakt von den Quellen- und Abzugskontakten zu isolieren.
Claims (12)
1. Feldeffekttransistor umfassend ein Diamant-Substrat (10),
der mit einer Steuerelektrode (18, 20) und voneinander
getrennten Quellen- und Abzugsbereichen (S, D) versehen
ist, und wobei die jeweiligen ohmschen oder quasi-
ohmschen Quellen- und Abzugskontakte (14) auf die
Quellen- und Abzugsbereiche (S, D) aufgebracht werden,
wobei die Steuerelektrode (18, 20) zwischen und getrennt
von den Quellen- und Abzugskontakten angeordnet ist,
dadurch gekennzeichnet, daß das Substrat vom p-Typ ist,
die Quellen- und Abzugsbereiche (S, D) durch Abscheiden
von p+ - Halbleitermaterial (12) auf der Oberfläche des
Substrats gebildet werden und die Steuerelektrode (18,
20) auf oder nahebei der Substratoberfläche angeordnet
ist.
2. Feldeffekttransistor nach Anspruch 1, dadurch
gekennzeichnet, daß die Steuerelektrode (18) von der Oberfläche
des Substrats durch eine Isolierschicht (16) aus einem
Material mit breitem Bandabstand getrennt ist, um eine
MISFET-Konfiguration bereitzustellen.
3. Feldeffekttransistor nach Anspruch 1, dadurch
gekennzeichnet, daß die Steuerelektrode (20) direkt auf die
Oberfläche des Substrats aufgebracht wird, um eine
MESFET-Konfiguration bereitzustellen.
4. Feldeffekttransistor nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß die Quellen- und
Abzugskontakte
(14), die auf die Quellen- und Abzugsbereiche
(S, D) aufgebracht sind, quasi-ohmsche Kontakte sind, die
durch Abscheidung von p+ - dotiertem, amorphen Silicium
oder Germanium (12) auf dem Substrat (10) über den
Quellen- und Abzugsbereichen gebildet werden und wobei
eine metallische Schicht (14) auf dem p+ - dotierten
Silicium oder Germanium abgeschieden wird.
5. Feldeffekttransistor nach Anspruch 4, dadurch
gekennzeichnet, daß die Metallschicht (14) Aluminium, Molybdän,
Molybdän/Tantal-Legierung, Chrom, Titan, Nichrom,
Titan/Wolfram-Legierung, Palladium, Platin oder eine
Aluminium/Silicium-Legierung umfaßt.
6. Verfahren zur Herstellung eines Feldeffekttransistors,
dadurch gekennzeichenet, daß es die folgenden Stufen
umfaßt:
- Bereitstellen eines Diamant-Substrats (10) vom p-Typ
- Abscheiden einer Schicht (12) aus p+ - dotiertem,
amorphem Silicium oder Germanium auf der Oberfläche des
Substrats;
- Abscheiden einer Schicht (14) eines ersten Metalls über
der p+ - Schicht;
- selektives Entfernen von Teilen der Schicht (14) des
ersten Metalls und der p+ - Schicht (12), um voneinander
getrennte Quellen- und Abzugsbereiche (S, D) des
Transistors zu definieren, wobei der Steuerelektrodenbereich
(G) durch einen ausgesetzten Teil des Substrats zwischen
den Quellen- und Abzugsbereichen definiert ist;
- Abscheiden einer Schicht (16) eines Isoliermaterials
mit breitem Bandabstand über den Quellen-,
Steuerelektroden- und Abzugsbereichen;
- selektives Entfernen von Teilen der Schicht (16) des
Isoliermaterials und
- Bereitstellen metallischer Kontakte (14, 18) für die
Quellen-, Steuerelektroden- und Abzugsbereiche, die durch
das Isoliermaterial getrennt sind.
7. Verfahren gemäß Anspruch 6, dadurch gekennzeichnet, daß
eine Schicht eines zweiten Metalls (18), das von dem
ersten Metall (14) verschieden ist, über der Schicht des
Isoliermaterials (16) abgeschieden wird und anschließend
selektiv von den Quellen- und Abzugsbereichen (S, D)
entfernt wird, sodaß eine MISFET-Struktur erhalten wird,
die Quellen- und Abzugskontakte (14) des ersten Metalls
und einen Steuerelektrodenkontakt (18) des zweiten
Metalls aufweist.
8. Verfahren gemäß Anspruch 6, dadurch gekennzeichnet, daß
ein Teil der Schicht (16) des Isoliermaterials über dem
Steuerelektrodenbereich (6) entfernt wird, um das
Substrat (10) freizulegen, eine Schicht (l8) eines zweiten
Metalls mit einer geringen Austrittsarbeit über den
Quellen-, Steuerelektroden- und Abzugsbereichen (S, G, D)
abgeschieden wird und die Schicht (18) des zweiten
Metalls dann selektiv von den Quellen- und
Abzugsbereichen entfernt wird, sodaß eine MESFET-Struktur
erhalten wird, die über Quellen- und
Steuerelektrodenkontakte (14) des ersten Metalls und einen
Steuerelektrodenkontakt (18) des zweiten Metalls verfügt.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß
das zweite Metall Aluminium, Gold oder Titan ist.
10. Verfahren nach einem der Ansprüche 7 bis 9, dadurch
gekennzeichnet, daß die Schicht (12) aus p+ - dotiertem,
amorphem Silicium oder Germanium und die Schichten (14,
18) des ersten und zweiten Metalls durch chemische
Dampfabscheidung
(CVD) oder physikalische Dampfabscheidung
(PVD) abgeschieden werden.
11. Verfahren nach einem der Ansprüche 6 bis 10, dadurch
gekennzeichnet, daß die selektive Entfernung von Teilen
der verschiedenen Schichten durch ein
photolithographisches Maskierung- und chemisches Ätzverfahren erfolgt.
12. Verfahren nach einem der Ansprüche 6 bis 11, dadurch
gekennzeichnet, daß das Isoliermaterial (16) mit einem
breiten Bandabstand ein Oxid, Nitrid, Oxinitrid oder
Carbid umfaßt und durch ein CVD- oder PVD-Verfahren
abgeschieden wird.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB888812216A GB8812216D0 (en) | 1988-05-24 | 1988-05-24 | Diamond transistor method of manufacture thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE68918158D1 DE68918158D1 (de) | 1994-10-20 |
| DE68918158T2 true DE68918158T2 (de) | 1995-01-12 |
Family
ID=10637402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE68918158T Expired - Fee Related DE68918158T2 (de) | 1988-05-24 | 1989-05-24 | Diamanttransistor und Verfahren zu seiner Herstellung. |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5072264A (de) |
| EP (1) | EP0343963B1 (de) |
| AT (1) | ATE111637T1 (de) |
| DE (1) | DE68918158T2 (de) |
| GB (1) | GB8812216D0 (de) |
| ZA (1) | ZA893922B (de) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990009033A1 (en) * | 1989-02-01 | 1990-08-09 | Gersan Establishment | P-n-p diamond transistor |
| US5099296A (en) * | 1990-04-06 | 1992-03-24 | Xerox Corporation | Thin film transistor |
| US5173761A (en) * | 1991-01-28 | 1992-12-22 | Kobe Steel Usa Inc., Electronic Materials Center | Semiconducting polycrystalline diamond electronic devices employing an insulating diamond layer |
| JPH04302172A (ja) * | 1991-03-29 | 1992-10-26 | Kobe Steel Ltd | ダイヤモンドショットキーダイオード |
| US5254869A (en) * | 1991-06-28 | 1993-10-19 | Linear Technology Corporation | Aluminum alloy/silicon chromium sandwich schottky diode |
| US5155559A (en) * | 1991-07-25 | 1992-10-13 | North Carolina State University | High temperature refractory silicide rectifying contact |
| US5371378A (en) * | 1992-06-08 | 1994-12-06 | Kobe Steel Usa, Inc. | Diamond metal base/permeable base transistor and method of making same |
| US5294814A (en) * | 1992-06-09 | 1994-03-15 | Kobe Steel Usa | Vertical diamond field effect transistor |
| JP3117563B2 (ja) * | 1992-11-24 | 2000-12-18 | 株式会社神戸製鋼所 | ダイヤモンド薄膜電界効果トランジスタ |
| US5686737A (en) * | 1994-09-16 | 1997-11-11 | Cree Research, Inc. | Self-aligned field-effect transistor for high frequency applications |
| US5455432A (en) * | 1994-10-11 | 1995-10-03 | Kobe Steel Usa | Diamond semiconductor device with carbide interlayer |
| US6432804B1 (en) * | 2000-05-22 | 2002-08-13 | Sharp Laboratories Of America, Inc. | Sputtered silicon target for fabrication of polysilicon thin film transistors |
| JP2003203930A (ja) * | 2002-01-08 | 2003-07-18 | Nec Compound Semiconductor Devices Ltd | ショットキーゲート電界効果型トランジスタ |
| US7402835B2 (en) * | 2002-07-18 | 2008-07-22 | Chevron U.S.A. Inc. | Heteroatom-containing diamondoid transistors |
| EP2719794B1 (de) | 2007-01-22 | 2018-08-22 | Element Six Technologies Limited | Plasmaätzen von Diamantoberflächen |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4016587A (en) * | 1974-12-03 | 1977-04-05 | International Business Machines Corporation | Raised source and drain IGFET device and method |
| JPS58141572A (ja) * | 1982-02-18 | 1983-08-22 | Seiko Epson Corp | 半導体装置 |
| JPS59208821A (ja) * | 1983-05-13 | 1984-11-27 | Sumitomo Electric Ind Ltd | 気相合成によるダイヤモンド半導体およびその製造方法 |
| JPS60246627A (ja) * | 1984-05-21 | 1985-12-06 | Sumitomo Electric Ind Ltd | ダイヤモンド半導体素子 |
| JPS61207078A (ja) * | 1985-03-11 | 1986-09-13 | Sanyo Electric Co Ltd | 電界効果トランジスタ |
| JP2536523B2 (ja) * | 1987-05-14 | 1996-09-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2593898B2 (ja) * | 1987-11-30 | 1997-03-26 | 住友電気工業株式会社 | 半導体素子 |
| JP2590161B2 (ja) * | 1987-12-15 | 1997-03-12 | 導電性無機化合物技術研究組合 | Ｍｉｓ型電界効果トランジスタの製造法 |
-
1988
- 1988-05-24 GB GB888812216A patent/GB8812216D0/en active Pending
-
1989
- 1989-05-24 US US07/356,776 patent/US5072264A/en not_active Expired - Fee Related
- 1989-05-24 ZA ZA893922A patent/ZA893922B/xx unknown
- 1989-05-24 EP EP89305259A patent/EP0343963B1/de not_active Expired - Lifetime
- 1989-05-24 AT AT89305259T patent/ATE111637T1/de not_active IP Right Cessation
- 1989-05-24 DE DE68918158T patent/DE68918158T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| ZA893922B (en) | 1990-02-28 |
| US5072264A (en) | 1991-12-10 |
| EP0343963A2 (de) | 1989-11-29 |
| EP0343963B1 (de) | 1994-09-14 |
| DE68918158D1 (de) | 1994-10-20 |
| EP0343963A3 (en) | 1990-10-31 |
| GB8812216D0 (en) | 1988-06-29 |
| ATE111637T1 (de) | 1994-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68918158T2 (de) | Diamanttransistor und Verfahren zu seiner Herstellung. | |
| DE2640525C2 (de) | Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung | |
| DE69121535T2 (de) | Feldeffekttransistor mit inverser T-förmiger Silizid-Torelektrode | |
| DE69012611T2 (de) | Verfahren zum Herstellen bipolarer vertikaler Transistoren und von Hochspannungs-CMOS-Transistoren in einer einzigen integrierten Schaltung. | |
| DE3885375T2 (de) | Verfahren zur Herstellung einer Maskenbildung und MESFET mit gelagertem Gatter. | |
| DE69505048T2 (de) | Herstellungsmethode für Halbleiterelemente in einer aktiven Schicht auf einem Trägersubstrat | |
| EP0005185B1 (de) | Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen | |
| DE3784758T2 (de) | Herstellungsverfahren für EPROM-Zellen mit Oxid-Nitrid-oxid-Dielektrikum. | |
| DE69326262T2 (de) | Verbindungshalbleiterbauelemente | |
| EP0034729A2 (de) | Verfahren zur Herstellung einer GaAs-Halbleiteranordnung | |
| DE3939319A1 (de) | Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung | |
| DE2631873A1 (de) | Halbleiterbauelement mit einem schottky-kontakt mit kleinem serienwiderstand und verfahren zu seiner herstellung | |
| DE4234528A1 (de) | Halbleitervorrichtung und verfahren zu deren herstellung | |
| DE2553838A1 (de) | Verfahren zur herstellung von anreicherungs-feldeffekttransistoren | |
| DE2605830A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
| DE1544214A1 (de) | Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung | |
| DE1803024C3 (de) | Verfahren zum Herstellen von Feldeffekttransistorbauelementen | |
| DE3784761T2 (de) | Verfahren zur herstellung eines mesfets. | |
| DE69433738T2 (de) | Halbleiterelement und Verfahren zur Herstellung desselben | |
| DE2849373A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
| DE2947695A1 (de) | Verfahren zum herstellen von feldeffekttransistoren | |
| DE2460682A1 (de) | Halbleitervorrichtung | |
| DE2316095A1 (de) | Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren | |
| DE2111633A1 (de) | Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors | |
| DE3880443T2 (de) | Feldeffekttransistor. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |