DE2031333B2 - Verfahren zum herstellen eines halbleiterbauelementes - Google Patents

Verfahren zum herstellen eines halbleiterbauelementes

Info

Publication number
DE2031333B2
DE2031333B2 DE19702031333 DE2031333A DE2031333B2 DE 2031333 B2 DE2031333 B2 DE 2031333B2 DE 19702031333 DE19702031333 DE 19702031333 DE 2031333 A DE2031333 A DE 2031333A DE 2031333 B2 DE2031333 B2 DE 2031333B2
Authority
DE
Germany
Prior art keywords
layer
resistance
semiconductor
semiconductor layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702031333
Other languages
English (en)
Other versions
DE2031333C3 (de
DE2031333A1 (de
Inventor
Hendrikus Josephus Antonius Van Eindhoven Dijk (Niederlande)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2031333A1 publication Critical patent/DE2031333A1/de
Publication of DE2031333B2 publication Critical patent/DE2031333B2/de
Application granted granted Critical
Publication of DE2031333C3 publication Critical patent/DE2031333C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063Electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/049Equivalence and options
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/051Etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/135Removal of substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/145Shaped junctions
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/977Thinning or removal of substrate

Description

0 - NA
^ 1,25 · ΙΟ15
d2\ND-NA
^ 2- 1015
I)
20
JO
gewählt wird, wobei d die Dicke der hochohmigen Halbieiterschicht (3) zwischen dem niederohmigen y, Halbleitersubstrat (2) und der gut leitenden Schicht (5) in μίτι, \Nd-Na\ den Absolutwert des Unterschiedes zwischen den Konzentrationen der Donatoren (No) und der Akzeptoren Λ) in der hochohmigen Halbieiterschicht (3) in Atomen/cm3 au und Kdie bei dem selektiven elektrolytischen Ätzen angewendete Spannung in Volt darstellt.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß
Ansprüche, dadurch gekennzeichnet, daß nach der selektiven elektrolytischen Ätzung die hochohmige Halbieiterschicht (42) wenigstens teilweise durch eine chemische Ätzung entfernt wird (F i g. 4 und 5).
gewählt wird.
4. Verfahren nach Anspruch 2 oder 3, dadurch ■-,« gekennzeichnet, daß für die hochohmige Halbieiterschicht (3) eine Dicke gewählt wird, die mindestens 5 μπι beträgt.
5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß für die hochohmige Halbieiterschicht (22) der N-Leitfähigkeitstyp und ein spezifischer Widerstand von mindestens 1 Ω · cm gewählt wird.
6. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß für die hochohmige w> Halbieiterschicht (32) der P-Leitfähigkeitstyp und ein spezifischer Widerstand von mindestens 0,5 Ω · cm gewählt wird (F i g. 3).
7. Verfahren nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß für die hochohmige bj Halbieiterschicht (3, 22, 32) ein spezifischer Widerstand von höchstens 10 Ω · cm gewählt wird.
8. Verfahren nach einem der vorangehenden
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines Halbleiterbauelementes, bei dem an der Oberfläche einer Seite eines Halbleitersubstrats aus niederohmigem Halbleitermaterial eine Schicht aus hocnohmigem Halbleitermaterial gebildet wird und durch selektives elektrolytisches Ätzen das Halbleitersubstrat unter Beibehaltung der hochohmigen Halbieiterschicht entfernt wird.
Die hochohmige Halbieiterschicht kann auf übliche bekannte Weise, z. B. durch epitaktische Ablagerung, gebildet werden. Für eine hochohmige z. B. aus Silicium bestehende Schicht wird der spezifische Widerstand größer als 0,3 Ω · cm gewählt.
Ein Verfahren der eingangs genannten Art ist aus der NL-OS 67 03 013 bekannt, nach der bei dem elektrolytischen Ätzen eine Spannung angelegt wird, bei der das Material einer hochohmigen Halbieiterschicht vom N-Leitungstyp an der Grenze zwischen dieser Halbieiterschicht und dem Halbleitersubstrat aus niederohmigem N-leitendem Halbleitermaterial praktisch nicht oder verhältnismäßig langsam in bezug auf das an die hochohmige Halbieiterschicht grenzende Substratmaterial gelöst wird. Dadurch lassen sich dünne Halbleiterkörper gleichmäßiger Dicke erzielen, die weiter zu Halbleiterbauelementen, z. B. zu integrierten Halbleiterschaltungen mit z. B. durch Isoliermaterial oder durch Luft voneinander getrennten Schaltungselementen, zu Speicherplatten für Aufnahmeröhren, insbesondere vom Vidikon-Typ, zu Halbleiterbauelementen mit sich quer zu der Oberfläche von einer Seite zu der anderen Seite des Halbleiterkörpers erstreckenden PN-Übergängen und zu anderen Bauelementen verarbeitet werden können, bei denen eine besonders geringe Dicke des Halbleiterkörpers erforderlich ist.
Bei der Herstellung dünner Halbleiterkörper, z. B. wenn vor dem Ätzvorgang wesentliche Teile des herzustellenden Halbleiterbauelements gebildet werden, hat sich nun herausgestellt, daß die hochohmige Halbieiterschicht manchmal angegriffen, z. B. örtlich durchgeätzt werden kann. Dieser Angriff kann derart sein, daß ein unzusammenhängendes Ganzes erhalten wird, das sich leicht auf mechanischem Wege entfernen läßt.
Ferner wurde gefunden, daß dieses Durchätzen auftritt, wenn vor dem Ätzvorgang die hochohmige Halbieiterschicht mit einer niederohmigen Halbieiterschicht versehen wird, die in dem herzustellenden Halbleiterbauelement als vergrabene Schicht, z. B. zur Herabsetzung des Kollektorreihenwiderstandes eines Transistors, dient. Auch wurde Durchätzen der hochohmigen Halbieiterschicht festgestellt, wenn diese Schicht mit einer Metallschicht mit einem Muster von Leiterbahnen und Kontaktflächen für das Halbleiterbauelement versehen wird.
Diese Schwierigkeiten in bezug auf das Durchätzen der hochohmigen Halbieiterschicht ergeben sich, wenn diese Schicht mit einer Schicht aus eut leitendem
Material versehen ist. Die letztere Schicht kann dann beim elektrolytischen Ätzen auch angegriffen werden.
Auch wurde gefunden, daß, sogar wenn die gut leitende Schicht kein zusammenhängendes Ganzes bildet und aus geometrisch voneinander getrennten Gebieten besteht, die obenerwähnten Schwierigkeiten in bezug auf den Angriff der hochohmigen Halbleiterschicht auftreten können.
Wenn die gut leitende Schicht aus Halbleitermaterial besteht, können sich acht Kombinationen ergeben, und zwar die Kombinationen N + NN + , N + NP + , P+NN + , P + NP + , N + PN + , P + PN+, N + PP+ und P + PP + . Es ergeben sich noch vier weitere Kombinationen, wenn die gut leitende Schicht aus Metall besteht, und zwar: MNN + , MNP+, MPN+ und MPP+. Die Kombinationen sind angegeben in der Reihenfolge: gut leitende Schicht — hochohmige Halbleiterschicht — Halbleitersubstrat.
Von den zwölf Kombinationen fallen drei aus, und zwar diejenigen, bei denen sowohl die hochohmige Halbleiterschicht als auch das Halbleitersubstrat aus P-leitendem Halbleitermaterial bestehen. In diesen drei Fällen handelt es sich nicht um ein Halbleitersubstrat, das unter Beibehaltung der hochohmigen Halbleiterschicht entfernt wird, weil in diesen Fällen sowohl das Halbleitersubstrat als auch die hochohmige Halbleiterschicht gelöst werden.
Die Erfindung hat die Aufgabe, die obenerwähnten, bei dem eingangs genannten Verfahren auftretenden Schwierigkeiten in bezug auf den Angriff der hochohmigen Halbleiterschicht und der gut Seitenden Schicht wenigstens größtenteils zu vermeiden.
Ihr liegt die Erkenntnis zugrunde, daß dies erreicht werden kann, wenn sichergestellt wird, daß beim Vorhandensein einer gut leitenden Schicht ein sich während des elektrolytischen Ätzens in der hochohmigen Halbleiterschicht bildendes Ladungsträger-Verarmungsgebiet sich nicht über die ganze Dicke dieser Schicht erstrecken wird.
In Anwendung dieser Erkenntnis wird die genannte Aufgabe dadurch gelöst, daß vor dem selektiven elektrolytischen Ätzen an der Oberfläche der hochohmigen Halbleiterschicht eine Schicht aus gut leitendem Material gebildet wird, die durch die hochohmige Halbleiterschicht von dem niederohrr.igen Halbleitersubstrat getrennt wird, und daß für die zwischen dem niederohmigen Halbleitersubstrat und der gut leitenden Schicht liegende hochohmige Halbleiterschicht eine Dicke gewählt wird, die mindestens gleich der Dicke des sich während des selektiven elektrolytischen Ätzens unter der angelegten elektrischen Spannung in der hochohmigen Halbleiterschicht bildenden Ladungsträger-Verarmungsgebietes ist.
Das Verfahren nach der Erfindung hat den Vorteil, daß die hochohmige Haibleiterschicht und die gut leitende Schicht während des selektiven elektrolytischen Ätzens praktisch nicht oder verhältnismäßig langsam in bezug auf das niederohmige Halbleitersubstrat angegriffen werden.
Eine mögliche Erklärung wird nachstehend an Hand der Figurbeschreibung noch gegeben, wobei unter anderem die Rolle der gut leitenden Schicht beim Auftreten der erwähnten Schwierigkeiten beschrieben wird.
Die Dicke des sich während des clcktrolytischen Ätzens in der hochohmigen Haibleiterschicht bildenden Ladungsträger-Verarmungsgebietes ist von einer Vielzahl von Faktoren, wie dem Halbleitermaterial, dem Leitungstyp, der Konzentration der Dotierungsstoffe, der Beweglichkeit der Ladungsiräger und der bei dem elektrolytischen Ätzen angewandten Spannung, abhängig·
Bei einer bevorzugten Ausführungsform des Verfahrens nach der Erfindung wird für die hochohmige Halbleiterschicht Silicium verwendet und
lAAfLpAaL ^ 1;25 · 1015
gewählt, wobei d die Dicke der hochohmigen Halbleiterschicht zwischen dem niederohmigen Halbleitersubstrat und der gut leitenden Schicht in μηι, \ Nd- ΝΛ\ den Absolutwert des Unterschiedes zwischen den
ι -, Konzentrationen der Donatoren (Np) und der Akzeptoren (Na) in der hochohmigen Halbleiterschicht in Atomen/cm5 und V die bei dem selektiven elektrolytischen Ätzen angewandte Spannung in Volt darstellt. Wenn die erwähnte Beziehung durch die genannten Größen erfüllt wird, wird sich das Ladungsträger-Verarmungsgebiet nicht über die ganze Dicke der hochohmigen Halbleiterschicht erstrecken, vorausgesetzt, daß diese hochohmige Halbleiterschicht hoher Qualität ist. Indes können in der hochohmigen Halbleiterschicht
_>■-, örtlich Fehler auftreten. Daher wird vorzugsweise
gewählt.
Bekanntlich ist \No-Na\ der Beweglichkeit und dem spezifischen Widerstand umgekehrt proportional und aus den beiden letzteren Größen läßt sich erwünschtenfalls die Größe | Λ/d— NΆ \ ermitteln.
In der Praxis werden mit dem Verfahren nach der Erfindung günstige Ergebnisse erzielt, wenn die hochohmige Halbleiterschicht eine Dicke von mindestens 5 μιτη aufweist. Vorzugsweise wird eine N-leitende hochohmige Halbleiterschicht mit einem spezifischen Widerstand von mindestens 1 Ω · cm verwendet.
Vorzugsweise wird eine P-leitende hochohmige Halbleiterschicht mit einem spezifischen Widerstand von mindestens 0,5 Ω ■ cm verwendet.
Vorzugsweise weist die verwendete hochohmige Halbleiterschicht einen spezifischen Widerstand von höchstens 10 Ω ■ cm auf.
Die nach dem Ätzen noch verbleibende hochohmigf Halbleiterschicht kann in vielen Fällen unbedenklicr beibehalten und möglicherweise in dem herzustellender Halbleiterbauelement benutzt werden. Wenn jedoch die Beibehaltung der hochohmigen Halbleiterschicht unerl wünscht ist, kann diese Schicht auf bekannte Weisa durch chemisches Ätzen entfernt werden.
Einige Ausführungsbeispiele des Verfahrens nach de Erfindung werden im folgenden an Hand der Zeichnun gen näher erläutert. Es zeigt
Fig. 1 schematisch einen Schnitt durch ein Halb leiterbauelement in einer Herstellungsstufe vor der selektiven elektrolytischen Ätzen bei Anwendung de erfindungsgemäßen Verfahrens,
F i g. 2 schematisch einen Schnitt durch einen Te eines Halbleiterbauelements während des selektive elektrolytischen Ätzens bei Anwendung des erfindung; gemäßen Verfahrens,
F i g. 3 schematisch einen Schnitt durch einen Ti eines anderen Halbleiterbauelements während d selektiven elektrolytischen Ätzens bei Anwendung d erfindungsgemäßen Verfahrens,
F i g. 4 und 5 schematische Schnitte durch einen Ti
eines Halbleiterbauelements in aufeinanderfolgenden Herstellungsstufen bei Anwendung des erfindungsgemäßen Verfahrens,
F i g. 6 und 7 schematische Schnitte durch einen Teil eines anderen Halbleiterbauelements in aufeinanderfolgenden Herstellungsstufen bei Anwendung des erfindungsgemäßen Verfahrens,
F i g. 8 und 9 schematische Schnitte durch einen Teil eines weiteren Halbleiterbauelements in aufeinanderfolgenden Herstellungsstufen bei Anwendung des erfindungsgemäßen Verfahrens.
Bei dem Verfahren zum Herstellen eines Halbleiterbauelements nach der Erfindung wird z. B. an der Oberfläche 1 einer Seite eines Halbleitersubstrats 2 (siehe Fig. 1) aus niederohmigem Halbleitermaterial eine Schicht 3 aus hochohmigem Halbleitermaterial, z. B. durch epitaktische Ablagerung, gebildet. Bevor das Halbleitersubstrat 2 durch elektrolytisches Ätzen entfernt wird, wird an der Oberfläche 4 der hochohmigen Halbleiterschicht eine Schicht aus gut leitendem Material 5, z. B. gleichfalls durch epitaktische Ablagerung von Halbleitermaterial, gebildet. Bei epitaktischer Ablagerung lagert sich auch auf der der Seite 1 gegenüberliegenden Seite 6 des Halbleitersubstrats 2 Material ab. Dieses Material kann auf übliche Weise entfernt werden. Mit Hilfe einer Schicht 7 aus einem geeigneten Klebemittel, z. B. Bienenwachs, wird das Halbleitersubstrat 2 derart an einem Träger 8, z. B. aus Glas, festgeklebt, daß die Seite 6 des Halbleitersubstrats 2 frei bleibt.
Dann wird auf übliche bekannte Weise (siehe z. B. die NL-OS 67 03 013) an das Halbleitersubstrat ein für die elektrolytische Ätzung geeignetes Potential in bezug auf eine Elektrode gelegt, die mit dem Halbleitersubstrat in ein geeignetes Ätzbad getaucht ist (siehe F i g. 2 und 3).
Die obenerwähnten Schwierigkeiten, die sich bei dem elektrolytischen Ätzen durch das Vorhandensein einer gut leitenden Schicht ergeben können, und die vorteilhafte Wirkung des Verfahrens nach der Erfindung könnten auf folgende Weise erklärt werden.
Zunächst wird von dem obenerwähnten Fall ausgegangen (siehe F i g. 2), in dem auf einem Halbleitersubstrat 21 aus niederohmigem N-leitendem Halbleitermaterial eine hochohmige N-leitende Halbleiterschicht 22 gebildet wird. Mit Hilfe einer elektrolytischen Ätzung wird nun das Halbleitersubstrat 21 dadurch entfernt, daß an dieses Substrat ein Potential von z. B. +10 V in bezug auf eine Elektrode 28 gelegt wird, die mit dem Halbleitersubstrat 21 in ein Atzbad 29 getaucht ist. Nachstehend sei angenommen, daß die Ätzflüssigkeit des Ätzbads nur einen vernachlässigbaren Widerstand aufweist. Nun fließt ein Strom zwischen dem Halbleitersubstrat 21 und der Elektrode 28 und das Substrat wird geätzt. Auch die hochohmige Halbleiterschicht 22 weist ein Potential von + 10 V in bezug auf das Ätzbad auf. An der Stelle, wo das Halbleitersubstrat 21 entfernt worden ist, wird die hochohmige Halbleiterschicht 22 ein Ladungsträger-Verarmungsgebiet 24 aufweisen, so daß dort die hochohmige Halbleiterschicht 22 praktisch nicht oder verhältnismäßig langsam in bezug auf den noch wegzuätzenden Teil des Halbleitersubstrats 21 angegriffen wird.
Die hochohmige Halbleiterschicht 22 kann wohl angegriffen werden, wenn auf dieser Schicht eine gut leitende Schicht 25 aus z. B. niederohmigem N-leitendem Halbleitermaterial angebracht ist. Wenn nämlich die bei der elektrolytischen Ätzung angewandte Spannung derart groß ist, daß das Ladungsträger-Verarmungsgebiet 24 die gut leitende Schicht 25 erreicht, die gleichfalls ein Potential von +10 V aufweist, werden durch eine lawinenartige Erzeugung von Ladungsträgern in der gut leitenden Schicht 25 die hochohmige
r, Halbleiterschicht 22 und anschließend auch die gut leitende Schicht 25 angegriffen.
Die Erklärung entspricht der bei der obenerwähnten Kombination N + NN+, wenn das Halbleitersubstrat 2t aus niederohmigem P-leitendem Material besteht, wenn
ι ο also die Kombination N + NP+ vorliegt.
Wenn die gut leitende Schicht 25 aus niederohmigem P-leitendem Halbleitermaterial besteht (Kombination P + NP+ und Kombination P+NN+), trifft die gleiche Erklärung zu, mit der Maßgabe, daß die Spannung der gut leitenden Schicht 25 um die Diffusionsspannung über dem PN-Übergang zwischen den Schichten 22 und 25 niedriger als die angelegte Spannung sein kann.
Nun wird die Möglichkeit betrachtet, die sich ergibt, wenn die hochohmige Halbleiterschicht 22 P-leitend ist.
Dabei kann ein P-leitendes Halbleitersubstrat außer Betracht gelassen werden (die Kombinationen N + PP + + und P+PP+), weil, wie bereits bemerkt wurde, in diesen Fällen bei der elektrolytischen Ätzung die hochohmige Halbleiterschicht nicht beibehalten wird.
2> Es bleiben dann zwei Möglichkeiten übrig, bei denen also eine hochohmige Halbleiterschicht vom P-Leitungstyp auf einem niederohmigen Halbleitersubstrat vom N-Leitungstyp gebildet ist (die Kombinationen P+PN+und N+ PN+).
Die hochohmige P-leitende Halbleiterschicht 32 (siehe F i g. 3) weist dann bei dem elektrolytischen
Ätzen ein Ladungsträger-Verarmungsgebiet 34 auf der Seite des wegzuätzenden Halbleitersubstrats 31 auf.
Wenn auf der hochohmigen Halbleiterschicht 32 eins gut leitende Schicht 35 aus P-leitendem Halbleitermaterial angebracht ist (P+PN+) und das Ladungsträger-Verarmungsgebiet 34 in der hochohmigen Halbleiterschicht 32 die gut leitende Schicht 35 erreicht, werden dort lawinenartig Ladungsträger erzeugt, durch die die hochohmige Halbleiterschicht 32 und die gut leitende Schicht 35 angegriffen werden können. Falls die gut leitende Schicht 35 aus N-leitendem Halbleitermaterial besteht (N + PN+), trifft eine ähnliche Erklärung zu.
Wenn die gut leitende Schicht aus Metall besteht, treffen ähnliche Erklärungen wie für eine solche Schicht aus Halbleitermaterial zu.
Der Vorteil des Verfahrens nach der Erfindung wird durch eine Anzahl von Versuchen nachgewiesen, bei denen auf einem niederohmigen Halbleitersubstrat eine
,ο hochohmige N- oder P-leitende Halbleiterschicht gebildet wird, auf der anschließend eine gut leitende Schicht angebracht wird. Die Ergebnisse sind in der nachstehenden Tabelle zusammengefaßt.
Spalte 1 gibt die Nummer des Versuches an. Spalte 2
ν, gibt den Leitungstyp des für die hochohmige Halbleiterschicht verwendeten Siliciums, Spalte 3 die Dicke in μΐη der verwendeten hochohmigen Halbleiterschicht, Spalte 4 den Wert von | Nd-Na | in Atomen/cm3 und Spalte 5 den Wert des Produkts <ß \ ND- Na | an, während die
ho Spalte 6 angibt, ob beim Vorhandensein einer gut leitenden Schicht die hochohmigen Halbleiterschicht beim Wegätzen des Halbleitersubstrats beibehalten (+) oder nicht beibehalten ( — ) werden.
Es sei bemerkt, daß | No— Na | aus dem spezifischen
ι,-, Widerstand — auf übliche bekannte Weise durch das Vierpunktsverfahren gemessen — und aus der für homogene Grundmatcrialien bekannten Beweglichkeit errechnet ist.
2 3 4
N N N P P P
Diet nung bc für die'
Auß< Versuc gen r Versuc
Scheib
Siliciu!
N-leiti
ten, di
weilet
oxyd ι
in ei;
der Ie
besti dadt Silic phoi entli 105( D
fort win Ter sch vcr dur gel
Afi O> au gc mi cii
1 N 10 8 · ΙΟ14 8 ■ 10"'
2 N 5 7,5 · 10" 0,19 · ίο"·
3 N 5 8 · ΙΟ14 2 · 10"
4 P 2 3,2· ΙΟ15 1,28 ■ ίο"·
5 P 5 2,2 ■ ίο"· 55 · ΙΟ16
6 P 5 3,2 · ΙΟ'4 0,8 ■ 10"
Die beim elektrolytischen Ätzen angewendete Spannung betrug 10 V. Aus der Tabelle geht also hervor, daß für die Versuche 1 und 5 gilt, daß
cP\Nd-Na\ > 2 ■ \0'b
I")
Außerdem wurde gefunden, daß der bei den Versuchen 4 und 6 festgestellte Angriff der hochohmigen Halbleiterschicht wesentlich geringer als bei Versuch 2 ist.
Beispiel 1
Fig.4 zeigt einen senkrechten Schnitt durch eine Scheibe aus mit Antimon dotiertem N-leitendem Silicium mi· einer Dicke von etwa 300 μίτι und einem Durchmesser von 2 cm. Der spezifische Widerstand des N-leitenden Materials des Substrats 41 beträgt 0,007 Ω · cm. Das niederohmige Substrat 41 ist aus jo einem stabförmigen Silicium-Einkristall dadurch erhalten, daß dieser senkrecht zu seiner Längsrichtung durch Sägen in Scheiben zerlegt wird, und eine Siliciumscheibe weiter auf die angegebene Dicke abgeschliffen wird. Dann wird das Halbleitersubstrat auf übliche bekannte r> Weise vorbehandelt, wobei eine Seite mit Aluminiumoxyd mit einer Korngröße von etwa 0,05 μίτι poliert und in einem Gemisch von gasförmiger Salzsäure und Wasserstoff geätzt wird. Das Silicium-Substrat wird bei der letzteren Behandlung auf etwa 1100° C erhitzt. -to
Anschließend wird auf bekannte Weise epitaktisch eine hochohmige Halbleiterschicht 42 auf einer Seite des Halbleitersubstrats 41 angebracht, wobei das Material dieser Schicht aus N-leitendem Silicium mit einem spezifischen Widerstand von 4-,
5 Ω · cm (I Nd-Na \ = 8 · ΙΟ'4 Atome/cm3)
besteht. Die epitaktische Halbleiterschicht 42 kann z. B. dadurch erhalten werden, daß ein Gasgemisch von Siliciumtetrachlorid und Wasserstoff, dem etwas Phos- >n phorhydrid zugesetzt ist, am Silicium-Substrat 41 entlanggeführt wird, wobei es auf eine Temperatur von 1050° C erhitzt wird.
Die epitaktische Ablagerung wird 15 Minuten lang fortgesetzt, wobei eine Schichtdicke von 15 μιτι erhalten r> wird. Durch Oxidation in feuchtem Sauerstoff bei einer Temperatur von 1100° C wird dann eine Siliciumoxidschicht 43 gebildet, in der durch ein Photomaskierungsverfahren eine Öffnung 47 angebracht wird. Dann wird durch eine Bordiffusion eine mit Bor dotierte Schicht 45 wi gebildet, die eine Dicke von 2 μπτ aufweist.
Anschließend wird auf gleiche Weise wie beim Anbringen der öffnung 47 eine öffnung 44 in der Oxidschicht 43 angebracht. Über die öffnung 44 wird auf übliche bekannte Weise Phosphor in die hochohmi- nr> ge Silicium-Schicht 42 hineindiffundiert, wobei sich eine mit Phosphor dotierte gut leitende Schicht 46 bildet, die eine Dicke von weniger als 3 μηι und einen spezifischen
Widerstand von 0,001 Ω · cm aufweist.
Die in den öffnungen 44 und 47 auf der gut leitenden Schicht 46 und der Schicht 45 gebildeten Phosphat- bzw. Boratgläser werden auf übliche bekannte Weise entfernt, wonach die Schichten 46 und 45 mit den Leiterbahnen 51 bzw. 52 kontaktiert werden (siehe F i g. 5). Die gut leitende Schicht 46 dient zur Herstellung eines ohmschen Kontakts zwischen der Leiterbahn 51 und der hochohmigen Silicium-Schicht 42. Die Schicht 45 bildet einen PN-Übergang mit der hochohmigen Silicium-Schicht 42.
Der erhaltene Halbleiterkörper wird nun mit Hilfe von Bienenwachs auf einem Glasträger befestigt.
Mit Hilfe einer Kunststoffklammer, die gegen HF beständig ist und z. B. aus Polymethylmetacrylat besteht, wird nun ein Platinanschluß gegen die Seite 48 des Silicium-Substrats41 gedruckt.
Die angewendete Ätzflüssigkeit besteht aus 1 Volumenteil konzentrierter Flußsäure (50 Gew.-%) und 10 Volumenteilen Wasser. Im Ätzbad befindet sich noch eine Platinelektrode, die aus Platingaze besteht und an einem Platinstiel befestigt ist, der teilweise über die Ätzflüssigkeit hinausragt und der einen elektrischen Anschluß für die Platinelektrode bilden kann.
Das Silicium-Substrat 41 und die Platinelektrode werden in das Ätzbad getaucht, wobei an das Silicium-Substrat 41 ein positives Potential von 10 V in bezug auf die Platinelektrode gelegt wird. Die Ätzgeschwindigkeit beträgt etwa 2 μΐη/min.
Wenn durch das Wegätzen des Silicium-Substrats 41 die Ätzflüssigkeit mit der hochohmigen Halbleiterschicht 42 in Kontakt kommt, wird der Ätzvorgang, trotz des Vorhandenseins der gut leitenden Schicht 46, beendet. Dann wird die hochohmige Siliciumschicht 42 in bekannter Weise auf chemischem Wege geätzt, bis die Schichten 45 und 46 erreicht werden. Auf diese Weise wird der in F i g. 5 dargestellte Schichtenaufbau erhalten, der einen Teil einer Struktur mit vertikalen PN-Übergängen, und zwar eine Diode bildet.
Beispiel Il
Auf einer Seite eines Halbleitersubstrats 61 (sieh« Fig. 6), das aus einem in der (lOO)-Richtung gewachsenen stabförmigen Einkristall erhalten ist und das aus mi Antimon dotiertem N-leitendem Silicium mit einerr spezifischen Widerstand von 0,007 Ω · cm besteht unc die Abmessungen nach Beispiel 1 aufweist, wird ein< hochohmige Schicht 62 aus P-Ieitendem Silicium mi einem spezifischen Widerstand von
Ω · cm( I
1,5 · 10le Atome/cm^)
epitaktisch abgelagert, bis eine Schichtdicke von 5 μη erreicht ist. Die hochohmige Silicium-Schicht 62 win epitaktisch mit einer gut leitenden Schicht 63 au N-leitendem Silicium mit einer Dicke von 5 μητ um einem spezifischen Widerstand von 0,05 Ω · cm verse hen. Auf der gut leitenden Schicht 63 wird gleichfall epitaktisch eine Schicht 64 aus N-Ieitcndcm Silicium mi einer Dicke von 5 μιτι und einem spezifischen Wider stand von 20 Ω ■ cm niedergeschlagen. In der letztcrei Schicht werden auf übliche bekannte Weise durcl Diffusion über öffnungen in einer Oxidschicht 6 P-leitende Basisgebictc 65 und N-Ieitende Emittergebie te 66 gebildet. Dann werden die Basisgebicte 6 gleichfalls auf übliche bekannte Weise mit Elektrode und Anschlußleitern 69 und 70 und die Emittergebiet 66 mit der Elektrode und dem Anschliißleitcr 6 verschen. Gleich wie beim Beispiel I wird nun de
Halbleiterkörper unter Zuhilfenahme eines ätzbeständigen Klebemittels, mit der Seite, auf der sich die Elektroden und Anschlußleiter befinden, auf einer Glasplatte festgeklebt. Dann wird das Silicium-Substrat 6t auf elektrolytischem Wege in der oben bereits beschriebenen Weise entfernt. Bei dem elektrolytischen Ätzen werden die Schichten 62 und 63 nicht angegriffen. Dann wird die hochohmige Silicium-Schicht 62 durch chemisches Ätzen entfernt. Die dann freigelegte gut leitende Schicht 63 wird auf galvanischem Wege mit einer Kupferschicht 7t überzogen (siehe Fig.7). Die Kupferschicht 71 dient zunächst als Ätzmaske für die folgende anisotrope Ätzung. Dabei werden über öffnungen in der Schicht 7t die Schichten 63 und 64 auf übliche Weise mit einer KOH und Isopropanol enthaltenden Ätzflüssigkeit durchgeätzt. In dem in Fig.7 dargestellten Halbleiterbauelement mit durch Luft gegeneinander isolierten Transistoren dienen sowohl die gut leitende Schicht 63 als auch die Metallschicht 71 zur Herabsetzung des Kollektorreihenwiderstandes der epitaktischen Schicht 64. Die Kupferschicht 71 ist wichtig, weil beim Vorhandensein dieser Schicht der Widerstand der gut leitenden Schicht 63 nicht zu niedrig zu sein braucht, was bei ihrer Bildung mit Hilfe der Epitaxie günstig sein kann. Ein guter ohmscher Kontakt zwischen der Kupferschicht 71 und der gut leitenden Schicht 63 kann nur hergestellt werden, wenn der Widerstand der gut leitenden Schicht 63 nicht zu hoch ist.
Beispiel III
Statt das Halbleitersubstrat mit Hilfe eines Klebemittels, wie Bienenwachs, auf einem Giasträger festzukleben, kann das Halbleitersubstrat 81 (siehe F i g. 8) auf der Seite, auf der sich die epitaktischen Schichten 82 und 83 befinden, auf denen bereits ein Oxidüberzug 84 angebracht ist, durch Zersetzung einer Siliciumverbindung mit einer Schicht 85 aus polykristallinen! Silicium versehen werden, wodurch ein dauernder temperaturbeständiger Träger gebildet wird. Das weitere Verfahren entspricht dem der vorhergehenden Beispiele. Die hochohmige Schicht 82 aus N-leitendem Silicium hat eine Dicke von 10 μπι und einen spezifischen Widerstand von
5Ω ■ cm( I Nd-Na | = 8 · 10·" Atome/er^).
Die gut leitende Schicht 83 besteht aus N-leitendem Silicium, hat eine Dicke von 5 μιτι und weist einen spezifischen Widerstand von 0,05 Ω · cm auf und wird epitaktisch auf der hochohmigen Silicium-Schicht 82 abgelagert. Mit Hilfe eines üblichen bekannten Pho omaskierungsverfahrens werden öffnungen in die Schichten 82 und 83 geätzt, mit der Maßgabe, daß die hochohmige Silicium-Schicht 82 nicht völlig durchgeätzt wird. Bei dem elektrolytischen Ätzen wird die
r) hochohmige Silicium-Schicht 82 noch nicht in voneinander getrennte Halbleitergebiete geteilt und bildet diese Schicht 82 noch ein zusammenhängendes Ganzes. Anschließend wird die Schicht 84 aus Siliciumoxid durch Oxidation bei erhöhter Temperatur gebildet.
ίο Die Schicht 85 aus polykristallinem Silicium kann in genügender Dicke angebracht werden, um ein festes selbsttragendes Gebilde mit einer Dicke von z. B. 100 bis 200 μπι zu erhalten. Bei Epitaxie durch Zersetzen von SiCU in Gegenwart von Wasserstoff bei einer Tempera-■> tür der zu überziehenden Oberfläche von 10500C nimmt die Dicke z. B. um 1 μπι pro Minute zu.
Während des anschließenden elektrolytischen Ätzens wird das Silicium-Substrat 81 unter Beibehaltung der hochohmigen Silicium-Schicht 82 und dei gut leitenden Schicht 83 entfernt. Danach wird auf chemischem Wege ein Teil der hochohmigen Silicium-Schicht 82 entfernt, derart, daß ein Gebilde mit durch die Oxidschicht 84 voneinander getrennten Halbleitergebieten aus den ursprünglichen Schichten 82 und 83 gebildet wird.
In die Teile der hochohmigen Silicium-Schicht 82 können auf übliche bekannte Weise Basisgebiete 87 und Emittergebiete 86 eindiffundiert werden, die mit Elektroden und Anschlußleitern versehen werden können. Bei dem in Fig.9 dargestellten Transistoren enthaltenden Halbleiterbauelement dient die Siliciumschicht 83 zur Herabsetzung des Kollektorreihenwiderstandes der Transistoren.
Das erwähnte Ätzbad kann auch eine andere Zusammensetzung haben. Für das selektive elektrolyti-
ji &che Ätzen wurden z. B. mit Erfolg Ätzbäder verwendet, die aus Gemischen von 1 Volumenteil konzentrierter Flußsäure (50 Gew.-%) und 6 bis 10 Teilen einer Lösung von 200 g NH4F in 100 g Wasser bestanden.
Neben dem erwähnten Silicium lassen sich auch andere Halbleitermaterialien, wie Germanium, verwenden. Als Material für die gut leitende Schicht lassen sich auch Metalle, z. B. Molybdän, verwenden.
Wo oben im Zusammenhang mit dem Entfernen des Halbleitersubstrats und dem Angriff der hochohmigen
v-, und der gut leitenden Schicht die Ausdrücke »niederohmig«, »hochohmig« und »gut leitend« gebraucht werden, sollen diese Begriffe in bezug auf das verschiedene Verhalten beim elektrolytischen Ätzen und nicht in bezug auf die Eigenschaften in einem
ίο Halbleiterbauelement betrachtet werden.
Hierzu 2 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Verfahren zum Herstellen eines Halbl> ;· rbauelements auf einem schichtförmigen Halbl· ,körper, bei dem an der Oberfläche einer Sei ic eines Halbleitersubstrats aus niederohmigem Halbleitermaterial eine Schicht aus hochohmigem Halbleitermaterial gebildet wird und durch selektives elektrolytisches Ätzen das Halbleitersubstrat unter Beibehaltung der hochohrnigen Halbleiterschicht entfernt wird, dadurch gekennzeichnet, daß vor dem selektiven elektrolytischen Ätzen an der Oberfläche (4) der hochohmigen Halbieiterschicht (3) eine Schicht (5) aus gut leitendem Material gebildet wird, die durch die hochohmige Halbleiterschicht (3) von dem niederohmigen Halbleitersubstrat (2) getrennt wird, und daß für die zwischen dem niederohmigen Halbleitersubstrat (2) und der gut leitenden Schicht (5) liegende hochohmige Halbleiterschicht (3) eine Dicke gewählt wird, die mindestens gleich der Dicke des sich während des selektiven elektrolytischen Ätzens unter der angelegten elektrischen Spannung in der hochohmigen Halbleiterschicht (3) bildenden Ladungsträger-Verarmungsgebietes ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für die hochohmige Halbleiterschicht (3) Silicium verwendet wird und
DE2031333A 1969-07-04 1970-06-24 Verfahren zum Herstellen eines Halbleiterbauelementes Expired DE2031333C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL6910274A NL6910274A (de) 1969-07-04 1969-07-04

Publications (3)

Publication Number Publication Date
DE2031333A1 DE2031333A1 (de) 1971-01-21
DE2031333B2 true DE2031333B2 (de) 1977-11-17
DE2031333C3 DE2031333C3 (de) 1978-07-13

Family

ID=19807388

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2031333A Expired DE2031333C3 (de) 1969-07-04 1970-06-24 Verfahren zum Herstellen eines Halbleiterbauelementes

Country Status (11)

Country Link
US (1) US3640807A (de)
JP (1) JPS501985B1 (de)
AT (1) AT322633B (de)
BE (1) BE752897A (de)
CH (1) CH512144A (de)
DE (1) DE2031333C3 (de)
ES (1) ES381370A1 (de)
FR (1) FR2050507B1 (de)
GB (1) GB1316830A (de)
NL (1) NL6910274A (de)
SE (1) SE368114B (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3902979A (en) * 1974-06-24 1975-09-02 Westinghouse Electric Corp Insulator substrate with a thin mono-crystalline semiconductive layer and method of fabrication
US3962052A (en) * 1975-04-14 1976-06-08 International Business Machines Corporation Process for forming apertures in silicon bodies
US4033787A (en) * 1975-10-06 1977-07-05 Honeywell Inc. Fabrication of semiconductor devices utilizing ion implantation
US4054497A (en) * 1975-10-06 1977-10-18 Honeywell Inc. Method for electrolytically etching semiconductor material
JPS6047725B2 (ja) * 1977-06-14 1985-10-23 ソニー株式会社 フエライトの加工法
US4141621A (en) * 1977-08-05 1979-02-27 Honeywell Inc. Three layer waveguide for thin film lens fabrication
US4257061A (en) * 1977-10-17 1981-03-17 John Fluke Mfg. Co., Inc. Thermally isolated monolithic semiconductor die
NO843614L (no) * 1983-09-13 1986-06-23 Marconi Co Ltd Infra-roed detektor
US4554059A (en) * 1983-11-04 1985-11-19 Harris Corporation Electrochemical dielectric isolation technique
JPS6415913A (en) * 1987-07-09 1989-01-19 Mitsubishi Monsanto Chem Epitaxial growth method of substrate for high-brightness led
EP0309782B1 (de) * 1987-09-30 1994-06-01 Siemens Aktiengesellschaft Verfahren zum Ätzen von (100) Silizium
US4995953A (en) * 1989-10-30 1991-02-26 Motorola, Inc. Method of forming a semiconductor membrane using an electrochemical etch-stop
JP3151816B2 (ja) * 1990-08-06 2001-04-03 日産自動車株式会社 エッチング方法
US6500694B1 (en) 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US9465049B2 (en) * 2012-04-13 2016-10-11 James B. Colvin Apparatus and method for electronic sample preparation
CN111895679B (zh) * 2020-09-10 2022-04-01 江西北冰洋实业有限公司 一种半导体制冷片安装机构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6703014A (de) * 1967-02-25 1968-08-26
NL6706735A (de) * 1967-05-13 1968-11-14

Also Published As

Publication number Publication date
AT322633B (de) 1975-05-26
DE2031333C3 (de) 1978-07-13
GB1316830A (en) 1973-05-16
FR2050507B1 (de) 1974-06-14
ES381370A1 (es) 1972-12-01
FR2050507A1 (de) 1971-04-02
SE368114B (de) 1974-06-17
BE752897A (fr) 1971-01-04
JPS501985B1 (de) 1975-01-22
CH512144A (de) 1971-08-31
NL6910274A (de) 1971-01-06
DE2031333A1 (de) 1971-01-21
US3640807A (en) 1972-02-08

Similar Documents

Publication Publication Date Title
DE2031333C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2544736C2 (de) Verfahren zum Entfernen von schnelldiffundierenden metallischen Verunreinigungen aus monokristallinem Silicium
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE1439935A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE1614283B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE1544214A1 (de) Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung
DE1130932B (de) Verfahren zur Herstellung kleinflaechiger pn-UEbergaenge in Halbleiter-koerpern von einem Leitfaehigkeitstyp von Halbleiteranordnungen, z. B. Dioden oder Transistoren
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE1087704B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit wenigstens einem p-n-UEbergang
DE2422120B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1944131A1 (de) Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen
DE2602705C3 (de) Photokathode vom Hl-V-Typ für das nahe Infrarot und Verfahren zu ihrer Herstellung
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE2162445B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE2152057A1 (de) Verfahren zur Herstellung eines Halbleiteraufbaus
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1178947B (de) Verfahren zum Herstellen von Halbleiter-bauelementen mit mindestens einer durch Diffusion dotierten duennen Halbleiterschicht
DE1464305B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen sowie nach diesem Verfahren hergestellte Bauelemente
DE1564958C3 (de) Integrierte Halbleiterschaltung mit einem hochohmigen einkristallinen Galliumarsenid-Substrat und Verfahren zu ihrer Herstellung
DE2133977C3 (de) Halbleiterbauelement
DE1644025A1 (de) Halbleiter-Anordnung mit diffundierten Zonenuebergaengen
DE1564860A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE2021460A1 (de) Verfahren zur Herstellung von Halbleiteranordnungen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee