DE1808926B2 - Halbleiteranordnung mit einem einen monokristallinen und mindestens einen daran angrenzenden polykristallinen Bereich enthaltenden Halbleiterbereich - Google Patents

Halbleiteranordnung mit einem einen monokristallinen und mindestens einen daran angrenzenden polykristallinen Bereich enthaltenden Halbleiterbereich

Info

Publication number
DE1808926B2
DE1808926B2 DE19681808926 DE1808926A DE1808926B2 DE 1808926 B2 DE1808926 B2 DE 1808926B2 DE 19681808926 DE19681808926 DE 19681808926 DE 1808926 A DE1808926 A DE 1808926A DE 1808926 B2 DE1808926 B2 DE 1808926B2
Authority
DE
Germany
Prior art keywords
semiconductor
region
polycrystalline
semiconductor region
monocrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19681808926
Other languages
English (en)
Other versions
DE1808926A1 (de
Inventor
Isamu Yokohama Kanagawa Kobayashi (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE1808926A1 publication Critical patent/DE1808926A1/de
Publication of DE1808926B2 publication Critical patent/DE1808926B2/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Connection Of Plates (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung bezieht sich auf eine Halbleiteranordnung mit einem ersten Halbleiterbereich eines bestimmten Leitungstyps und einem hierauf aufgedampften zweiten Halbleiterbereich, der einen monokristallinen und mindestens einen daran angrenzenden polykristallinen Bereich aufweist, wobei der polykristalline Bereich sich vom ersten Halbleiterbereich bis zur freiliegenden Oberfläche des zweiten Halbleiterbereichs erstreckt und an seiner Oberfläche mit einer Anschlußelektroje versehen ist.
Eine Halbleiteranordnung der eingangs genannten Art ist beispielsweise aus der US-PS 31 89 973 bekannt. Hierbei ist auf einen durch ein Siliciumsubstrat gebildeten ersten Halbleiterbereich eines bestimmten Leitungstyps eine dünne Trennschicht aus Siliciumdioxid aufgebracht, die an wenigstens einer Stelle, etwa mittels Maskentechnik, unterbrochen ist, so daß an dieser Stelle die Oberfläche des ersten Halbleiterbereichs freiliegt. Der auf diese Schichtung aufgedampfte zweite Halbleiterbereich ist im Bereich der freiliegenden Oberfläche des ersten Halbleiterbereichs durch epitaktisches Wachstum monokristallin ausgebildet, während der daran angrenzende, über der Trennschicht aus Siliciumdioxid liegende Bereich polykristalline Struktur aufweist. Gemäß der Aufgabe dieser bekannten Halbleiteranordnung, einen PN-Übergang zwischen der freiliegenden Oberfläche des ersten Halbleiterbereiches und den daran angrenzenden monokristallinen Bereich des zweiten Halbleiterbereichs auszubilden, ist der zweite Halbleiterbereich vom entgegengesetzten Leitungstyp des ersten Halbleiterbereichs und weist eine geringe Störstellenkonzentration auf. Durch Anbringung gegenüberliegender Elektroden auf dem ersten und zweiten Halbleiterbereich ist somit eine Diode hergestellt, deren PN-Übergang mit keiner äußeren Grenzfläche der Halbleiteranordnung in Berührung steht. Statt einer Diode kann die bekannte Halbleiteranordnung auch als Transistor ausgeführt sein, indem in der Oberfläche des monokristallinen Bereichs im zweiten Halbleiterbereich durch Diffusion ein weiterer Bereich mit zum monokristallinen Bereich entgegengesetztem Leitungstyp vorgesehen ist, auf dem eine weitere metallische Anschlußelektrode angebracht ist Schließlich kann diese Halbleiteranordnung auch noch mit weiteren Schichten versehen sein, um komplexere Strukturen zur Herstellung integrierter
ii Schaltkreise zu bilden. Jedoch ist es bei dieser bekannten Halbleiteranordnung stets nötig, jeden einzelnen Halbleiterbereich unmittelbar mit einer metallischen Anschlußelektrode zu verbinden. Die Herstellung einer elektrisch leitenden Verbindung
i' zwischen einer Anschlußelektrode und einem Halbleiterbereich Ober einen polykristallinen Bereich hoher Störstoffkonzentration ist bei der bekannten Halbleiteranordnung nicht vorgesehen.
Bei einer einen integrierten Schaltkreis bildenden
2f· Halbleiteranordnung anderer Gattung (IBM Technical Disclosure Bulletin, Band 9, Nr. 7, Dezember 1966, Seiten 922 und 923) ist ein polykristalliner und ein monokristilliner Halbleiterbereich vorgesehen, die durch zwei dazwischenliegende Trennschichten, etwa
2'· aus Siliciumdioxid, voneinander getrennt sind. Zwischen den beiden Trennschichten sind in der Ebene der Trennschichten verlaufende Kanäle ausgebildet, die durch die Trennschichten begrenzt und mit einem Leiter, wie etwa Metall oder auch dotiertem polykristal-
Jc linem Silicium, gefüllt sind. In der Oberseite der durch die Trennschichten gebildeten, die Kanäle begrenzenden Wandungen sind Fenster vorgesehen, durch die die in den Kanälen verlaufenden Leiter mit herkömmlichen, an der Oberfläche der Halbleiteranordnung verlaufen-
J'. den Leiterbahnen in Verbindung stehen. Dadurch ist bei einer derartigen Halbleiteranordnung die Möglichkeit geschaffen, einzelne, durch Diffusion gebildete Halbleiterelemente zu einem integrierten Schaltkreis zu verbinden. Die Möglichkeit der Ausnutzung eines Halbleiterbereichs, der einen monokristallinen und einen daran angrenzenden polykristallinen Bereich aufweist, ist jedoch in diesem Zusammenhang nicht bekannt geworden.
Schließlich ist auch schon eine Halbleiteranordnung mit einem ersten Halbleiterbereich und einem darauf aufgedampften zweiten Halbleiterbereich vorgeschlagen worden, vgl. die DE-PS 16 14 423, bei der der zweite Halbleiterbereich aus mindestens einem monokristallinen Bereich und mehreren im Abstand voneinander angeordneten, sich von der Oberfläche des ersten Halbleiterbereichs weg erstreckenden polykristallinen Bereichen besteht und bei der der Leitungstyp der monokristallinen Bereiche entgegengesetzt zum Leitungstyp der polykristallinen Bereiche ist. Dadurch ist eine gute Isolierung der durch die polykristallinen Bereiche voneinander getrennten monokristallinen Bereiche gegeneinander sichergestellt. Eine derartige Maßnahme ist beispielsweise bei Halbleiteranordnungen, die eine verhältnismäßig hohe Spannungsfestigkeit haben müssen, von Bedeutung.
Der Erfindung liegt die Aufgabe zugrunde, bei einer Halbleiteranordnung der eingangs genannten Art in einfacher und schneller Weise elektrisch leitende Verbindungen mit niedrigem Widerstandswert zu im Inneren der Halbleiteranordnung eingebetteten Halbleiterbereichen zu schaffen.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß der polykristalline Bereich eine durch Diffusion
erzielte, hohe Störstoffkonzentration vom Leitungstyp des ersten Halbleiterbereichs aufweist und somit eine elektrisch leitende Verbindung zwischen der Anschlußelektrode und dem ersten Halbleiterbereich bildet.
Da die Diffusionsgeschwindigkeit im polykristallinen Bereich hoch ist, sind bei der erfindungsgemäßen Halbleiteranordnung die elektrisch leitenden Verbindungen schnell und leicht herstellbar, und es wird in vorteilhafter Weise ein störendes Diffundieren in andere Bereiche vermieden, so daß die Ausbeute bei der Herstellung hoch ist Da der spezifische Widerstand dieser elektrisch leitenden Verbindungen sehr niedrig ist, kann der Innenwiderstand gegenüber herkömmlichen Halbleiteranordnungen verringert werden, was beispielsweise bei der Herstellung von Dioden mit kleinem Innenwiderstand, Transistoren mit niedrigem Kollektorsättigungswiderstand und bei der Herstellung integrierter Schaltungen von Vorteil ist, bei denen die Anschlußelektroden auf der gleichen, durch die freiliegende Oberfläche bestimmten Ebene liegen müssen. Gleichzeitig ist dabei eine Verbesserung der Frequenzkennlinien der unter Anwendung der Erfindung hergestellten Halbleiteranordnungen erreicht.
Weitere Vorteile der Erfindung ergeben sich aus den Ausgestaltungen nach den Unteransprüchen.
Im folgenden wird die Erfindung unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen beschrieben. Es zeigen
Fig. IA bis II Querschnitte durch verschiedene Fertigungsstufen bei der Herstellung eines Transistorbereichs nahe einem Widerstandsbereich in einer integrierten Schaltung unter Anwendung der Erfindung, Fig.2A bis 2F Querschnitte durch verschiedene Fertigungsstufen bei der Herstellung einer weiteren integrierten Schaltung mit sog. Balkenleitern unter Anwendung der Erfindung,
Fig. 2G ein Schaltbild der in Fig.2A bis 2F gezeigten integrierten Schaltung,
F i g. 3 einen Querschnitt durch eine die Erfindung verwendende Diodeneinheit in einer integrierten Schaltung,
Fig.4A bis 4G Querschnitte durch verschiedene Fertigungsschritte bei der Herstellung eines weiteren Halbleiterbauelements unter Anwendung der Erfindung,
Fig.5 einen Querschnitt durch ein weiteres unter Anwendung der Erfindung hergestelltes Halbleiterbauelement,
Fig.6A bis 6F Querschnitte durch verschiedene Fertigungsschritte bei der Herstellung einer Diode großer Kapazität unter Anwendung der Erfindung.
Wie aus Fig. IA bis IC ersichtlich ist, werden in einem P-leitenden Halbleitersubstrat 1, wie beispielsweise Silicium, mittels bekannter Maskentechniken und Photoätzverfahren N-Ieitende Diffusionsbereiche hoher Störstoffkonzentration hergestellt, welche erste Halbleiterbereiche 4 und 4' darstellen. Danach wird gemäß Fig. 1D an vorbestimmten Stellen auf der freiliegenden Oberfläche des ersten Halbleiterbereichs 4 eine beispielsweise ringförmige Keimstellenschicht 5 ausgebildet, die etwa auf bekannte Weise durch Ablagern eines geeigneten Materials oder Eindiffundieren desselben an der hierfür vorgesehenen Stelle oder auch durch Aufrauhen oder Einritzen der Oberfläche des ersten Halbleiterbereichs 4 an der gewünschten Stelle herstellbar ist. Dann wird gemäß Fig. IE über die gesamte Oberfläche des Halbleitersubstrats 1 ein zweiter Halbleiterbereich 6 aufgedampft, der außerhalb des Bereichs der Keimstellenschicht 5 als monokristalliner Bereich 7 und oberhalb der Keimstellenschicht 5 als polykristalliner Bereich 8 aufwächst, der an den monokristallinen Bereich 7 angrenzt Anschließend wird das den aufgedampften zweiten Halbleiterbereich 6 aufweisende Halbleitersubstrat 1 erhitzt wodurch der in den ersten Halbleiterbereichen 4 und 4' vorhandene Störstoff in den zweiten Halbleiterbereich 6 eindiffundiert Gleichzeitig diffundiert der P-leitende Störstoff im u) Halbleitersubstrat 1 in diejenigen Bereiche des zweiten Halbleiterbereichs 6, die nicht über der Oberfläche der ersten Halbleiterbereiche 4 und 4' liegen. Es entstehen hierdurch Bestandteile eines integrierten Schaltkreises bildende Inseln 10 und 10', die durch P-leitende Bereiche 11 voneinander isoliert sind. Dieser Zustand ist in Fig. IFdargestellt
Die Diffusionsgeschwindigkeit des N-leitenden Störstoffes aus dem ersten Halbleiterbereich 4 ist im polykristallinen Bereich 8 des zweiten Halbleiterbereichs 6 außerordentlich hoch (ungefähr 10 mal so hoch wie bei bekannten monokristallinen Halbleitern), so daß über die gesamte Schichtdicke des polykristallinen Bereichs 8 eine hohe Störstoffkonzentration erreicht wird. Der polykristalline Bereich 8 weist daher sowohl auf der Seite der Fläche zwischen dem ersten 4 und dem zweiten 6 halbleiterbereich als auch auf der Seite der freiliegenden Oberfläche des zweiten Halbleiterbereichs 6 eine hohe Störstoffkonzentration auf. Somit hat der polykristalline Bereich 8 eine außerordentlich hohe Leitfähigkeit oder gleichbedeutend damit einen niedrigen Widerstandswert. Gleichzeitig dient der polykristalline Bereich 8 auch als Störstoffquelle für den monokristallinen Bereich 7, so daß auch der an den polykristallinen Bereich 8 unmittelbar angrenzende Bereich des monokristallinen Bereichs 7 eine hohe Leitfähigkeit erhält. Somit stellt der polykristalline Bereich 8 eine elektrisch leitende Verbindung zwischen dem ersten Halbleiterbereich 4 und der freiliegenden Oberfläche des zweiten Halbleiterbereichs 6 her. In der Praxis ist es zumeist nicht erforderlich, das vorerwähnte Erhitzen des Halbleitersubstrats 1 in einem gesonderten Arbeitsgang durchzuführen. Da die Temperatur beim Aufdampfen des zweiten Halbleiterbereichs 6 1050 bis 125O°C beträgt, findet die Diffusion des Störstoffes aus den ersten Halbleiterbereichen 4 und 4' während des Aufdampfens von selbst statt.
Vorstehend wurde der Fall beschrieben, daß der Störstoff aus dem ersten Halbleiterbereich 4 unmittelbar durch die Keimstellenschicht 5 hindurch in den polykristallinen Bereich 8 eindiffundiert. Besteht jedoch die Keimstellenschicht 5 aus einem Material, das einen Abdeckungseffekt bewirkt, beispielsweise einem Oxidfilm, so diffundiert der Störstoff gemäß den Pfeilen in Fig. IE durch den unmittelbar an den abdeckenden Oxidfilm angrenzenden Bereich des monokristallinen Bereichs 7 hindurch in den polykristallinen Bereich 8 hinein.
Schließlich wird zur Herstellung einer eine integrierte Schaltung bildenden Halbleiteranordnung gemäß F i g. 1F bis 1H mittels bekannter Maskentechniken in den N-leitenden Inseln 10 bzw. 10' durch Diffusion P-leitenden Störstoffes ein Basisbereich 14 bzw. ein Wicierstandsbereich 15, wie in Fig. IG oder Fig. IG' dargestellt, erzeugt. In Fig. IG" ist im Unterschied zu Fig. IG auch der P-leitende Bereich 11 zur Erhöhung seiner isolierenden Wirkung dieser Diffusion des P-leitenden Störstoffes ausgesetzt worden. Schließlich wird eine weitere Maskenschicht aufgebracht, die
gemäß Fig. IH Fenster 18 und 19 aufweist, wobei das Fenster 18 gerade über dem polykristallinen Bereich 8 liegt und den Durchmesser / aufweist, während das Fenster 19 über dem Basisbereich 14 liegt. Der Durchmesser / des Fensters 18 kann dabei mit dem Durchmesser L des polykristallinen Bereichs 8 übereinstimmen, kann jedoch auch davon verschieden gewählt sein.
Durch die durch die Fenster 18 und 19 freigelassenen Oberflächenbereiche wird nun ein N-Ieitender Störstoff eindiffundiert, wobei im P-Ieitenden Basisbereich 14 ein N-Ieitender Emitterbereich 19 ausgebildet wird. Dabei ist es vorteilhaft, daß mit Hilfe des Fensters 18 auch eine Diffusion in den polykristallinen Bereich 8 hinein stattfindet. Damit kommt es in vorteilhafter Weise zu einer weiteren Erhöhung der Störstoffkonzentration im polykristallinen Bereich 8 nahe der freiliegenden Oberfläche des zweiten Halbleiterbereichs 6, was zu einer weiteren Verbesserung der Leitfähigkeit führt. Dabei ist es von Vorteil, wenn der Durchmesser / des Fensters 18 größer gewählt ist als der Durchmesser L des polykristallinen Bereichs 8, weil dadurch eine vergrößerte Fläche für die anschließende Anbringung einer Anschlußelektrode 24 geschaffen wird.
Schließlich wird gemäß F i g. 11 auf der freiliegenden Oberfläche des zweiten Halbleiterbereichs ein isolierender Oxidfilm 25 ausgebildet. Dieser Oxidfilm weist Fenster über dem polykristallinen Halbleiterbereich 8 sowie auch über den sonstigen Stellen der freiliegenden Oberfläche des zweiten Halbleiterbereichs 6 auf, zu denen elektrisch leitende Verbindungen hergestellt werden sollen.
Durch Aufdampfen eines Metalls werden sodann Anschlußelektroden 24 auf dem polykristallinen Bereich 8 hergestellt, sowie auch weitere Anschlußelektroden auf den übrigen nicht vom Oxidfilm abgedeckten Stellen der Oberfläche. Gleichzeitig mit dem Bilden der Anschlußelektroden 24 werden auch deren elektrisch leitende Verbindungen zu den weiteren Anschlußelektroden hergestellt, wodurch eine integrierte Schaltung hergestellt ist bei der der polykristalline Bereich 8 eine elektrisch leitende Verbindung zwischen der freiliegenden Oberfläche des zweiten Halbleiterbereichs 6 und dem ersten Halbleiterbereich 4 herstellt.
Eine weitere Anwendung der Erfindung bei der Herstellung einer integrierten Schaltung mit Baikenieitern ist in Fig.2A bis 2F dargestellt Hier ist der erste Halbleiterbereich 4 durch ein N-leitendes Halbleitersubstrat, beispielsweise Silicium, hoher Störstoffkonzentration gebildet Auf diesen ersten Halbleiterbereich 4 ist, wie in F i g. 2A dargestellt, an vorbestimmten Stellen die Keimstellenschicht 5 aufgebracht Darauf wird gemäß F i g. 2B eine den zweiten Halbleiterbereich 6 bildende Siliciumschicht aufgedampft, die, wie vorstehend im Zusammenhang mit F i g. 1 beschrieben, über der Keimstellenschicht 5 unter Bildung des polykristallinen Bereichs 8 und über der nicht von der Keimstellenschicht 5 bedeckten Oberfläche des ersten Halbleiterbereichs unter Bildung des monokristallinen Bereichs 7 aufwächst und in die der N-leitende Störstoff aus dem ersten Halbleiterbereich 4 hineindiffundiert Dabei erhält der monokristalline Bereich 8, wie im Zusammenhang mit F i g. 1 beschrieben, eine sehr hohe Störstoffkonzentration. Im Hinblick auf die Ausbildung eines Transistorbereichs kann der polykristalline Bereich 8 vorteilhaft in Form eines Ringes gestaltet sein.
Weiterhin wird zur Herstellung einer integrierten Schaltung gemäß Fig.2C ein Silichimoxidfilm mit geeigneten Fenstern aufgebracht, durch die in dem monokristallinen Bereich 8 des zweiten Halbleiterbereichs 6 die P-Ieitenden Bereiche ähnlich dem Basisbereich 14 und dem Widerstandsbereich 15 in Fig. 1 durch Diffusion gebildet werden. Fig.2D zeigt die Halbleiteranordnung, bei der der Siliciumoxidfilm so aufgebracht ist, daß er über dem polykristallinen Bereich 8 ein Fenster aufweist, sowie auch ein geeignetes Fenster über dem Basisbereich 14. Durch
in Diffusion eines N-Ieitenden Störstoffs durch die Fenster hindurch wird die Störstoffkonzentration und damit die Leitfähigkeit des polykristallinen Bereichs 8 weiter erhöht und gleichzeitig ein Emitterbereich im Basisbereich 14 geschaffen. Schließlich wird, ebenso wie bei Fig. 1 beschrieben, die freiliegende Oberfläche des polykristallinen Bereichs 8 mit den Anschlußelektroden 24 versehen, wobei auch weitere Fenster im Siliciumoxidfilm für die weiteren Anschlußelektroden vorgesehen sind, indem ein geeignetes Metall zur Herstellung einer Ohmschen Verbindung eingedampft wird. Beispielsweise findet Platin Anwendung, das nach Ablagerung auf eine bestimmte Temperatur erhitzt wird, so daß es mit den darunterliegenden Bereichen aus Silicium legiert. Die so gebildeten Anschlußelektroden 24, die auf
21) der Oberfläche des polykristallinen Bereichs 8 abgelagert sind und die weiteren Anschlußelektroden werden schließlich gemäß Fig.2E durch Balkenleiter 26 miteinander verbunden, die in bekannter Weise durch Aufdampfen von Titan und Gold und nochmaligem Plattieren mit Gold an bestimmten Stellen auf dem Siliciumoxidfilm herstellbar sind. Die so entstandene Halbleiteranordnung wird an der Unterseite stellenweise abgeätzt und man erhält die in Fig. 2F dargestellte integrierte Schaltung. F i g. 2G zeigt ihr Ersatzschaltbild mit dem Transistor Tr und dem Widerstand R. Der in dieser integrierten Schaltung hergestellte Transistor Tr weist infolge der erfindungsgemäßen Herstellung der elektrisch leitenden Verbindungen zu seinem Kollektor mittels des polykristallinen Bereichs 8 hoher Störstoff-
4(· konzentration einen sehr geringen Kollektorsättigungswiderstand auf.
In Fig.3 ist durch Anwendung der Erfindung eine Diodeneinheit mit sehr geringem Innenwiderstand hergestellt, indem der mit der Anschlußelektrode 24
-ι < versehene polykristalline Bereich 8 hoher Störstoffkonzentration oberhalb der Keimstenenschichi 5 die elektrisch leitende Verbindung zum den Kathodenbereich der Diode bildenden, aus einem Halbleitersubstrat bestehenden ersten Halbleiterbereich 4 herstellt. Der
in Anodenbereich der Diode ist in der freiliegenden Oberfläche des zweiten Halbleiterbereichs 6 ausgebildet.
F i g. 4A bis 4G zeigt eine zur in F i g. 1A bis IE dargestellten Halbleiteranordnung ähnliche Halbleiteranordnung, bei der ebenso wie in Fig. IA bis IE der erste Halbleiterbereich ein in dem P-leitenden Halbleitersubstrat 1 ausgebildeter Diffusionsbereich 4 mit entgegengesetztem Leitungstyp ist Im Unterschied zur F i g. 1 sind jedoch hier zwischen den Inseln 10 und 10'
fao weitere polykristalline Bereiche 8" vorgesehen, die durch Diffusion aus dem P-leitenden Halbleitersubstrat 1 eine hohe Störstoffkonzentration erhalten und die gemäß F i g. 4F während der Ausbildung eines P-leitenden Basisbereichs und eines P-leitenden Widerstandsbereichs von ihrer freiliegenden Oberfläche her eine zusätzliche Konzentrationserhöhung des P-leitenden Störstoffes erhalten. Wie aus Fig.4E ersichtlich ist, entsteht dadurch eine Halbleiteranordnung, bei der
neben den die elektrisch leitenden Verbindungen herstellenden polykristallinen Bereichen 8 zwischen den Inseln 10 und 10' weitere polykristalline Bereiche 8" vorhanden sind. Diese haben die Eigenschaft, eine elektrische Isolierung der Inseln 10 und 10' sicherzustellen.
Fig.5 zeigt die Anwendung der Erfindung auf Sperrschicht-Feldeffekttransistoren. Hierbei dienen die in dem P-Ieitenden Silicium-Halbleitersubstrat 1 ausgebildeten N-leitenden ersten Halbleiterberreiche 4 und 4' hoher Störstoffkonzentration als untere Torbereiche. An diesen unteren Torbereichen sind in ringförmiger Anordnung die polykristallinen Bereiche 8 angebracht. In den von den ringförmigen polykristallinen Bereichen umschlossenen monokristallinen Bereichen des zweiten aufgedampften P-leitenden Halbleiterbereichs 6 sind obere Torbereiche 28 bzw. 28' vorgesehen, die durch Eindiffundieren eines Donatorstörstoffes hergestellt sind. Die Torbereiche 28, 28' und 4, 4' schließen jeweils Kanäle zwischen sich ein. Die polykristallinen Bereiche 8 stellen die Verbindung von den auf ihrer freiliegenden Oberfläche angebrachten Anschlußelektroden 24 bzw. 24' zum unleren Torbereich 4 bzw. 4' her. Durch Herstellung der elektrisch leitenden Verbindungen über die polykristallinen Bereiche 8 ist der Widerstand sehr herabgesetzt, so daß eine Verbesserung der Hochfrequenzkennlinien erreicht ist. G\ bezeichnet den Anschluß der oberen Torelektrode und S bzw. D die Anschlüsse für Quelle bzw. Senke. Auf der Oberfläche dieser Halbleiteranordnung ist eine aufgedampfte isolierende Schicht aufgebracht.
In Fig. 6A bis 6F ist die Anwendung der Erfindung auf die Herstellung einer Diode großer Kapazität gezeigt. Hierin sind gemäß F i g. 6A und 6B zwei erste Halbleiterbereiche 31 und 32 vorgesehen, von denen der eine 31 beispielsweise durch ein P-leitendes Halbleitersubstrat, wie etwa Silicium, gebildet ist und der andere 32 durch eine darauf aufgedampfte Halbleiterschicht von entgegengesetztem Leitungstyp. Dabei trägt der eine erste Halbleiterbereich 31 an einer vorbestimmten Stelle seiner zum anderen ersten Halbleiterbereich 32 weisenden Oberfläche die Keimstellenschicht 34, wogegen der andere erste Halbleiterbereich 32 auf seiner dem einen ersten Halbleiterbereich 31 abgewandten Oberfläche die in einem Abstand von der ersten Keimstellenschicht 34 angebrachte zweite Keimste'ilenschicht 34' aufweist. Auf den N-leitenden anderen ersten Halbleiterbereich 32 ist gemäß F i g. 6C eine Halbleiterschicht 33 von wiederum entgegengesetztem Leitungstyp, also eine P-leitende Halbleiterschicht, aufgebracht. Hierauf sind, wie aus Fig.6D ersichtlich ist, weitere Haibieiierschichten 35 und 35 von jeweils abwechslungsweise entgegengesetztem Leitungstyp aufgebracht Jeweils von den Keimstellenschichten 34 bzw. 34' ausgehend erstrecken sich bis zur freiliegenden Oberfläche der Halbleiterschicht 36 die polykristallinen Bereiche 8 bzw. 8', die sich beim
15
20
25
3(1
35
40
50 Aufdampfen durch Aufwachsen auf den Keimstellenschichten 34 bzw. 34' polykristallin ausbilden. Die übrigen Bereiche der Halbleiterschichten 32 bis 36 sind monokristallin ausgebildet. Die Aufdampftemperatur beim Aufdampfen der Halbleiterschichten 32 bis 36 wird vorteilhafterweise niedriger gewählt als beim Aufdampfen einer einzigen Halbleiterschicht, damit die Übertragung des Störstoffes zwischen jeder Halbleiterschicht möglichst gering gehalten werden kann.
Anschließend wird, wie in Fig. 6D dargestellt, auf die oberste Halbleiterschicht 36 zum Zweck der Abdeckung eine Oxidschicht aufgebracht, die an der Stelle des polykristallinen Bereichs 8 ein Fenster enthält. Durch dieses Fenster wird ein Störstoff des gleichen Leitungstyps wie das Halbleitersubstrat 31 eindiffundiert, wobei wieder die hohe Diffusionsgeschwindigkeit im polykristallinen Bereich 8 ausgenutzt wird. Dadurch entsteht im vom Halbleitersubstrat 31 bis zur freiliegenden Oberfläche der Halbleiterschicht 36 reichenden polykristallinen Bereich 8 eine sehr hohe Störstoffkonzentration und damit eine hohe Leitfähigkeit. Danach wird gemäß Fig.6E die freiliegende Oberfläche des polykristallinen Bereichs 8 abgedeckt und an der Stelle des polykristallinen Bereichs 8' ein Fenster geschaffen. Durch dieses Fenster wird ein Störstoff von der Leitfähigkeit der ersten Halbleiterschicht 32, also ein N-Ieitender Störstoff eindiffundiert, so daß der polykristalline Bereich 8' eine Verbindung hoher Leitfähigkeit zwischen der freiliegenden Oberfläche und der ersten Halbleiterschicht 32 darstellt. Die polykristallinen Bereiche 8 und 8' dienen auch als Störstoffquellen für die Diffusion von Störstoff in die unmittelbar an sie angrenzenden Bereiche der Halbleiterschichten, so daß jeweils die P-leitenden und die N-leitenden Halbleiterschichten untereinander sowie auch mit den polykristallinen Bereichen der entsprechenden Leitfähigkeit verbunden sind. Dieser Sachverhalt ist in Fig. 6E dargestellt, wobei mit 37 bzw. 37' die in der unmittelbaren Umgebung der polykristallinen Bereiche 8 bzw. 8' gelegenen Bereiche hoher Störstoffkonzentration bezeichnet sind. Wie aus F i g. 6E auch ersichtlich ist, bilden die aufeinanderliegenden Halbleiterschichten Obergänge j\ bis J4, so daß hierdurch eine große Obergangsfläche und damit eine Diode großer Kapazität geschaffen ist. Natürlich ist die Anzahl der Übergänge nicht auf vier beschränkt, sondern es können in anderen Ausführungsformen andere Anzahlen vorgesehen werden.
F i g. 6F zeigt schließlich die fertige Diode, wobei auf die freiliegenden Oberflächen der polykristallinen Bereiche 8 und 8' noch die Anschlußelektroden 24 und 24' aufgebracht sind. Durch die Anwendung der polykristallinen Bereiche 8 und 8' hoher Leitfähigkeit weist die so hergestellte Diode einen sehr geringen inneren Widerstand auf. Die Erfindung ist in gleicher Weise auf die Herstellung einer Diode veränderlicher Kapazität anwendbar.
Hierzu 5 Blatt Zeichnungen

Claims (3)

1 Patentansprüche:
1. Halbleiteranordnung mit einem ersten Halbleiterbereich eines bestimmten Leitungstyps und einem hierauf aufgedampften zweiten Halbleiterbereich, der einen monokristallinen und mindestens einen daran angrenzenden polykristallinen Bereich aufweist, wobei der polykristalline Bereich sich vom ersten Halbleiterbereich bis zur freiliegenden Oberfläche des zweiten Halbleiterbereichs erstreckt und an seiner Oberfläche mit einer Anschlußelektrode versehen ist, dadurch gekennzeichnet, daß der polykristalline Bereich (8, 8') eine durch Diffusion erzielte hohe Störstoffkonzentration vom Leitungstyp des ersten Halbleiterbereichs (4,4'; 31, 32) aufweist und somit eine elektrisch leitende Verbindung zwischen der Anschlußelektrode (24, 24') und dem ersten Halbleiterbereich (4,4'; 31, 32) bildet
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Halbleiterbereich (4, 4') ein in einem Halbleitersubstrat (1) ausgebildeter Diffusionsbereich ist
3. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, daß das Halbleitersubstrat (1) den entgegengesetzten Leitungstyp wie der erste Halbleiterbereich (4,4') aufweist.
DE19681808926 1967-11-14 1968-11-14 Halbleiteranordnung mit einem einen monokristallinen und mindestens einen daran angrenzenden polykristallinen Bereich enthaltenden Halbleiterbereich Ceased DE1808926B2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7315567 1967-11-14
JP8205367 1967-12-21

Publications (2)

Publication Number Publication Date
DE1808926A1 DE1808926A1 (de) 1969-07-17
DE1808926B2 true DE1808926B2 (de) 1979-08-02

Family

ID=26414310

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681808926 Ceased DE1808926B2 (de) 1967-11-14 1968-11-14 Halbleiteranordnung mit einem einen monokristallinen und mindestens einen daran angrenzenden polykristallinen Bereich enthaltenden Halbleiterbereich

Country Status (8)

Country Link
BE (1) BE723823A (de)
CH (1) CH509663A (de)
DE (1) DE1808926B2 (de)
FR (1) FR1596671A (de)
GB (1) GB1252293A (de)
NL (1) NL157148B (de)
NO (1) NO123436B (de)
SE (2) SE361778B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2009497B (en) * 1977-10-26 1982-06-30 Tokyo Shibaura Electric Co Method for manufacturing a semiconductor device
IT1110843B (it) * 1978-02-27 1986-01-06 Rca Corp Contatto affondato per dispositivi mos di tipo complementare

Also Published As

Publication number Publication date
FR1596671A (de) 1970-06-22
SE354544B (de) 1973-03-12
NL157148B (nl) 1978-06-15
NO123436B (de) 1971-11-15
CH509663A (fr) 1971-06-30
NL6816188A (de) 1969-05-19
SE361778B (de) 1973-11-12
DE1808926A1 (de) 1969-07-17
GB1252293A (de) 1971-11-03
BE723823A (de) 1969-04-16

Similar Documents

Publication Publication Date Title
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2214935C2 (de) Integrierte MOS-Schaltung
DE2745857C2 (de)
DE1789206C3 (de) Feldeffekt-Transistor
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
EP0001586B1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1764155C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE2422912A1 (de) Integrierter halbleiterkreis
DE1810322C3 (de) Bipolarer Transistor für hohe Ströme und hohe Stromverstärkung
DE1964979C3 (de) Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung
DE2453279C3 (de) Halbleiteranordnung
DE2849373A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2063952A1 (de) Bipolartransistor
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE1764578C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
DE1297762B (de) Sperrschicht-Feldeffekttransistor
DE2525529B2 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung
DE1489193C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1240590C2 (de) Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE3235467A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE1808926B2 (de) Halbleiteranordnung mit einem einen monokristallinen und mindestens einen daran angrenzenden polykristallinen Bereich enthaltenden Halbleiterbereich

Legal Events

Date Code Title Description
8235 Patent refused