DE7130660U - Halbleiteranordnung auf einem halbleitertraeger - Google Patents

Halbleiteranordnung auf einem halbleitertraeger

Info

Publication number
DE7130660U
DE7130660U DE19717130660U DE7130660U DE7130660U DE 7130660 U DE7130660 U DE 7130660U DE 19717130660 U DE19717130660 U DE 19717130660U DE 7130660 U DE7130660 U DE 7130660U DE 7130660 U DE7130660 U DE 7130660U
Authority
DE
Germany
Prior art keywords
layer
semiconductor
polycrystalline
arrangement according
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19717130660U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE7130660U publication Critical patent/DE7130660U/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821Collector regions of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/763Polycrystalline semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222Bipolar technology
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/037Diffusion-deposition
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/122Polycrystalline
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/98Utilizing process equivalents or options

Description

PATENTANWÄLTE DIPL.-ING. LEO FLEUCHAUS DR.-ING. HANS LFYH
München 71, ·. w. ««-f. ,
Melchlorstr. 42 J Q. AUg, Hj/1
Unser Zeichen:Ml9 IG- 541
Motorola, Inc.
9401 West Grand Avenue Franklin Park, Illinois V.St.A.
Halbleiteranordnung auf einem Halbleiterträger
Die Erfindung betrifft eine Halbleiteranordnung mit einem Halbleiterträger, und vorzugsweise eine Halbleiteranordnung mit einer in der Oberfläche eines Halbleiterträgers angeordneten vergrabenen Schicht entgegengesetzter Leitfähigkeit, wobei die Oberfläche der vergrabenen Schicht in der Oberfläche des Halbleiterträgers verläuft.
Fs/ba Eine
M191G-541
Eine der grössten Schwierigkeiten bei der Herstellung von Transistoren in integrierten Schaltungen besteht in der Kontaktierung des Kollektorbereiches. Beim Montieren von einzelnen Transistoren auf einem Sockel kann der Kollektorbereich unter der Basis über den Sockel elektrisch angeschlossen werden. Bei integrierten Schaltungen muss dagegen der Kollektorstrom in der Regel über verhältnismässig lange Strecken im Halbleitermaterial mit relativ hohem Widerstand fliessen. Durch die Verwendung von diffundierten vergrabenen Schichten kann ein verhältnismässig grosser Anteil dieses in Serie zum Kollektor liegenden Widerstandes eliminiert werden, jedoch ergibt sich immer noch eine Strecke relativ hohen Widerstandes zwischen der Basis und der vergrabenen Schicht und von dieser zum Kollektorkontakt auf der Oberfläche des integrierten Schaltkreises. Dieser erwähnte Aufbau hängt mit der Herstellung des Transistors zusammen, und obwohl die Nachteile durch dünnere Schichten und epitaxial aufgebaute Schichten mit geringerem Widerstand etwas verringert werden konnten, ist es nicht möglich, diese Nachteile zu beseitigen.
Die Strecke vom Kollektoranschluss zur vergrabenen Schicht kann in verschiedener Weise so ausgeführt werienr dass der Widerstand zu vernachlässigen ist. Bei integrierten Schaltkreisen mit durch dielektrisches Material isolierten Inselbereichen erwies sich ein Verfahren als zweckmässig, bei dem durch eine Diffusion die vergrabene Schicht entlang deni 'Jmfang des Inselbereiches zur Oberfläche der Halbleiteranordnung hochgezogen wird. Bei derartigen diffusionsisolierten Schaltkreisen wird ein tief diffundierter N+-Kollektorkontakt verwendet.
Der tief diffundierte N -Kollektorkontakt greift so tief in die epitaxiale Schicht ein, dass er die vergrabene Schicht erreicht, wodurch die niederohmige Leiterstrecke für den Kollektorstrom geschaffen wird. Dieses Tiefdiffundieren wird
- 2 - normalerweise
M191G-541
normalerweise während des Diffusionsvorgangs zur Herstellung der Isolationsbereiche ausgeführt. Somit ist die N -Diffusion bezüglich der seitlichen Ausdehnung äquivalent zu der Diffusion von Isolationskanälen und benötigt daher grössere Flächen als die herkömmlichen flachen Kollektorkontakte. Es ist daher wünschenswert, eine Halbleiteranordnung und ein Herstellungsverfahren zu schaffen,,mit dem ein verbesserter tiefliegender Kollektorkontakt hergestellt werden kann.
Bei der Herstellung integrierter Schaltkreise wird allgemein gefördert, c.äss eine ausreichende elektrische Isolation zwischen benachbarten monokristallinen Bereichen mit unterschiedlichen Spannungsniveau geschaffen wird. Ein Verfahren, üb eine gewisse Isolation zu erzielen, besteht in dem Eindiffundieren tiefer Isolationsbereiche entsprechend einem j gewünschten Muster von der Oberfläche des einkristallinen Kristalls aus. Die Diffusion wird mit einer solchen Verunreinigung ausgeführt, dass die Isolationsbereiche einen Leitfähigkeitstyp besitzen, der entgegengesetzt zu dem Leitfähigkeitstyp der epitaxialen Schicht ist, in der die Halbleiteranordnung mit einem bestimmten Muster von PN-Obergängen ausgebildet wird. Es ist jedoch wünschenswert, die polykristalline Isolation sowieJdas Verfahren zur Herstellung derselben weiter zu verbessern.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung und ein Verfahren zu deren Herstellung zu schaffen, bei der mit einer verbesserten Konfiguration für einen tiefliegenden Kollektorkontakt der Sättigungswiderstand des Kollektors verringert werden kann, und der Kollektorkontakt eine geometrische Form besitzt, die eine Vergrösserung der Umfangslinie, d.h. des Kantenbereichs des Kontaktes zulässt. Dabei sollen Möglichkeiten gefunden werden, um das Wachsen von polykristallinem Silicium zu begünstigen.
- 3 - Diese
ι · I · ■ I It
M191G-541
Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass ein Abdeckmuster aus zumindest einer Schicht eines dielektrischen Materials auf der Oberfläche des Halbleiterträgers angeordnet ist, dass eine auf dem Halbleiterträger aufgewachsene epitaxiale Schicht zumindest im Bereich über dem Abdeckmuster aus polykristallinem Halbleitermaterial und im übrigen Bereich aus monokristallinem Halbleitermaterial besteht, dass der Bereich aus polykristallinem Halbleitermaterial als polykristalline Zone bis zur Oberfläche der epitaxialen Schicht verläuft, wobei die polykristalline Zone im Kantenbereich des Abdeckmusters dieses umfasst und sowohl in dieses als auch in die Oberfläche des Halbleiterkörpers integrierend übergeht, und dass die polykristalline Zone eine Kontaktverbindung zwischen der Oberfläche des Halbleiterkörpers und der Oberfläche der epitaxialen Schicht darstellt.
Ein weiteres Merkmal der Erfindung besteht darin, dass ein Abdeckmuster aus zumindest einer Schicht eines dielektrischen Materials auf der Oberfläche der vergrabenen Schicht angeordnet ist, dass eine auf dem Halbleiterträger aufgewachsene epitaxiale Schicht im Bereich über dem Abdeckmuster aus polykristallinem Halbleitermaterial und im übrigen Bereich aus monokristallinem Halbleitermaterial besteht, dass der Bereich aus polykristallinem Halbleitermaterial als polykristalline Zone bis zur Oberfläche der epitaxialen Schicht verläuft, wobei die polykristalline Zone im Kantenbereich des Abdeckmusters dieses umfasst und sowohl in dieses als auch in die Oberfläche der vergrabenen Schicht integrierend übergeht, und dass die polykristalline Zone eine Kontaktverbindung zwischen der vergrabenen Schicht und der Oberfläche der epitaxialen Schicht darstellt.
Weitere Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen.
- 4 - Das
M191G-541
Weitere Vorteile und Merkmale der Erfindung""gehen aus der nachfolgenden Beschreibung von Ausführungsbeispielen in Verbindung mit den Ansprüchen und der Zeichnung hervor. Es zeigen:
Fig. 1 einen Halbleiterkörper mit einem als vergrabene Schicht vorgesehenen Halbleiterbereich mit einer zum Halbleiterkörper entgegengesetzten Leitfähigkeit;
Fig. 2 den Aufbau gemäss Fig. 1 mit einer isolierenden Schicht und einer darauf befindlichen Fotoresistmaske;
Fig. 3 den Aufbau nach einem Ätzschritt;
Fi£. 4 den Aufbau gemäss Fig. 1 nach dem Aufbringen einer epxtaktischen Schicht, die monokristallin und polykristallin gewachsene Bereiche umfasst;
Fig. 5 den Aufbau nach dem Aufbringen einer weiteren isolierenden Schicht und dem Ausbilden polykristalliner Kantenbereiche;
Fig. 6 den Aufbau gemäss Fig. 5 nach einem Diffusionsvorgang;
Fig.7 den Aufbau gemäss Fig. 6 nach dem Diffundieren eines Basisbereiches, wobei die Oberfläche des polykristallin gewachsenen Bereiches der epitaktischen Schicht freigelegt ist;
Fig. 8 den Aufbau eines Halbleiterkörpers, der als Ausgangsmaterial für eine Dreifachätzung Verwendung findet;
- 5 - Fig. 9
M191G-541
Fig. 9 den Aufbau gemäss Fig. 8 nach dem Ätzen J~r oberen Schicht;
Fig. 10 den Aufbau gemäss Fig. 8 nach dem Ätzen der nächsten Schicht;
Fig. 11 den Aufbau gemäss Fig. 8 nach dem Ätzen der dritten Schichts wodurch ein mehrschichtiges Muster erzeugt wird, das als Ausgangsmaterial für das Wachsen einer polykristallinen Siliciumschicht Verwendung findet;
Fig. 12 den Aufbau gemäss Fig. 8 nach dem Aufbringen einer epitaxialen Schicht mit monokristallinen und polykristallinen Bereichen;
Fig. 13 einen Transistoraufbau, bei dem polykristalline epi· taxiale Bereiche zur Isolation verwendet werden;
Fig. 14 bis 17 einzelne Schritte eines weiteren Verfahrens zur Herstellung polykristalliner Siliciumkörper über einer Siliciumdioxydmaske, die der Isolierung dient;
Fig. 18 einen mehrschichtigen Halbleiterauroau über Einern Halbleitertäger mit einer vergrabenen Sbhicht;
Fig. 19 den Aufbau gemäss Fig. 18 nach einer Dreifachätzung;
Fig. 20 den Aufbau gemäss Fig. 19 nach dem epitaxialen Aufwachsen einer Halbleiterschicht, wobei ein Kontakt mit der vergrabenen Schicht hergestellt wird;
Fig. 21 bis 25 Schritte eines Verfahrens zum Aufbau einer polykristallinen Halbleiteischicht für Isolationszwecke, wobei gleichzeitig ein tiefliegender Kollektorkontakt hergestellt wird;
- 6 - Fig. 26
M191G-541
Fig. 26 und 27 Schritte zur Herstellung eines Halbleiterkörpers mit einem polykristallinen ringförmigen Siliciumbereich, wobei aufgrund der Diffusionstechnik eine verhältnismässig hohe Nennspannung Verwendung finden kann.
Zur Herstellung eines tiefliegenden Ktfllektorkontaktes ist es bekannt, ein Leitungsmuster aus polykristallinem Silicium direkt auf der vergrabenen Schicht anzubringen. Anschliessend wird eine epitaxiale Schicht aus Silicium aufgewachsen, die im Bereich des polykristallinen Siliciumleitungsmusters polykristallin wächst, so dass sich eine senkrecht stehende Zone ausbildet, die mit der vergrabenen Schicht in direkter Kontaktverbindung steht. Die notwendige Dotierung für einen niederen Widerstand ergibt sich aus der Aufwärtsdiffusion aus der vergrabenen Schicht und während des Eindiffundierens des Emitters von oben. Dieses Verfahren ist nachteilig, insbesondere da
ι — ~..r ..
ID aux n
aux
nciviioin uic ciunix-
stallinen Bereiche aufgewachsen werden, während des Ätzens des Siliciums zum Entfernen der polykristallinen Schicht leicht beschädigt werden kann. Ein weitere Problem besteht darin, dass die dünne polykristalline Schicht beim Ätzen mit Salzsäure in der Reaktionskammer für den Epitaxialprozess entfernt wird. Auch ist manchmal eine zusätzliche Dotierung für den Kollektorkontakt erforderlich, da die Emitterdiffusion, insbesondere bei Material mit hohem Widerstand, keine völlige Sättigung der polykristallinen Zone bewirkt. Bisher wurde Siliciumtetrachlorid mit einer 100-Orientierung verwendet, was zu einer schlechten Definition des polykristallinen Musters führt und für den Kontakt aufgrund der Ausbreitung der polykristallinen Zone verhältnismässig grossen Volumenraum notwendig macht.
Es wurde daher das erfindungsgemässe Verfahren zur Herstellung von tiefliegenden polykristallinen Kontakten entwickelt, wobei auf einer Halbleiterscheibe nach dem Aufbringen eines als
- 7 - vergrabene
7131660-2.1*71
M191G-541
vergrabene Schicht zu benutzenden Bereiches eine Schicht eines dielektrischen Materials aufgebracht wird, das z.B. aus SiIiciumdioxyd oder Siliciumnitrid besteht. Diese Schicht wird sodann selektiv geätzt, um ein bestimmtes unteres Muster für den tiefliegenden Kollektcrkontakt ru bilden. Ober der als Maske dienenden Oxydschicht wird eine polykristalline Zone aufgewachsen, so dass nach dem epitaktischen Wachsen diese Oxydschicht zwischen der polykristallinen Zone und der vergrabenen Schicht liegt. Dieses Verfahren ist besonders erfolgreich aufgrund der Existenz eines Kanteneffekts, wonach das polykristalline Silicium' von der Kante des Oxyds aus zunächst für einen kleinen Abstand nach aussen wächst, bevor es von dem sich aufbauenden ?anschliessenden einkristallinen Material zur Ausbreitung nach oben gezwungen wird. Somit kommt die polykristalline Zone mit der vergrabenen Schicht in Kontaktverbindung, Die Donatorverunreinigung, welche sich von der vergrabenen Schicht aus in der polykristallinen Zone sammelt, erhöht die Leitfähigkeit, indem ein öhmischer Kontakt Um die Kanten des Oxydmusters ausgebildet wird. Durch die standardisierte Emitterdiffusion wird die polykristalline Zone von der Oberfläche der epitaxialen Schicht aus dotiert, so dass der Kollektorkontakt einen sehr niederen Widerstand annimmt. Ein weiterer Vorteil dieses Aufbaus stellt die Widerstandsfähigkeit des tiefliegenden Kollektorkontaktes gegen die Salzsäureätzung im Reaktionsofen für das epitaxiale Wachsen dar.
Die tiefliegenden polykristallinen Kollektorkontakte mit einem undotierten Oxydmuster auf der vergrabenen Schicht in Form eines herkömmlichen Kollektorkontakces können zu einem niedrigeren Widerstand führen als eine N+-Biffusion grosser Bereiche.
Der Effekt an der Oxydkante, der zu dem Kontakt mit der vergrabenen Schicht führt, kann weitergehend benutzt werden, um die Niederohmigkeit des Strompfades zu verbessern. Durch eine
- 8 - Maximierung
713I660-2.1Z71
M191G-541
Maximierung der Umfangs 1 ^nge des Oxydmusters, wobei ein nicht zusammenhängendes Muster Verwendung finden kann, wird der Kantenkontakt vergrössert und ein grösserer Anteil des gesamten Kollektorkontaktbereiches direkt mit der vergrabenen Schicht in verbindung gebracht.
Bei einigen Halbleiteranördnungen, besonders solchen, die eine epitaxiale Schicht mit hohem Widerstandswert verwenden, wird die polykristalline Zone mit den Donatorverunreinigungen durch die Emitterdiffusion nicht gesättigt und kann daher zu einer unzuverlässigen ohmischen Kontaktverbindung mit dem Kollektor führen, da die Donatorverunreinigungen von Versetzungsstellen im polykristallinen Silicium eingefangen werden. Es kann eine dritte automatische Dotierungsquelle für den polykristallinen Kontakt leicht durch die Verwendung eines dotierten unteren Oxydmusters geschaffen werden, von welchem aus die polykristalline Zone erzeugt wird, und weiche zusätzlich zum AusdiffüftdiercÄ der vergrabenen Schicht und der Oberflächendiffusion der epitaktischen Schicht hei der Emitterdiffusion wirksam ist.
Wie im Fall einer polykristallinen Isolation gibt die Verwendung einer nicht halogenen Quelle für epitaxiales Silicium, wie z.B. Silan, eine feinere Abgrenzung für die Grenzschicht zwischen dem polykristallinen und dem einkristallinen Material. Auch wächst die polykristalline Zone mit nahezu vertikalen Seitenflächen und führt in engen Grenzen zu einer 1 : 1 Oberdeckung mit dem darunterliegenden Muster. Der auf diese Weise geschaffene: Kontakt erfordert weniger Volumen und basiert auf einer Maskendimensionierung für Kollektoranordnungen, wie sie bei flach ausgeführten Kollektoren Verwendung findet.
Ein weiterer Vorteil der vorliegenden Erfindung ergibt sich durch die Verwendung einss vielschichtigen Abdeckmusters für
- 9 - die
M191G-541
Die Herstellung eines polykristallinen tiefliegenden Kontaktes. Der aus Siliciumoxyd bestehende untere Teil des Musters steht in direkter Kontaktverbindung mit dem Trägermaterial und ist mit dem oberen Teil des Abdeckmusters aus polykristallinem Silicium überdeckt. Durch die Verwendung des unteren Teils des Abdeckmusters werden diejenigen Bereiche auf dem Halbleiterträgermaterial gegen Ätzen geschützt, auf welchen der Einkristall durch Wachsen aufgebaut wird.
Wie bereits erwähnt, erweist sich die dünne Schicht eines polykristallinen Siliciums auf dem Halbleiterträger, welche mit niederer Temperatur aufgebracht wird, als besonders günstiges Material für die Keimbildung beim Herstellen polykristalliner Isolationskanäle. Während des bekannten Verfahrens zu Herstellung der pjLykri stall inen Isolationskanäle erweist es sich als ein nahezu exaktes Modell, nach welchem sich die polykristallinen Isolationsteile selbst nachbilden, und widersteht sogar dem Ätzeinfluss von Siliciumtetrachiorid, weiches für gewöhnlich eine polykristalline Keimbildung schwierig macht. Die Schicht des polykristallinen Siliciums kann durch Aufdampfen oder Zerstäuben gebildet werden. Die Temperatur wird dabei uner denjenigen Wert verringert, ab welchem sich ein einkristallines Silicium beim Wachsen ausbilde? , Die aufgebrachte Schicht ist vorzugsweise dünner als l/um. Die Korngrösse ist direkt von der Temperatur abhängig, wobei sich extrem feines Korn bei niederen Temperaturbereichen realisieren lässt, wobei sich ein nahezu völlig amorphes Material ausbildet, Die Korngrösse und die Oberflächenqualität dieser auf diese Weise geschaffenen polykristallinen Isolationskanäle sind bei weitem besser als solche, die mit irgendeiner Oxydtechnik hergestellt werden. Bei dem bekannten Verfahren erweist sich das Ätzen des dünnen polykristallinen Musters nach dem Entwickeln des Fotoresist als der schwächste Punkt dieses Materials bei der Verwendung als Basismaske. Zum Ätzen findet ein Gemisch aus Salpetersäure- Acetylsäure
- 10 - und
713I660-2.1Z71
k ■» C- ψ
M191G-541
und Chromsäure Verwendung, mit dem die dünne polykristalline Schicht weggeätzt wird, Wenn die dünne Schicht unmittelbar auf den Halbleiterträger angeordnet war, kcmmt dies Ätzlösung mit dem einkristallinen Trägermaterial nach dem Wegätzen der Schicht in Kontakt. Wenn nicht eine verdünnte Ätzlösung verwendet und extreme Sorgfalt angewandt werden, lässt sich eine Beschädigung der Bereiche nicht vermeiden, auf welchen ein fehlerfreier Einkristall gewachsen werden soll, der den Inselbereich darstellt, in welchem ein gegen die Umgebung isolierter Transistor ausgebildet werden soll. Dieses bekannte Verfahren ist somit aussergewöhnlich kritisch und kann durch die Erfindung in vortelhafter Weise verbessert werden.
Durch die Erfindung wird die obsn erwähnte kritische Situation ausgeschaltet, indem auf einem unteren Abdeckmuster eine Oxydauflage angebracht wird. Im einzelnen heisst das, bevor das polykristalline Material niedergeschlagen wird, werden mehrere tausen S eines Oxyds bei niederer Temperatur pyrolithisch auf dem Halbleiterträger aufgebracht. Sodann wird die dünne polykristalline Schicht bis zu der gewünschten Gesamtdicke durch Wachsen aufgebaut. Schiiesslich wird eine weitere obere dünne Oxydschicht auf der polykristallinen Schicht angeordnet, die als Maske für die Ätzung der polykristallinen Siliciumschicht dient. Diese obere dünne Oxydschicht wird verwendet, da das Silicium-Ätzmdttel dazu neigt, die belichtete Fotoresistschicht abzuheben und somit die polykristalline Schicht ausser der oberen Oxydschicht angreifen würde.
Das Verfahren der Herstellung des Musters unter Verwendung eines Fotoresist umfasst drei Ätzschritte. Nach dem Ausrichten, Belichten und Entwickeln der Fotoresistschicht wird eine herkömmliche Ätzung mit Fluorwasserstoff (HF) durchgeführt, um die obere Oxydschicht; soweit sie nicht durch die belichtete Fotoresistschicht geschützt ist, zu entfernen. Sodann wird ein Silicium-Ätzmittel verwendet, um die nicht geschützten
- 11 - Teile
7138660-2.12 71
M191G-541
Teile der polykristallinen Siliciumschicht zu entfernen. Soweit die polykristalline Schicht von der oberen Oxydschicht und der Fotoresistschicht bedeckt ist, wird sie von dem SiIicium-Ätzraittel nicht angegriffen. Selbst wenn die Fotoresistmaske abgehoben wird, entsteht immer noch das gewünschte Muster in der polykristallinen Schicht, da die obere Oxydschicht während dieses Ätzvorgangs die abgedeckten Bereiche schützt. Wohl könnte auf die obere Oxydschicht als Maske verzichtet werden, wenn eine verdünnte Ätzlösung Verwendung findet, die die Fotoresistmaske nicht abhebt. Die obere Oxydschicht ist jedoch sehr einfach herzustellen, indem nämlich Sauerstoff mit dem Silan zugeführt wird, so dass es sich nicht lohnt, eincRisiko durch die Verwendung eines anderen Verfahrens einzugehen. Anschliessend wird die Halbleiterscheibe in Chromsäure gereinigt, um die Fotoresistmaske zu entfernen, und eine weitere Ätzung mit Fluorwasserstoff (HF) durchgeführt, mit welcher einerseits die untere Oxydschicht und andererseits die obere Oxydmaske, die das polykristalline Muster bedeckt, entfernt werden.
Somit erhält man das Abdeckmuster mit einer polykristallinen Schicht und der unteren Oxydschicht. Diese untere Oxydschicht bedeckt den Halbleiterträger in den Bereichen, in welchen ein aktives Element, z.B. ein Transistor, ausgebildet werden soll. Da die herkömmliche Ätzung mit HF den Halbleiterträger nicht angreift, bleibt dessen Oberfläche glatt und begünstigt das gute Wachsen einer Siliciumschicht. Die obere Oxymaske sollte dünner ausgeführt werden als die untere Oxydschicht, so dass diese obere Maske automatisch beim Ätzen mit entfert wird. Nach einem entsprechenden Reinigungsschritt ist die derart präparierte Halbleiterscheibe in einem Zustand, in welchem eine Schicht epitaxial aufgewachsen werden kann.
Ein derartiges Verfahren unter Verwendung einer Mehrfach schicht bietet wesentliche Vorteile. Zunächst ergibt sich
- 12 - für
713Θ660-2.12.71
M191G-541
für den epitaxialen Kristallaufbau eine günstige Temperaturflexibilität, die Möglichkeit einer freieren Auswahl des Halbleiterträgers und der für den epitaxialen Kristallaufbau verwendeten Technik. Ferner wächst der Kristall weicher und beim polykristallinen Wachsen mit einem feineren Korn. Es ergibt sich auf dem Halbleiterträger ein Bereich mit idealen Eigenschaften, da die Siliclumätzung niemals die Oberfläche des Halbleiterträgers berührt. Ein weiterer wichtiger Vorteil besteht darin, dass eine Dotierung in das Oxyd unterhalb der Kanäle eingeführt werden kann, was sehr viel schwieriger bei der Verwendung nur einer polykristallinen Schicht auszuführen ist.
In Fig. 1 ist ein Halbleiterkörper 10 mit P-Leitung dargestellt, auf dessen Oberfläche 12 eine Maskierschicht 14 ausgebildet ist, welche eine öffnung 16 umfasst. Diese öffnung ist mit Hilfe eines herkömmlichen Fotoresist-Verfahrens hergestellt. Da der Halbleiterkörper 10 P-leitend ist, wird z.B. Arsen durch die öffnung 16 eindiffundiert, so dass ein Diffusionsbereich 18 mit N+-Leitung entsteht und sich ein PN-Obergang 20 ausbildet, der in der Oberfläche 12 als Kante 21 austritt.
Die Maskierschicht 14 sowie alle nachfolgend erwähnten zusätzli chen Maskierschichten können nach Belieben entfernt und durch eine frische nicht verunreinigte Isolierschicht 22 gemäss Fig. 2 ersetzt werden, die auf der Oberfläche 12 des Halbleiterkörpers angeordnet wird. Mit Hilfe eines Fotoresist-Verfahrens wird eine Maske 24 entsprechend dem Verlauf eines tiefliegenden Kollektorkontaktes hergestellt, wobei diese Maske 24 in einem räumlichen Abstand zum Diffusionsbereich oder der Schicht verläuft, die mit dem Kollektorkontakt versehen werden soll. Diese Diffusionsschicht 18 kann eine vergrabene Schicht wie bei dem beschriebenen Ausführungsbeispiel sein. Das Verfahren gemäss der Erfindung kann dazu benutzt werden, Kontaktbereiche auf tieferliegenden Schichten und
- 13 - ebenso
7131660-2. tt. 71
M191G-541
ebenso auf tieferliegenden Halbleiterbereichen wie der Diffusionsschicht 18 mit N -Leitung herzustellen. Bei dem bevorzugten Ausführungsbeispiel wird Siliciumdioxyd oder Siliciumnitrid als isolierende Schicht 22 verwendet. Der Aufbau der Halbleiteranordnung nach einem Ätzschritt ist in Fig. 3 dargestellt, wonach der Halbleiterkörper 10 über der Diffusionsschicht 18 mit einem Abdeckmuster 22a aus dielektrischem Material versehen ist, das aufgrund seiner räumlichen Orientierung für die Kontaktierung der vergrabenen Schicht 18 Verwendung findet. Ober diesem Abdeckmust'r 22a bildet sichl während eines epitaxialen Verfahrers polykristallines Silicium, so dass damit die Ausbildung des polykristallinen SiIiciums entsprechend gewünschter Konstruktionsmuster bewirkt werden kann. In Fig. 4 ist eine epitaxiale Schicht 24 mit N-Leitung auf der Oberfläche 12 des Hilbleiterkörpers 10 dargestellt, welche die vergrabene Schicht 18 und das Abdeckmuster 22a bedeckt. Diese; epitaktische Schicht 24 ist durch die bedeutende Tatsache charakterisiert, dass sie mit Hilfe einer einzigen Gasquelle für sehr reines Silan oder Siliciumtetrachlorid auf der Oberfläche 12 als monokristallines Silicium im Bereich 24a und 24b und als pol"\ristallines Silicium im Bereich 24c ausgebildet werden kann. Im Interesse einer klareren Darstellung ist der Kanteneffekt beim Wachsen des polykristallinen Siliciums in Fig. 4 besonders vergrössert dargestellt. Diesespolykristalline Silicium wächst umddas Abdeckmuster 22a herum und kommt dadurch in direkte Kontaktverbindung mit der vergrabenen Schicht 18. Das Aufwachsen des Kristalls über dem Oxyd-Abdeckmuster 22a führt zu einer gut leitenden Leitungsverbindung zwischen der vergrabenen Schicht 18 und der Oberfäche 26 der epitaxialen Schicht 24. Da die gut leitende Leitungsverbindung im wesentlichen durch den Kanteneffekt erzielt wird, lässt sich die Zone, d.h. die Leitungsverbindung aus polykristallinem Material durch eine Maximierung der Umfangsflächen der Abdeckschicht vergrössern. Anstatt aus einer einzigen Zone kann diese Leitungsverbindung
- 14 - auch
7131660-2.1171
M191G-541
auch als polykristalline Zone 24c beliebiger Form vorgesehen sein. Eine Formgebung, die sich als besonders vorteilhaft erweist, besteht aus langen, schmalen Streifen die parallel verhäitnissässig dicht nebeneinander verlaufen. Mit Hilfe dieser Ausgestaltung kann bei der Bedeckung desselben Flächenbereiches des integrierten Halbleiterplättchens für einen Kollektorkontakt ein maximaler Kanteneffekt und damit eine maximal gute Kontaktverbindung mit der vergrabenen Schicht 18 hergestellt werden, da der Kanteneffekt, wie bereits erwähnt»sich entlang jeder Kante des Abdeckmusters ausbildet und in diesem Bereich mit der vergrabenen Schicht, wie bei 28a und 28b dargestellt, in Verbindung steht. In der Oberfläche 26 des derart aufgebauten Halbleiterkörpers kann, wie in den Fig. 5 bis 7 dargestellt, ein Transistor ausgebildet werden. Die Art der Halbleiteranordnung, die in der Oberfläche 26 aufgebaut wird, ist unabhängig von der Erfindung, so dass das dargestellte Beispiel nicht einschränkend wirken Soll.
Gemäss Fig. 5 ist auf der Anordnung gemäss Fig. 4 eine Maskierschicht 30 ausgebildet. Diese Maskierschicht besitzt Offnungen 32 und 34, durch welche eine in die Tiefe reichende Diffusion für Isolierzwecke in bekannter Weise ausgeführt wird. Diese in die Tiefe reichende Diffusion wird bei einer verhältnismässig hohen Temperatur von 12000C während einer Dauer von drei Stunden ausgeführt, wobei eine Akzeptorverunreinigung, z.B. Bor, in die freigelegten Bereicue 36 und der Oberfläche 26 eindiffundiert wird.
Während dieses zuletzt genannten Diffusionsschrittes diffundieren auch die in der vergrabenen Schicht 18 mit N .Leitung enthaltenen Verunreinigungen in die Epitaxialschicht 24 mit N-Leitung aus, so dass sich ein N -N-Obergang entlang der gestrichelten Linie 44 ergibt. Die Donatorverunreinigungen aus der vergrabenen Schicht 18 sammeln sich in der polykristallinen Zone 24c und bewirken einen ohmischen Kontakt um die Kanten
- 15 - des
7131660 -zn 71
M191G-541
des Oxyd-Abdeckmusters in den mit 28a und 28b bezeichneten Bereichen. Da die Diffusion in dem polykristallinen Silicium der Zone 24c rascher fortschreitet ist die gestrichelte Linie, die denN*N-übergang andeutet, an dieser stelle nach oben ausgebeult.
In Fig. 6 ist ein Halbleiteraufbau dargestellt, bei dem die Maskierschicht 30 entfernt und eine neue Maskierschicht 46 auf der Oberfläche 26 angeordnet ist. Diese Maskierschicht 46 ist mit einer öffnung 48 versehen, durch welche eine Basisdiffusion durchgeführt wird, so dass sich ein PN-Obergang zwischen dem N-leitenden Bereich 24 und dem Basisbereich mit P-Leitung ausbildet.
In der Darstellung gemäss Fig. 7 ist die Maskierschicht 46 durch einerneue Maskiersehicht 54 ersetzt, wobei öffnungen 58 und 60 zua» Freilegen der Oberfläche der polykristallinen Zone 24c bzw. eines Teils des Basisbereiches 52 vorgesehen sind. Durch die öffnung wird eine Emitterdiffusion mit Phosphor vorgenommen, um den Emitterbereich 56 zu schaffen, der gegen den Basisbereich 52 durch einen PNrÜbergang 62 abgegrenzt ist. Das Phosphor dringt bei diesem Diffusionsschritt tiefer in die polykristalline Zone 24c ein als in den Basisbereich zur Ausbildung des Emitterbereiches. Die Diffustionsgeschwindigkeit ist ausreichend gross, dass sie sich genügend weit nach unten ausbreitet und, wie durch die gestrichelte Linie 64 gekennzeichnet, den von der vergrabenen Schicht aus nach oben sich ausbreitenden Diffusionsbereich überschneidet. Damit wird durch diese beiden Diffusionsvorgänge die polykristalliner Zone 24c in ihrer Gesamtheit sehr gut elektrisch leitend gemacht.
Anhand der Fig. 8 bis 13 wird eine weitere Ausgestaltung der Erfindung dargestellt, wobei ein Dreischichtverfahren zum Wachsen der polykristallinen Zonen Verwendung findet. Gemäss
- 16 - Fig. 8
7131660-2.12.71
M191G-541
Fig. 8 wird in einem Halbleiterkörper 10 eine vergrabene Schicht 18 in bekannter Weise ausgebildet. Anschliessend wird eine erste Oxydschicht 70 bei einer niederen Temperatur von etwa 45O°C bis etv:a 600°C auf der Oberfläche IZ des HaIbleiterkörpers 10 pyrolithisch aufgebaut. Diese Oxydschicht wird in einer Dicke von etwa 1000 bis etwa 10000 Ä und vorzugsweise zwischen etwa 2000 und 5000 8 Dicke ausgeführt. Anschliessend wird eine zweite Schicht 72 aus polykristallinem Silicium mit einer Dicke zwischen etwa 1000 und 10000 auf der ersten Schicht angebracht. Diese zweite Schicht ist vorzugsweise etwa 2000 Ä dick und wird ebenfalls bei einer verhältnismässig niederen Temperatur zwischen etwa 6000C und 9000C ausgebildet. Ober dieser zweiten Schicht 72 wird eine dritte Oxydschicht 74 bei verhältnismässig niederen Temperaturen zwischen etwa 45O0C und etwa 60O0C hergestellt. Diese Oxydschicht 74 ist dünner als die Oxydschicht 70 und bei dem bevorzugten Ausführungsbeispiei etwa 2000 S dick. Der Grund dafür, dass die Schicht 74 dv: n<?r ausgeführt wird als die Schicht 70, ist darin zu sehen, dass während des Ätzens der Schicht 70 auch die zurückbleibende Schicht 74 gemäss Fig. 10 entfernt wird. Auf der Schicht 74 wird eine Potoresistschicht angeordnet, die bereichsweise belichtet und anschliessend entwickelt sowie gereinigt wird, um ein Abdeckmuster 76 in denjenigen Bereichen auszubilden, in welchen eine polykristalline Zone hergestellt werden soll. Dieses Abdeckmuster kann jede beliebeige geometrische Form haben.
Das Ergebnis einer Ätzung mit Fluorwasserstoff (HF) ist in Fig. 9 dargestellt, aus der erkennbar ist, dass die Oxydschicht 74 bis auf die von der Abdeckmaske 76 geschützten Bereiche 74a und 74b durch die Ätzung entfert wird.
Gemäss Fig. 10 wird durch eine Siliciumätzung der nicht abgedeckte Bereich der polykristallinen Schicht 72 entfernt, so dass die als Basismaske wirksamen Teile 72a und 72b erhalten bleiben. Während diesem Ätzvorgang ist di« Oberfläche
- 17 - 12 des
7131660-2.1171
M191G-541
12 des Halbleiterkörpers durch die noch vorhandene Oxydschicht 70 geschützt. Wenn sich während der Siliciumätzung das Fotoresist-Abdeckmuster 76 abhebt, bleiben die Basismasken 72a und 7Zb nach wie vor durch die öxydschichtteile 74a und 74b ge = schützt. Eine verdünnte Lösung desselben Silicium-Ätzmittels kann die Fotoresistschicht nicht abheben, so dass in diesem Fall die Verwendung der Oxydmasken 74a und 74b entfallen kann. Jedoch wird das Verfahren, bei dem die Oxydmasken 74a und 74b verwendet werden, als bevorzugte Ausführungsform angesehen. Der in Fig. 10 dargestellte Halbleiteraufbau wird in Chromsäure gereinigt, um jegliche Reste der Fotoresistmaske 76 zu entfernen. Eine Fluorwasserstoffätzung entfernt die ungeschützten Bereiche der Oxydschicht 70, sowie die Teile 74a und 74b der dünneren dritten Oxydschicht 74, so dass sich der Aufbau gemäss Fig. 11 mit einer doppelschichtÄicken Maske ergibt, die die Teile 70a und 70b der unteren, auf der Oberfläche 12 des Halbleiterkörpers aufliegenden Oxydschicht sowie die darüberliegende Basismaske 72a und 72b aus polykristallinem Silicium umfasst. Die unteren Oxydmaskenteile 70a und 70b sind für einen guten Kontakt mit der Oberfläche 12 des Halbleiterkörpers 10 verantwortlich, während die darüberliegenden Basismasken 72a und 72b optimale Voraussetzungen für das Wachsen eines polykristallinen Siliciums schaffen, d.h* eine optimale Keimbildung bieten.
Dieses dreischichtige Maskierverfahren bietet wesentliche Vorteile. Zunächst besitzt man eine sehr grosse Flexibilität bezügliche der Temperatur während des nachfolgenden Epitaxialverfahrens sowie eine weitgehende Freiheit in der Auswahl des Halbleiterträgers und der für das epitaxiale Wachsen verwendeten Technik. Ferner ergibt sich ein weicher und feinkörniger polykristalliner Kristallaufbau. Überdies lässt sich damit ein als sehr vollkommen anzusehender Inselbereich auf dem Halbleiterträger schaffen, da das Silicium-Ätzmittel niemals die Oberfläche des Halbleiterträgers berührt. Ein weiterer wichtiger Vorteil besteht darin, dass eine Dotierung
- 18 - der
7138660-2.1271
M191G-541
der Oxydschicht 70a unter clei polykristallinen Zone möglich ist, die über der Basismaske 72a aufgebaut wird, was bei der Verwendung nur einer polykristallinen Schicht grössere Schwierigkeiten bereitet.
Die Notwendigkeit einer Dotierung wird nachfolgend im Detail zusammen mit einer Hcchspannungsdiffusionstechnik zur Herstellung von Isolationsbereichen beschrieben.
Ober dem in Fig. 11 dargestellten Halbleiteraufbau wird eine epitaxiale Schicht 78 mit N-Leitung aufgewachsen, die Bereiche 78a, 78b sowie 78d aus monokristallinem Silicium und Bereiche 78c sowie 78e aus polykristallinem Silicium umfasst. Die Basismasken 72a und 72b sind aus dem gleichen Material hergestellt, so dass sie in den entsprechenden zu-RwTf»irhgT^78r: sowie 78e untergehen und nicht mehr
länger separat feststellbar sind.
In Fig. 13 ist ein gekoppelter Transistorschaltkyeis innerhalb des Inselbereiches 78b dargestellt, der einen Basisbereich 80, einen Emitterbereich 82 und einen Kollektorverstärkungsbereich 84 umfasst.
In den Fig. 14 bis 17 ist eine weitere Ausgestaltung der Erfindung dargestellt» gemäss welcher ein polykristallines Halbleitermaterial auf einem Halbleiterkörper 10 aufgewachsen werden kann. Der Silicium-Halbleiterkörper 10 wird auf seiner Oberfläche 12 mit einer ersten Schicht 86 aus SiIiciumoxyd bedeckt, über der eine zweite Schicht 88 aus polykrfistallinem Silicium bei einer erhöhten Temperatur von etwa 9000C ausgebildet wird. Bei dieser Temperatur wirken das polykristalline Silicium und das Siliciumoxyd zusammen, wodurch die Oberfläche des Oxyds im Muster des polykristallinen Siliciums aufgerauht wird. Das polykristalline Silicium 88 wird anschliessend mit Hilfe eines herkömmlichen
- 19 - Silicium-
713I660-2.1Z71
M191G-541
Silicium-Ätzmittels völlig entfernt. Dadurch wird die aufgerauhte Oberfläche 89 der Oxydschicht 86 gemäss Fig. 15 freigelegt. Auf diese aufgerauhte Oberfläche 89 wird eine Fotoresistmaske 90 aufgebracht, entspechend dem gewünschten Verlauf der anschliessend aufzubauenden polykristallinen Zonen. Die mit dieser Maske 90 nicht abgedeckten Bereiche der Siliciumoxydschicht 86 werden mit Hilfe einer Fluorwasserstoffätzung entfernt, so dass nur noch die unter der Maske 90 liegenden Teile 86a und 86b der Siliciumoxydschicht zurückbleiben. In einem anschliessenden Reinigungsvorgang wird die Fotoresistmaske 90 ebenfalls entfernt. Auf der aufgerauhten Oberfläche wachsen Λχ& anschliessend in einem epitaktischen Verfahren aufgewaschsenen polykristallinen Zonen 92a und 92b sehr viel gleichmässiger als auf dem Oxydmuster mit den Teilen 86a und 86b, die eine verhältnismässig glatte oberfläche besitzen.
In den Fig. 18 bis 20 ist ein dem Ausführungsbeispiel gemäss den Fig. 8 bis 12 entsprechendes Verfahren dargestellt, bei dem eine Dreifachätzung Verwendung findet, und welches für den Fall beschrieben ist, dass die polykristalline Zone über einer vergrabenen Schicht 18 im Halbleiterkörper 10 aufgewachsen werden soll. Die erste Schicht 70 wird auf der Oberfläche des Halbleiterkörpers 10 bei verhältnismässig niederer Temperatur aufgebracht und besteht aus Siliciumoxyd. Darüber wird eine Schicht 72 aus polykristallinem Silicium angeordnet, wobei diese Schicht 72 ihrerseits wieder mit"einer Siliciumoxydschicht 74 überdeckt ist, die jedoch dünner aufgebaut wird als die Siliciumoxydschicht 70. Das Abdeckmuster 76 ist auf dem derart mit mehreren Schichten überdeckten Halbleiterkörper über der vergrabenen Schicht 18 angeordnet, über welcher die polykristalline Zone aufgebaut werden soll. In Fig. 19 ist der Halbleiteraufbau nach einer Dreifachätzung dargestellt und umfasst nur noch den Teil 70a der unteren Oxydschieht, der auf der vergrabenen Schicht 18
- 20 -
7131660-2. iz 71
M191G-541 liegt und von der Basismaske 72a bedeckt ist.
Der Halbleiteraufbau nach dem Aufwachsen einer epitaxialen Schicht 94 ist in Fig. 20 dargestellt, aus der die monokristallinen Teile 94a und 94b und die polykristalline Zone 94c erkennbar sind. Die obere Basismaske 72a geht beim Aufwachsen der polykristallinen Zone 94c in diese über und ist nachträglich nicht mehr festzustellen. Der unter der Basismaske 72a liegende Teil 70a der Oxydschicht kann mit Donatorverunreinigungen dotiert sein, so dass sich ein Ausdiffundieren dieser Verunreinigungen bei späteren Verfahrensschritten ergibt und damit der Widerstand des Kollektorkontaktes verringert wird.
In den Fig. 21 bis 25 ist eine weitere Ausgestaltung der Erfindung dargestellt, mit der ein polykristalliner tiefliegender Kollektorkontakt einerseits und ein durch polykristalline Zonen isolierter Inselbereich geschaffen wird. Ein derartiger Aufbau ist auch bereits in den Fig. 5 bis 7 dargestellt. Das Verfahren gemäss den Fig. 21 bis 25 ist sowohl für die Schaffung eines Kontaktes an einer vergrabenen Schicht als auch einer polykristallinen Isolationszone geeignet. Während der Durchführung des Verfahrens wird die Leitfähigkeit aufgrund des Kanteneffekts im Isolationsbereich herabgesetzt, während gleichzeitig die Leitfähigkeit aufgrund des Kanteneffekts zwischen der polykristallinen Zone und der vergrabenen Schicht besonders gut wird.
Gemäss Fig. 21 wird der Halbleiterkörper 10 auf der Oberfläche 12 mit einer P-dotierten Maske 14 versehen, die eine öffnung 96 über einer zuvor diffundierten vergrabenen Schicht 18 hat und einen Oberflächenbereich 98 dieser Schicht freilegt. Ober diesem Aufbau gemäss Fig. 21 wird eine polykristalline Siliciumschicht 100 angeordnet, die gewünschtenfalls auch dotiert werden kann. Diese polykristalline Silicium-
.1 - 21 - schicht
7131660-2. IZ 71
M191G-S*1
schicht 100 liegt einstückig auf der Maskierschicht 14 und dem Oberflächenabschnitt 98 auf. Eine dritte Oxydmaskierschicht 102 wird anschliessend über der Schicht 100 aufgebaut und mit einer Fotoresistmaske 104 entsprechend dem Verlauf des Isolationsbereiches versehen. Die Oxydaaskierschicht 102 ist dünner als die dotierte Oxydschicht 14 ausgebildet.
In einer dreifachen Ätzfölge, wie sie in Verbindung mit den Fig. 8 bis 11 beschrieben wurde, lunter Verwendung von Fluorwasserstoff (HF), wird ein Halbleiteraufba-; geraäss Fig. 23 geschafffen. In einem nachfolgenden Reinigungsschritt wird die Fotoresistrcaske 104 entfernt, so dass nur noch die Teile 102a, 102b und 102c der Oxydmaskisrschicht zurückbleiben. Nach der Durchführung der restlichen Ätzschritte ergibt sich ein Halbleiteraufbau gemäss Fig. 24, bei dem im Halbleiterkörper 10 die vergrabene Schicht 18 angeordnet ist, wobei die darauf angeordnete Maske 110 einen anderen Aufbau besitzt als die für die Herstellung der Isolationsbereiche benöti|- ten mehrschichtigen Masken 106 und 108. Der Unterschied der Masken ergibt sich aus dem unterschiedlichen Zweck, für welchen sie angebracht sind. Die dotierten Maskenteile 14a und 14b der ersten Oxydschicht 14 haften glexchmässig an der Oberfläche 12 des Halbleiterkörpers 10. Die Basismasken 100a und 100b haften ebenfalls gleichmässig auf den Maskenteilen 14a und 14b und stellen die Grundlage für die polykristallinen Zonen dar, die anschliessend aufgewachsen werden.
Der einzige polykristalline Siliciumteil 112 steht mit der vergrabenen Schicht in Veibindung und stellt den Kontakt zu dieser dar, da der restliche Teil der Oberfläche 12 des Halbleiterkörpers 10 von der Makierschicht 14 beim Ätzen mit dem Siliciam-Ätzmittel geschützt wird, das zum Entfernen der nicht benötigten Teile der polykristallinen SiIiciumschicht 100 Verwendung findet. Pa die in Fig. 24 dargestellte freiliegende Oberfläche 12 rein und fehlerfrei ist,: kann darüber eine gleichmässige epitaxiale Schicht aufgewachsen
- 22 - werden
7138660-2.1Z71
M191G-541
werden. Es ist selbstverständlich im Rahmen der Erfindung auch möglich, ein vielschichtiges Muster sowohl fur die Maskierung der Isolationsbereiche mit den Masken 106 und 108 als auch des Kollektorkontaktbereiches mit der Maske jlü gleichzeitig zu verwenden. Zu diesem Zweck kann das vorausstehend beschriebene Verfahren lediglich dadurch geändert werden, dass der für üie Herstellung der Öffnung 96 in der ersten dotierten Schicht 14 notwendige Verfahrensschritt weggelassen wird.
Die dotierten Oxydmaskierschichten 14a und 14b sind eine bevorzugte Ausführungsform der Erfindung und kfcönnen bei Anwendungsfällen im Niedervoltbereich durch undotierte Oxydmakkierschichten ersetzt werden. In Fig. 25 ist eine epitaxiale Schicht 114 mit N-Leitung über dem Halbleiteraufbau genäss Fig. 24 dargestellt. Diese Schicht umfasst monokristallinc Bereiche 114a, 114b, 114c und 114d sowie polykristallin* Bereiche 114e? 114f und 114g.
Der anhand von Fig. 7 beschriebene Verfahrensschritt kann Anwendung finden, wenn der polykristalline Bereich 114f vorgesehen ist, um eine gut leitende Kontaktzone herzustellen. Die Verfahrensschritte, die zuvor anhand der Fig. 12 und beschrieben wurden, können benutzt werden, um die polykristallinen Bereiche 114e und 114g als Isolationsbereiche aus-^ zugestalten.
Eine bevorzugteeBehandlung dieser Isolationsbereiche 114e und 114g wird anhand der Fig. 26 und 27 beschrieben, wobei die vergrabene Schicht 18 mit Arsen ausreichend dotiert und die Oxydmaskierschichten 14a und 14b gemäss Fig. 24 mit Bor leicht dotiert sind, um eine;: ausreichende Umkehr der Leitfähigkeit in den umgebenden Bereichen zu schaffen, wenn das Bor in den nachfolgenden Diffusionsschritten ausdiffundiert. Anschliessend wird eine epitaxiale Schicht 116 gemäss Fig. 26 gebildet, die untere leicht dotierte Teile 14a und 14b
- 23 - der
7131860-2.1271
M191G-541
der unteren Maskierschicht umfasst und die Basismasken 100a und 100b einstückig einschliesst, wobei diese nicht mehr nachträglich feststellbar sind.
Diese epitaxiale Schicht 116 umfasst monokristalline Bereiche 116a, 116b und 116c, sowie polykristalline Bereiche 116d und 116e.
Das Hochspannungsdiffusionsverfahren wird entsprechend Fig. 27 weitergeführt, wobei eine Diffusionsmaske 118 auf dem Halbleiteraufbau gemäss Fig. 26 angeordnet wird, welche eine öffnung 120 für die Basisdiffusion und öffnungen 122 und 124 für die Diffusion der isolierenden polykristallinen Zonen besitzt. In den öffnungen 122 und 124 liegen die Oberflächenabschnitte 126 und 128 der polykristallinen Bereiche 116d und 116e frei. Die Basisdiffusion wird derart ausgeführt, dass sich eine Ura-Γ. kehr der Leitfähigkeit ergibt und sich ein Widerstand in der Grössenordnung von etwa 50bis 300 0hm pro Quadrat einstellt. Bei dieser durch die Pfeile angegebenen Diffusion ergeben sich leicht dotierte Bereiche. Diese Diffusion dringt sehr viel tiefer in. dag polykristalline Material ein, so dass iich eine Überlappung mit den Diffusionsbereichen ergibt, die sich von der unteren Oxydschicht her ausbreiten und das polykristalline Material in ein Material Mt P-Leitung und hohem Widerstand umwandeln. Diese Kombination einer leichten Oxyddotierung der unteren Maskierschicht und einer leichten Dotierung der polykristallinen Bereiche führt zu bisher unerreichten Isolationsspannungen von etwa 150 bis etwa 200 Volt an einer epitaxialen Schicht mit einem 0hm cm. Diese Werte liegen höher, als sie mit einer Diffusion für Isolatdonszwecke erreicht werden können.
In der vorstehenden Beschreibung wurde auf ein Silicium-Ätzmittel Bezug genommen, das allgemein bekannt ist und sich aus den Lösungsbestandteilen Acetylsäure, Salpetersäure sowie
- 24 - Fluorwasserstoff
713*660-2.1271
M191G-541 Fluorwasserstoffsäure zusammensetzen kann.
Das für die vorstehenden Ausführungsbeispiele verwendete Halbleitermaterial ist vorzugsweise Silicium, jedoch kann auch Germanium Verwendung finden, da gleiche Gitterstruktur vorliegt.
Das Hochspannungsdiffusionsverfahren für die polykristallinen Isolationsbereiche wird mit derselben Diffusion durchgeführt, die für die Basis Verwendung findet und kann bequemerweise gleichzeitig mit dieser Diffusion durchgeführt werden. In den Basisbereich werden Akzeptorverunreinigungen mit einer Konzentration von etwa 10 Atomen pro cm bis etwa 1020 Atomen/cm3 eindiffundiert, wobei vorzugsweise eine Konzentration von etwa 10 Atomen/cm vorgesehen wird.
- 25 -
7131660-7.^71

Claims (1)

  1. Schutzansprüche
    1. Halbleiteranordnung mit einer in einem Halbleiterträger angeordneten vergrabenen Schicht, dadurch gekennzeichnet, dass ein Abdeckmuster (22a) aus zumindest einer Schicht eines dielektrischen Materials auf der Oberfläche (12) des Halbleitertägers (10) angeordnet ist, dass eine auf dem Halbleiterträger aufgewachsene epitaxiale Schicht (24) zumindest im Bereich über dem Abdeckmustei aus polykristallinem Halbleitermaterial (24c) und im übrigen Bereich aus monokristallinem Halbleitermaterial (24a, 24b) besteht, dass der Bereich aus polykristallinem Halbleitermaterial als polykristalline Zone bis zur Oberfläche der epitaxialen Schicht verläuft, wobei die polykristalline Zone im Kantenbereich des Abdeckmusters dieses umfasst (28a, 28b) und sowohl in dieses als auch in die Oberfläche des Halbleiterkörpers integrierend übergeht, und dass die polykristalline Zone eine Kontaktverbindung zwischen der Oberfläche des Halbleiterkörpers und der Oberfläche der epitaxialen Schicht darstellt.
    2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet , dass das Abdeckmuster aus einer unteren Schicht eines dielektrischen Materials besteht, das in die Oberfläche des Halbleiterträgers integrierend übergeht, und dass auf der unteren Schicht eine Basisschicht aus polykristallinem Halbleitermaterial angeordnet ist.
    713@660-2.iz71
    3. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet , dass das dielektrische Material dotiert ist.
    4,. Halbleiteranordnung nach Anspruch 1 und 2, dadurch gekenn ze ichnet, dass das polykristalline Material dotiert ist.
    5. Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet , dass das Halbleitermaterial Silicium ist.
    6. Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet , dass das dielektrische Material Siliciumoxyd ist.
    7. Halbleiteranordnung nach Anspruch 2 und 5, dadurch gekennzeichnet , dass die untere Schicht aus Siliciumoxyd und die Basisschicht aus polykristallinem Silicium bestehen.
    8. Halbleiteranordnung nach den Ansprüchen 6 und 7, dadurch gekennzeichnet , dass das dielektrische Material dotiert ist.
    9. Halbleiteranordnung nach den Ansprüchen 6 und 7, dadurch gekennzeichnet, dass das polykristalline Silicium dotiert ist.
    10. Halbleiteranordnung mit einer in der Oberfläche eines Halbleiterträgers angeordneten vergrabenen Schicht entgegengesetzter Leitfähigkeit, wobei die Oberfläche der vergrabenen Schicht in der Oberfläche des Halbleiterträgers verläuft, dadurch gekennzeichnet, dass ein Abdeckmuster (22a) aus zumindest einer
    7138660-2.1171
    Schicht eines dielektrischen Materials auf der Oberfläche der vergrabenen Schicht (18) angeordnet ist, dass eine auf dem Halbleiterträger aufgewachsene epitaxiale Schicht <(24) im Bereich über dem Abdeckmuster aus poiykristaiiinem Halbleitermaterial und im übrigen Bereich aus monokristallinem Halbleitermaterial besteht, dass der Bereich aus polykristallinem Halbleitermaterial als polykristalline Zone (24c) bis zur Oberfläche der epitaxialen Schicht verläuft, wobei die polykristalline Zone im Kantenbereich des Abdeckmusters dieses umfasst (28a, 28b) und sowohl in dieses als auch in die Oberfläche der vergrabenen Schicht integrierend übergeht, und dass die polykristalline Zone eine Kontaktverbindung zwischen der vergrabenen Schicht und der Oberfläche der epitaxialen Schicht darstellt.
    ii u-iui-i »« ——-J _--u λ ·.__....~.u in J-J..__u _ _
    j. x · iiaiuiciictauuiuiiuii); 11ai.11 nuspiuui ^*-* > uauuiv.ii g c —
    kennzeichnet, dass das dielektrische Material dotiert ist und dieselbe Leitfähigkeit besitzt wie die polykristalline Zone.
    12. Halbleiteranordnung nach Anspruch 10, dadurch g e -ken nze ichnet, dass das dielektrische Material aus einer Oxydschicht des Halbleitermaterials des Trägers besteht.
    13. Halbleiteranordnung nach Anspruch 10, dadurch gekennzeichnet, dass das Abdeckmuster aus einer unteren und einer Basisschicht besteht, dass die integrierend in die vergrabene Schicht übergehende untere Schicht aus dem Oxyd des Halbleitermaterials des Trägers besteht, und dass die Basisschicht aus einem polykristallinen Halbleitermaterial besteht, das integrierend auf der unteren Schicht angeordnet ist.
    7131660-2.1271
    14. Halbleiteranordnung nach Anspruch 10, dadurch g e -
    kennzeichnet, dass das polykristalline Halbleitermaterial dotiert ist.
    15. Halbleiteranordnung nach einem oder mehreren der Ansprüche 10 bis 14, dadurch gekennzeich- n e t, dass das Halbleitermaterial Silicium ist.
    16. Halbleiteranordnung nach einem oder mehreren der Αητ sprüche 1 bis 14, dadurch gekennzeichnet, dass das dielektrische Material Siliciumoxyd ist.
    17. Halbleiteranordnung nach Anspruch 13, dadurch gekennzeichnet, dass die untere Schicht des Abdeckmusters aus Siliciumoxyd und die Basisschicht des Abdeckmusters aus pol/kristallinem Silicium besteht.
    18. Halbleiteranordnung nach Anspruch 10, dadurch gekennzeichnet , dass die polykristalline Zone dotiert ist..
    7131860-2.12
DE19717130660U 1970-08-10 1971-08-10 Halbleiteranordnung auf einem halbleitertraeger Expired DE7130660U (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US6243770A 1970-08-10 1970-08-10

Publications (1)

Publication Number Publication Date
DE7130660U true DE7130660U (de) 1971-12-02

Family

ID=22042478

Family Applications (6)

Application Number Title Priority Date Filing Date
DE19712140012 Pending DE2140012A1 (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung
DE19712140023 Pending DE2140023A1 (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung
DE19717130637U Expired DE7130637U (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem halbleitertraeger
DE19712140054 Pending DE2140054A1 (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung
DE19712140043 Pending DE2140043A1 (de) 1970-08-10 1971-08-10 Verfahren zur Herstellung von Halbleiteranordnungen
DE19717130660U Expired DE7130660U (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem halbleitertraeger

Family Applications Before (5)

Application Number Title Priority Date Filing Date
DE19712140012 Pending DE2140012A1 (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung
DE19712140023 Pending DE2140023A1 (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung
DE19717130637U Expired DE7130637U (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem halbleitertraeger
DE19712140054 Pending DE2140054A1 (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung
DE19712140043 Pending DE2140043A1 (de) 1970-08-10 1971-08-10 Verfahren zur Herstellung von Halbleiteranordnungen

Country Status (8)

Country Link
US (2) US3825450A (de)
JP (1) JPS5024231B1 (de)
BE (1) BE771137A (de)
CA (1) CA931665A (de)
DE (6) DE2140012A1 (de)
FR (1) FR2102152A1 (de)
GB (1) GB1365159A (de)
NL (1) NL7111014A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3911559A (en) * 1973-12-10 1975-10-14 Texas Instruments Inc Method of dielectric isolation to provide backside collector contact and scribing yield
US4573257A (en) * 1984-09-14 1986-03-04 Motorola, Inc. Method of forming self-aligned implanted channel-stop and buried layer utilizing non-single crystal alignment key
US4574469A (en) * 1984-09-14 1986-03-11 Motorola, Inc. Process for self-aligned buried layer, channel-stop, and isolation
US4583282A (en) * 1984-09-14 1986-04-22 Motorola, Inc. Process for self-aligned buried layer, field guard, and isolation
JPS61166071A (ja) * 1985-01-17 1986-07-26 Toshiba Corp 半導体装置及びその製造方法
US7687887B1 (en) * 2006-12-01 2010-03-30 National Semiconductor Corporation Method of forming a self-aligned bipolar transistor structure using a selectively grown emitter
DE102007010563A1 (de) * 2007-02-22 2008-08-28 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Selektives Wachstum von polykristallinem siliziumhaltigen Halbleitermaterial auf siliziumhaltiger Halbleiteroberfläche

Also Published As

Publication number Publication date
DE2140054A1 (de) 1972-02-17
DE2140023A1 (de) 1972-02-17
DE2140012A1 (de) 1972-02-17
FR2102152A1 (de) 1972-04-07
NL7111014A (de) 1972-02-14
US3825450A (en) 1974-07-23
BE771137A (fr) 1972-02-10
CA931665A (en) 1973-08-07
US3825451A (en) 1974-07-23
DE2140043A1 (de) 1972-02-17
GB1365159A (en) 1974-08-29
JPS5024231B1 (de) 1975-08-14
DE7130637U (de) 1971-12-02

Similar Documents

Publication Publication Date Title
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE2745857C2 (de)
DE4235534A1 (de) Verfahren zum isolieren von fets
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE3225398A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
EP0020998B1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE1926884A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2615754C2 (de)
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE10351008B4 (de) Verfahren zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe sowie ein Halbleiterbauelement
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2824419C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2453279A1 (de) Halbleiteranordnung
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE1965406A1 (de) Monolithische integrierte Schaltungen und Verfahren zu ihrer Herstellung
DE19900610A1 (de) Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium und Herstellungsverfahren hierfür
DE4003681C2 (de) Verfahren zur Herstellung von inselförmigen Halbleiteranordnungen
DE7130660U (de) Halbleiteranordnung auf einem halbleitertraeger
DE2904480A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrem herstellen
DE2752335B2 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE3015101C2 (de)
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung