DE2140054A1 - Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung - Google Patents
Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren HerstellungInfo
- Publication number
- DE2140054A1 DE2140054A1 DE19712140054 DE2140054A DE2140054A1 DE 2140054 A1 DE2140054 A1 DE 2140054A1 DE 19712140054 DE19712140054 DE 19712140054 DE 2140054 A DE2140054 A DE 2140054A DE 2140054 A1 DE2140054 A1 DE 2140054A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- layer
- polycrystalline
- dielectric
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 121
- 238000000034 method Methods 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000463 material Substances 0.000 claims description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 230000000873 masking effect Effects 0.000 claims description 16
- 239000003989 dielectric material Substances 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 239000002019 doping agent Substances 0.000 claims description 3
- 239000003921 oil Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 169
- 238000009792 diffusion process Methods 0.000 description 41
- 238000005530 etching Methods 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 238000002955 isolation Methods 0.000 description 15
- 239000013078 crystal Substances 0.000 description 10
- 238000009413 insulation Methods 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 239000005049 silicon tetrachloride Substances 0.000 description 3
- 206010011224 Cough Diseases 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012876 carrier material Substances 0.000 description 2
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000004018 waxing Methods 0.000 description 2
- 101150001915 CHI3 gene Proteins 0.000 description 1
- 241000237502 Ostreidae Species 0.000 description 1
- 240000005523 Peganum harmala Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 241000252141 Semionotiformes Species 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 241001233037 catfish Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000002932 luster Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 235000020636 oyster Nutrition 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- -1 silane Chemical compound 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000010257 thawing Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/037—Diffusion-deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/122—Polycrystalline
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/98—Utilizing process equivalents or options
Description
PATENTANWÄLTE ΟΠΓ/
8 MÖNCHEN
Melchiorstraße 42
Mein Zeichen:
: H217P-599
Motorola«, Iac
94-01 Wöst Grand Avenua
Illinois
Halbl&Itoraiiordmmg aiii ©inea Halblaitarträgar
\.u .d Tar fahren zu d@ren Harst®llimg
D3.0 JjrfiMÜJ.n&' laetiifi" b oia« Halbleiter anordnung mit einem in
dar öbai\?läch-3 eiiiQS ii;ill>.l'3itea?trä.g©]cs ©zugeordneten Halblei-•^crbvy.'^.lflh
eiitgvifjangeofiijster LaitfIhigkeit? wobei dl© ObariTifieh->
air:.2 HäI«>l«itödjsr©;I.chi3 in d©r Ober.tlächs d©a Halblei-■ΰϋϊ-ΙΗί,,-ϊί'Β
vsrcliiuftφ :-^wia ein Verfahren zur Harstalluag einer
Eine
209808/1339
BAD
Eine der grössten Schwierigkeiten bei der Herstellung von
Transistoren in integrierten Schaltungen besteht in der Kontaktierung des Kollektorbereiches. Beim Montieren von einzelnen
Transistoren auf einem Sockel kann der Kollektorbereich unter der Basis über den Sockel elektrisch angeschlossen werden.
Bei integrierten Schaltungen nuss dagegen der Kollektorstrom in der Regel über verhältnismässig lange Strecken im
Halbleitermaterial mit relativ hohem Widerstand fHessen.
Durch die Verwendung von diffundierten vergrabenen Schichten kann ein verhältnismässig grosser Anteil dieses in Serie zum
Kollektor liegenden Widerstandes eliminiert werden, jedoch
ergibt sich immer noch eine Strecke relativ hohen Widerstandes zwischen der Basis und der vergrabenen Schicht und von
dieser zum.Kollektorkontakt auf der Oberfläche des integrierten
Schaltkreises. Dieser erwähnte Aufbau hängt mit der Herstellung des Transistors zusammen, und obwohl die Nachteile
durch dünnere Schichten und epitaxial aufgebaute Schichten mit geringerem Widerstand etwas verringert werden konnten,
ist es nicht möglich, diese Nachteile zu beseitigen«
Die Strecke vom Kollektoranschluss zur vergrabenen Schicht kann in verschiedener Weise so ausgeführt werden, da3s der
Widerstand zu vernachlässigen ist. Bei integrierten Schaltkreisen mit durch dielektrisches Material isolierten Inselbereichen
erwies sich ein Verfahren als zweckmässig, bei dem durch eine Diffusion die vergrabene Schicht entlang dem Umfang
des Inselbereiches zur Oberfläche der Halbleiteranordnung hochgezogen wird. Bei derartigen diffusionsisolierten
Schaltkreisen wird ain tief diffundierter N+-KoIlektorkontakt
verwendet.
Der tief diffundierte N+"Koliektorkontakt greift so tief in
die epitaxiale Schicht ein$ dass er- die vergrabene Schicht
erreicht, wodurch die niederohmige Leiterstrecke für den Kollektorstrom geschaffen wird. Dieses Tiefdiffundieran wird
- 2 - normalerwelae
2 0 9 8 0 8/1339 BAD ORIGINAL
3 2U0054
normalerweise während des Diffusionsvorgangs zur Herstellung der Isolationsbereiche ausgeführt. Somit ist die N*-Diffusion
bezüglich der seitlichen Ausdehnung äquivalent zu der
Diffusion von Isolationskanälen und benötigt daher grosser« Flächen als die herkömmlichen flachen Kollektorkontakte· Es
ist daher wünschenswertt eine Halbleiteranordnung und ein
Herstellungsverfahren zu schaffen, mit dem ein verbesserter tiefliegender Kollektorkontakt hergestellt werden kann.
Bei der Herstellung integrierter Schaltkreise wird allgemein gefordert, dass eine ausreichende elektrische Isolation
zwischen benachbarten monokristallinen Bereichen mit unterschiedlichem Spannungsniveau geschaffen wird. Bin Verfahren«
um eine gewisse Isolation zu erzielen, besteht in dem Eindiffundieren tiefer Isolationsbereiche entsprechend einem
gewünschten Muster von der Oberfläche des einkristallinen Kristalls aus. Die Diffusion wird mit einer solchen Verunreinigung
ausgeführt, dass die Isolationsbereiche einen Leitfähigkeitstyp besitzen, der entgegengesetzt zu dem Leitfähigkeitstyp
der epitaxialen Schicht ist, in der die Halbletteranordnung mit einem bestimmten Muster von PN-übergängen
ausgebildet wird. Es ist jedoch wünschenswert, die polykristalline
Isolation sowie das Verfahren zur Herstellung derselben weiter zu verbessern.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung
und ein Verfahren zu deren Herstellung zu schaffen, bei der mit einer verbesserten Konfiguration für einen
tiefliegenden Kollektorkontakt der Sättigungswiderstand des
Kollektors verringert werden kann, und der Kollektorkontakt eine geometrische Form besitzt, die eine Vergrösserung der
Umfangslinie, d.h. des Kantenbereichs des Kontaktes zulässt.
Dabei sollen Möglichkeiten gefunden werden, um das Wachsen von polykristallinem Silicium zu begünstigen.
- 3 - Diese
209808/1339
BAD ORIGINAL
Diese Aufgab© wird erfiadungsgemass da&arch gelöst, dass ©in
erstes Abdeekmuster aus zumindest ein®? Schicht ©ines dielektrischen
Materials auf der Oberfliehe des Halbleiterträgers int©gri@rsad angeordnet ist, dass ein zweites Abdecklauster auf
der Oberfläche des Harölaiterbereiehs integrierend angeordnet
i-vt- dass ®.ia© epitaxiale Schicht iihm? der Oberfläche des
Hal"blöit®rlsörp©3?s vaa& &©s Halbleitsrbersiehs sowie dem ersten
und zweiten Ab&eekausfcer aufgewachsen ist, wobei der Bereich
über dem ersten und zweiten Abdeckmuster aus polykristallinem
Halbleitermaterial besteht und jeweils als polykristalline Zone bis sur Oberfläche der epitasiialen Schicht verläuft, dass
der übrig® Teil d©r ©pitsecialen Schicht aua monokristallinem
Halbleitermaterial besteht, und dass dis polykristallinen
Zonen im Kaatenber@iöh der Ab&eckraustar diese umfassen und
sowohl in dies© als auch in die Oberfläche des Halbleitertr&-
gers und des -HeIbI @it©rb®reichs integrierend übergehen.
Das Ver£a!ar®n sur H©rsteilung einer Halbleiteranordnung gernäss
der Erfindung b@st©ht &e.rla, dass auf den Oberflächen ies
Halbl©it©rtr-Hgsx*s und des Halbleitar-bsreicfefs &in© erste Schicht
©iB.©s di@l®ktrisch©n Mate-rials angeordnet und mit einer öffnung
si» liMilegei?. ®in©s falls der Ob©i\flache das Halbleiter«·
bersichs v©s?s©h©a ifirdt dass ©uf das dielektrische Material
und auf die f2?@igal©f?ts Oberfläche d©s Halbleiterbereichs ©is.©
Schicht ©ia©s poljkristallinsii Halbl^itarmaterials aufgebracht
wird, dass sin® sw®it® Sefeicäfe ©ines dielektrischen Materials
auf der Schicht d@s pol^krifftallinen Halbleitermaterials auf«
gsbaut vfirdj dass gut der swoitsn dislektrischen Schicht eine
l'otorssietaask© ©ngebraöht wxä die sieht abgedeckten Teile
der- streiten dislcsktrisftlvaxi Schicht sowie ejischliesaend der
darunterli©gQnd©ii polji^istallinen Schicht entfernt werden,
dass nach dem Entfsm®:». dar Fotoresistschiöht di® nicht abgedeckten
Teil® der <sr!'teji di©le!r.ti\isck@n. Schicht und dl© Teile
der Mask® aus der srnitea di@lekt5?ißche?i Schiebt derart entfernt
w©rö.©nt dßLia &'iS d@r OberW-flcliQ dö3 Halb le it «rtre gars
■» 4- -
BAD ORIGINAL 2 0 9 8 0 8/1339
eine mehrschichtige erste Abdeckmaske und auf der Oberfläche des Halbleiterbereichs eine einschichtige zweite Abdeckmaske
zurückbleibt, dass eine epitaxial© Schicht auf dem Halbleiterträger
und dem Halbleiterbereich aufgewachsen wird, wobei eich über der ersten sowie »weiten Abdeckmaske je eine polykristallin® Sons ausbildet, welche die Kantenbereiche der Abdeckmaske
umfasst und in direkten elektrischen Kontakt mit der darunterliegenden Oberfläche kommt, und dass während des AufWachsens
der epitaxialen Schicht eine monokristalline Schicht gebildet wird, welche die übrigen' der Halbleiteranordnung zugeordneten
Seile der Oberflächen des Halbleiterträgers und des Halbleiterbereichs
bedecken.
V/eitere Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen·
- 4a - Weitere
209808/1339
2H0054
Veicere Vorteile -r»d Merkmale der Erfind m^ gehen aas d**4
nachfolgenden Beschreibung \\,n Aasfuhrungstoeispielen in Ver
bindung mit den Ansprüchen und der Zeichnung hervor* Es
einen IIalViit*iterk:>rpeii nut exY.am a*s vergrabene
Schicht vorgesehenen HAlbii^.tierbereiih mit einei'
zum Halbleiterkörper en tgef5enße set at en Leitfähigkeit;
Pi5, 2 den Aufbau gemäsa Fi^1 «L mit einer isolierenden
Schicht und einer darauf befindlichen Fotoresistmask«;
Fxg. 5 den Aufbau na^h einem Ätaschrlttj
den Aufbau gemaac Fi^, 1 nach dem Aufbringen einer
enitaktis'-hen Schicht, die monokristallin und polykristallin
gewachsene Bereiche umfasst j
Pi^, 5 den Auftau näflh dem Aufbringen einer weiteren isolierenden
S^hitht und de« Ausbilden polykristalliner
Kantenbereichei
Fig. 6 den Aufbau gemäsa Fig. 5 nach einen Piffusioasvor-
· 7 den Aufbau gemäss Fig. 6 nach den Diffundieren eines
Basisberetehes, wobei die Obtrflacht des polykristallin
gewachsenen Bereiches der epitaktischen Schicht freigelegt ist;
Fig. Π den Aufbau eines Halbleiterkörpers; dar als Ausgangsmaterial
für eine Dreifachstsung Verwendung findet;
-■*>
- Fig. 9
209808/1239 bad original
_ 2UQ054
Figc, 9 den Aufbau gemässFig, 8 nach dem Ätzen der oberen
Schicht;
Pig. 10 den Aufbau gemäss Fig. 3 nach dem Ätzen der nächsten
Schicht;
Fig., 11 den Aufbau gemäss Fig. B nach dem Ätzen der dritten
Schicht, wodurch ein mehrschichtiges Huster erzeugt wird, das als Ausgangsmaterial für das Wachsen einer
polykristallinen Siliciumschicht Verwendung findet;
Figa 12 den Aufbau gemäss Fig. 8 nach dem Aufbringen einer
epitaxialen Schicht mit monokristallinen und polykristallinen Bereichen;
Fig. 13 einen Transistoraufbaus bei dem polykristalline epitaxiale
Bereiche zur Isolation verwendet werden;
Fig., 14 bis 17 einzelne Schritte eines weiteren Verfahrens
zur Herstellung polykristalliner Siliciumkörper über einer Siliciumdioxydmaske, die der Isolierung dient;
Fig„ 18 einen mehrschichtigen Halbleiteraufbau über einem Halbleiterträger mit einer vergrabenen Schicht;
Fig. 19 den Aufbau gemäss Fig. 18 nach einer Dreifachätzung;
Fig, 20 den Aufbau gemäss Fig. 19 nach dem epitaxialen Aufwachsen
einer Halbleitersehicht, wobei ein Kontakt mit der vergrabenen Schicht hergestellt wird;
. 21 bis 25 Schritte eines Verfahrens zum Aufbau einer
polykristallinen Halbleitersehicht für Isolationszwecke, wobei gleichzeitig ein tiefliegender Kollektorkontakt
hergestellt wird;
- 6 - Fig. 26
209808/1339 r
BAD ORIGINAL
Fig* 26 und 2? Schritte sur Herstellung eines Halbleiterkörpers
mit einem polykristallinen ringförmigen Silieiumbereich, wobei aufgrund der Diffusionstechnik
eine verhältnismässig hohe Nennspannung Verwendung finden kann.
Zur Herstellung eines tiefliegenden Kollektorkontaktes ist
es bekannt, ein Leitungsmuster aus polykristallinem Silicium
d5.rekt auf der vergrabenen Schicht anzubringen. Ansehliessend
wird eine epitaxiale Schicht aus Silicium aufgewachsen, die
im Bereich des polykristallinen Siliciumleitungsmusters polykristallin
wächst, so dass sich eine senkrecht stehende Zone ausbildett die mit der vergrabenen Schicht in direkter Kontaktverbindung
steht. Die notwendige Dotierung für einen niederen Widerstand ergibt sich aus der Aufwärtsdiffusion aus der vergrabenen
Schicht und während des Eindiffundierens des Emitters
von oben. Dieses Verfahren ist nachteilig,, insbesondere da
die Oberfläche des Trägermaterials, auf welchem die einkristallinen
Bereiche aufgewachsen werden, während des Ätzens des Siliciums zum Entfernen der polykristallinen Schicht leicht
beschädigt werden kann» Ein weiteres Problem besteht darin, dass die dünne polykristalline Schicht beim Itzen mit Salzsäure
in der Reaktionskammer für den Epitaxialprozess entfernt
wird. Auch ist mßnehmal eine zusätzliche Dotierung für den Kollektorkontakt erforderlich, da die Emitterdiffusion,
insbesondere bei Material mit hohem Widerstand, keine völlige Sättigung der polykristallinen Zone bewirkt. Bisher wurde
Siliciumtetraehlorid mit einer 100-Orientierung verwendet,, was
zu einer schlechten Definition des polykristallinen Musters
führt und für den Kontakt aufgrund der Ausbreitung der polykristallinen Zone verhältnismässig grossen Volumenraum notwendig
macht.
"s wurde daher das erfindungsgemässe Verfahren zur Herstellung
von tiefliegenden polykristallinen Kontakten entwickelt, wobei
auf einer Halbleiterscheibe nach dem Aufbringen eines als
-- 7 - vergrabene
209808/1339 ΟΔη ΛΒ1
BAD ORIGINAL
2U005A
vergrabene Schicht zu benutzenden Bereiches eine Schicht eines
dielektrischen Materials aufgebracht wird9 das z.B. aus SiIiciumdioxyd
oder Siliciumnitrid besteht. Diese Schicht wird sodann selektiv geätzt, um ein bestimmtes unteres Muster für
den tiefliegenden Kbllektorkontakt zu bilden. Über der als
Maske dienenden Oxydschicht wird eine polykristalline Zone aufgewachsen, so dass nach dem epitaktischen Wachsen diese
Oxydschicht zwischen der polykristallinen Zone und der vergrabenen Schicht liegt» Dieses Verfahren ist besonders erfolgreich
aufgrund der Existenz eines Kanteneffekts„ wonach
das polykristalline Silicium von der Kante des Oxyds aus zunächst für einen kleinen Abstand nach aussen wächst9 bevor
es von dem sich aufbauenden anschliessenden einkristallinen Material zur Ausbreitung nach oben gezwungen wirda Somit kommt
die polykristalline Zone mit der vergrabenen Schicht In Kontaktverbindung
β Die Donatorverunrainigung, welche sich von der
vergrabenen Schicht aus in der polykristallinen Zone sammelt« erhöht die Leitfähigkeit, indem ein ohmischer Tontakt um die
Kanten des Oxydisusters ausgebildet wird. Durch die standardisierte
Emitterdiffusion wird die polykristalline Zone von der Oberfläche der epifeaxialen Schicht aus dotiert, so dass
der Kollektorkontakt einen sehr niederen Widerstand annimmt. Ein weiterer Vorteil dieses Aufbaus stellt die Widerstandsfähigkeit
des tiefliegenden Kollektorkontaktes gegen die Salzsäureätzung im Reaktionsofen für das epitaxial© Wachsen dar.
DIa tiefliegenden polykristallinen Kollektorkontakte mit einem
undotierten Oxydtauster auf der vergrabenen Schicht in Form
eines herkömmlichen Kollektorkontaktes können au einem niedrigeren
Widerstand führen als eine N+-Diffusion grosser BereLche.
Der Effekt an der Oxydkanteft dar &u dem Kontakt mit der vergrabenen
Schicht führtt kann v/eltergehend benutzt werden, um
dia Niedarohmlgkölt des Strcirapfades au verbessern* Durch eine
- ^ - Maxiaierung
0 9 8 0 8/1339 BAD ORiGiNAL
2H005A
Maximierung der Umfangsiänge des Oxydmusters, wobei ein nicht
zusammenhängendes Muster Verwendung finden kann, wird der Kantenkontakt vergrossert und ein grösserer Anteil des gesamten
Kollektorkontaktbereiches direkt mit der vergrabenen Schicht in Verbindung gebracht*
Bei einigen Halblsiteranorö^nungens. besonders solchen, die eine
epitaxiale Schiebt mit hohem Widerstandswert verwenden, wird
die polykristallin Zone mit den Dcnafcorverunreinigungen durch
die Emitterdiffusion nicht gesättigt und kann daher zu einer
unzuverlässigen ohmisshen Kontaktverbindung mit dem Kollektor
führen, da die.Dcnatorverunrsiaigungen von Versetaungsstellen
im polykristallinen Silieium eingefangsn werden« Es kann eine
dritte automatische Dotierungsquelle für den polykristallinen
Kontakt leicht durch die Verwendung eines dotierten unteren
Oxydmusters geschaffen werden, von welchem aus die polykristalline
Zone erzeugt wird, und welche zusätzlich -zum Ausdiffundieren
der vergrabenen Schicht und der Oberflächendiffusion
der epitaktisohen Gehöht bei der Emitterdiffusion
wirksam ist.
Wie im Fall einer polykristallinen Isolation gibt die Verwendung einer nicht; halogeasn Quelle für epitaxiales »Silicium,
wie z.Bo Silan, sine feinere Abgrenzung für die Grenzschicht
zwischen dem polykristallinen und dem einkristallinen Material. Auch wächst die polykristalline Zone mit nahesu vertikalen
Seitenflächen und führt in engen Grenzen zu einer 1 : Überdeckung mit dem darunterliegenden Muster. Der auf diese
Weise geschaffene Kontakt erfordert weniger Volumen und basiert auf einer Maskendimenslonierung für Kollektoranordnungen,
wie sie bei flach ausgeführten Kollektoren Verwendung fladet.
Ein weibe?er Vorteil der vorliegenden Erfindung ergibt sich
durch die Verwendung eines vielschichtigen Abdeckmusters ffrj
~ q - die
209808/1339 bad original
2H0054
die Herstellung eines polykristallinen tiefliegenden Kontaktes.
Der aus Silieiuraoxyd bestehende.untere Teil des Musters steht
in direkter Kontaktverbindung mit dem Trägermaterial und ist mit dem oberen Teil des Abdeekrausters aus polykristallinem
Silicium überdeckt. Durch die Verwendung des unteren Teils des Abdsekmusters werden diejenigen Bereiche auf dem Halbleiterträgermaterial
gegen Ätsen geschützt,, auf welchen der Einkristall
durch Wachsen aufgebaut wird.
Wie "bereits erwähnt T erweist sich die dünne Schicht eines polykristallinen
Siliciumsauf dem Halblelterträger, welche mit
niederer Temperatur aufgebracht vfird? als besonders günstiges
Material für die Keimbildung beim Herstellen polykristalliner
Isolationskanäle. Ehrend des bekannten Verfahrens m\xr Herstellung
der polykristallinen Isoletionskanäle erweist es
sich als ein nahezu exaktes Modell, nach welchem sich die polykristallinen Isolations.teile selbst nachbilden ,und widersteht
sogar dein Itseinfluss von ßilieiumtetrachlorid, welches
für gewöhnlich eine polykristalline Kaimbildtmg schwierig
macht» Die Schicht des polykristallinen Silieiums kann durch
Aufdampfen oder Zerstäuben gebildet werden. Die Temperatur
wird dabei ssnter denjenigen Wert verringert, ab welchem sich
ein filnkrlstallines Silicium beim Wachsen, ausbildet. Die
aufgebrachte Sohielifc ist vorzugsweise dünner als l/um. Die
Komgrö^se iyt direkt von der Temperatur abhängig^ wobei
sich extrem feines Korn bei niederen Temperaturbereichen rea-.15-nieren
lässt, wobei sich ein ns'a©aa völlig amorphes Material
ausbildete Die Körngrösse und die Ob#rflächenqualität
dieser auf diese Weise geschaffenen polykristallinen Isolationskanäle
sind bei weitem besser als solche, die mit irgendeine!0
Oxydtechnik hergestellt- werden» Bei dem bekannten Verfahren
erweä.st sich das Itsen des dünnen polykristallinen
Musters nach dem Entwickeln des Fotoresist als der schwächste Punkt dieses Materials b©i der Verwendung als Basismaske.
Zum Xtgen findet ein Gemisch aus Salpetersäure, Acetylsaure
- IO -
209808/1339 BAD ORIGINAL
und Chromsäure 7örwe--ndungf mit dem cLltg dünne pelykrdstjalline
Schicht weggeätzt wird» Wenn die dünne Schicht unmittelbar
auf dem Halbleiterträger angeordnet war1, kommt diese Ätzlösung
mit dein einkristallinen Sfrägemiafcerial nach dem Wegätzen
der Schicht in Kontakte Wenn wicht eine verdünnte Ätz-Iosung
verwendet und extreme Sorgfalt angewandt werden, lässt;
sich eine Beschädigung der Bereiche ni-sht vermeiden,., auf wel- chen
ein fehlerfreier Einkristall gewachsen werden soll,, der
den Inselbereich darstellt, in welchem ein, gegen die Umgebung
isolierter Transistor ausgebildet iferden soll« Dieees bekannte
Verfahren ist somit aussergevröhnlich kritisch und kann
dur^h die Erfindung in vorteilhafter Weise verbessert- wenden«.
Durch die Erfindung wird die oben erwähnte kritische Situation
ausgeschaltets indem auf einem unteren Abdeekmuster eine
Oxydauflage angebracht wird«, Ia einzelnen heisst das, bevor
dasfpolykris tall ine Material niedergeschlagen wird? werden mehrere
tausend S. eines Oxyds bei niederer- Temperatur p^olithiaeh
auf dem Halbleiterträger eufgebracht« Sodann wird die dünne
polykristallin© Schicht bis su de^ gewünaehten Gesamtaicke
durch Wachsen aufgebaut. Schliesslich wird eine weitere obere dünne Cteydsehicbt auf der polykristallinen Schicht angeordnet¥
die als Mask© für die Ätzung dex* polykristallinen Siliciimsühieht
dientο Diese obere dünne Oxydsehicht wird verwendet,
da das Silicium-ltzmittel daau neigtv 6Sb belichtete Fotoresistschieht
abzuheben und somit die polykristalline Schicht auss©r der oberen Oxydschicht angreifen wurde.
Das Verfahren der Herstellung des Musters unter Verwendung
einen Fotoresist umfasst drei Itsssehritte, Nach dem Ausrichten,
Belichten und Entwickeln der Fotoresistschicht wird eine
herkömmliche Itaung mit Fluorwasserstoff (HF) durchgeführt,
um die obere Oxydschieht, soweit sie nicht durch die belichtete
Fotoresistschicht geschützt ist, zu entfernen. Sodann
wird ein Silicium-ltzmittel verwendet, um die nicht geschützten
209808/1339 BAD ORIGINAL
214Q054
Teile der polykristallinen Silielumschieht zu entfernen. Soweit
die polykristallin Schicht von der oberen Oxydschicht
und der Fotoresistsehicht bedeckt ists wird sie von dem SiIicium-Ätzmittel
nicht angegriffen. Selbst wenn die Fotoresistmaske abgehoben wird, entsteht immer noch das gewünschte
Muster In der polykristallinen Schicht,, da diö obere Oxydschicht
während dieses Äta/organgs die abgedeckten Bereiche
ä es hut at. Wohl könnte auf die obere Oxidschicht als Maske verblüh bet werden, wenn eine verdünnte Ätzlösung Verwendung finde
b9 die die Fotoresistmaske nicht abhebt» Die obere Qxydsöhleht
Ist ,jedoch sehr einfach herzusteilen, indem nämlich
Sauerstoff mit dem Silan augeführt wird, so dass es sish nicht
lohnt, ein Risiko diu?ch dis Verwendung eines anderen Verfan~
s einzugehen» Anschliessend wird die Halbleiterscheibe in
gereinigt, um die Fotoresistmaske au entfernen,und
eins weitere Itsung mit Fluorwasserstoff (HF) durchgeführt,
mit; welcher einerseits die untere Oxydscbieht und anderersei
ta die obere Oxydmaske, die das polykristalline Muster bedeckt-,
entfernt worden.
Somit erhält man das Abdeekmuster mit einer polykristallinen
Schicht und der unteren Oxidschichto Dies© untere Oxydschicht
bedeckt den Halbleiterbraver in dim Bereichen, in welchen ein
aktives .Slsment, z»B„ din Transistor, ausgebildet werden soll.
:-i die herlcömmliche itzung rait HF den Halblaiterträger nicht
angreift, bleibt dessen Oberfläche glatt und begünstigt das
gute Wachsen einer Siliciumschicht« Die oberem Cbcydmaske sollte
dünaer ausgeführt werden als die untere Oxydschloht, so dass
diese obore Maske automatisch bein Üitzsn mit eatfernb wird.
ITach eio.effl entsprechenden Reinigungssehritt ist die dsrart
präparierte Halbleiterscheibe in einem Zustand, in welchem eine Schicht epitaxial aufgewachsen werden kann«
Kiη derartiges Verfahren iinfcei» Verwendung ®in@r Mehrfaoh-•jchiehi;
bietet wesentliche Vorteile a Sunäehat ergibt sich
- 12 -
BAD ORIGINAL
209808/1339
2U0054
für den epitaxialen Kristallaufbau eine günstige Temperaturflexibilität, die Möglichkeit elnex* freieren Auswahl des Halbleiterträgers
und der für den epitaxialen Kristallaufbau verwendeten Technik. !Ferner wächst der kristall weicher und beim
polykristallinen Wachsen mit einem feineren Korn. Es ergibt sich auf dem Halbleiterträger sin Bereich mit idealen Eigenschaften,
da die Silleiumätaung aiemals die Oberfläche des
Halbleiterträgers berührt«, Ein weiterer wichtiger Vorteil besteht
darin, dass eins Dotierung in das Oxyd unterhalb der
Kanäle eingeführt werden kanns was sehr viel st3hwieriger böl
der - Verwendung nur feiner polykristallinen Schicht auszuführen
ist«
In Fig. .1 ist ein Halbleiterkörper 10 mit P-LeI Sung d&rge-•Säiellbs
auf dessen Oberfläche 12 -eine Masklersüh.lehö 14 ausgebildet ist, welche eine öffnung 16 umfasste Diese öffnung
Isfe mit Hilfe eines herkömmlichen Fotoresist-Verfahrens hergestellt.
Ba der Halbleiterkörper 10 P-leitend ist, wird i,B3
Arsen durch die Öffnung 16 eindiffundierts so dass ein Diffusionsbereich
18 mit Ii+-Leitung entsteht und sloh ein HI-Übergang
20 ausbildet, der in der Oberfläche 12 als Kante 21 austritt.
Die Maskierschisht 14 sowie alle nachfolgend erwähnten zusätzlichen
Maskierschlchten können nach Belieben entfernt und dursh eine frische nicht verunreinigte isolierschicht 22 gsmäss
Fig» 2 ersetzt v/erden, die auf der Oberfläche 12 des
Halbleiterkörpers angeordnet wird,, Mit Hilfe eines Fotoresist-Verfahrens
wird eine Maske 24 entsprechend dem \ferlauf e^üss
tiefliegenden Kollekfcoekontaktes hergestellt, wobei diese
Maske 24 in einem räumliehen Abstand sum Diffusionsbereich 18
oder der Schicht verläuft, die mit dem Kollektorkontakt vsv-sahan
wurden soll» Diese DIffusionsschiöht 18 kann eine ve? ■
grabene Schicht wie bei d«m beschriebenen. Ausführungsbeispisl
uain. Das Verfahren gemäss d^r Erfindung kann dasu benutz^
werden, Kontaktbereiche auf tieferliegenden Schichten und
0 9 8 0 8/1339 BAD original
2U0O54
ebenso auf tieferliegenden Halbleiterbereichen wie der Diffusionsschicht
18 mit N+-LeItUiIg herzustellen. Bei dem bevorzugten
Ausführungsbeiepiel wird Siliciumdioxyd oder Siliciumnitrid
als isolierende Schicht 22 verwendet. Der Aufbau der Halbleiteranordnung nach einem Ätsschritt ist in Fig. 3
dargestellt, wonach der Halbleiterkörper 10 über der Diffusion^
schicht 13 mit einem Abdaekmuster 22a aus dielektrischen
Material versehen ißt? das aufgrund keiner räumlichen
Orientierung für die Kontaktierung der vergrabenen Schicht Ferwandung findet. tJber diesem Abdeckmuster 22a bildet sich
während eines epitaxialen Verfahrens polykristallines Silicium*
so dass damit die Ausbildung des polykristallinen SiIiciums
entsprechend gewünschter Konstruktionsmuster bewirkt werden kann. In Fig., 4 ist eine epitaxiale Schicht 24 mit
N-Leitung auf der Oberfläche 12 des Halbleiterkörpers 10
dargestellt, welche die vergrabene Schicht 18 und das Abdeckmus tar 22a bedecktr Biese epitaktische Schicht 24 ist durch
die bedeutende Tatsache charakterisiert„ dass sie mit Hilfe
einer einsigen Gasquelle für sehr reines Silan oder Siliciumtetrachlorid
auf der Oberfläche 12 als monokristallines Silicium im Bereich 24a und 24b und als polykristallines Silicium
Im Bereich 24e ausgebildet werden kann· Im Interess® einer
klareren Darstellung ist der Kanteneffekt beim Wachsen des polykristallinen Siliciums in Fige 4 besonders vergrössert
dargestellte Dieses polykristalline Silicium wächst um das Abdeckmuster 22a herum und kommt dadurch in direkte Kontaktverbindung
mit der vergrabenen Schicht 18. Das Aufwachsen des Kristalls über dem Oxyd-Abdeckmuster 22a führt zu einer
gut leitenden Leitungsverbindung zwischen der vergrabenen Schicht 18 und der Oberfläche 26 der ©pitaxialen Schicht 24.
Da die gut leitende Leitungsverbindung im wesentlichen durch den Karteneffekt erzielt wird, lässt sich die Zone, d.h, die
Leitungsverbindung aus polykristallinem Material durch eine Maximlerung der Umfangsflächen der Abdeckschicht vergrössern.
Anstatt aus einer einzigen Zone kann diese Leitungsverbindung
~ 14 - auch
2 09808/133 9 BaDOB1QINAL
2H0054
auch als polykristallin Zone 24c beliebiger Form vorgesehen
ßöiij. Eine Formgebung, die sich ols besonders vorteilhaft
erweist¥ besteht aus langen, schmalen Streifen, die parallel
verhältnismässig dicht nebeneinander verlaufen« Kit Hilfe
dieser Ausgestaltung kann bei der Bedeckung desselben Fläßhsnbereiches
das integrierten Halbleiterplättchens für einen
Kollektorkontakt ein maximaler Kantenoffekt und damit eine
iDasiiaal gute Eoatakt* verbindung mit der vergrabenen Schicht
18 hergestellt werdenp da der Kanteru».ffekfct wie bereits erwähnt,,
sich entlang ,jeder Kante des Abdeckmusters ausbildet
und in, diesem Bereich mit der vergrabenen Sclichtt wie bei
28a und 28b dargestellt, in Verbindung steht. In der Oberfläche 26 des derart aufgebauten Halbleiterkörpers kann, wie
in den ]?ig. 5 bis ? dargestelltt ein transistor ausgebildet
v/isrden«, Die Art der Halbleiteranordnung, die in der Oberfläche
26 feUt'ßsbaut wird«, ist unabhängig von der Erfind.ungs so dass
daß dargestellte Beispiel Dicht einschränkend wirken solle
Ss Fig. 5 ist auf dar Anordnung geaiäss Fig. 4 eine Masklerschicht
30 ausgebildet. Diese Haskierschicht besitzt
öffnungen 32 und 3%* durch welche eine in die Tiefe reichende
Diffusion für Isolierssweeke in bekannter Weise ausgeführt
wird. Diese in die Siefe reichende Diffusion wird bei einer verhältnismässig hohen Temperatur von 120O0C während einer
Dauer von drei Stunden ausgeführt, wobei eine Akzeptorverun·-
reinig-o)igf S5„BO Bor. in die freigelegten. Bereiche 36 und
der Oberfläche 26 eindiffundiert wird.
Während dieses aiiletst genannten Diffunionsschrittes diffundieren
auöh die in der vergrabenen Schicht 18 mit N+-LeItunp
enthaltenen Verunreinigungen in die Epitaxialschicht 24 mit
li-Leitung aus „ ao dass sich ein H+N-übergang entlang der gestrichelten
Linie 44 ergibt. Die Donatorverunreinigungen aus
der vergrabenen Schicht IB sammeln sich in der polykristallinen
Zone. ?4c und bciii^ken einon ohißi^ehon Kontakt \m dia Kanten
209808/1339
des BAD ORIGINAL
des üxyd-Abdeckmusters in den mit 28a und 28b bezeichneten
Beroiehen. Da die Diffusion in dem polykristallinen Silicium
der Zone 24c rascher fortschreitet, ist die gestrichelte
Linie, die den N^N-Übergaag andeutet, an dieser Stelle nach
oben ausgebeult.
In Fig. 6 ist ein Halbleiteraufbau dargestellt, bei dem die
Haskierschieht 30 entfernt und oine neue Haskierschicht 46
auf der Oberfläche 26 angeordnet ist„ Diese Masklerschicht
46 isb mit einer öffnung 48 versöhen^ durch welche eine BasisdLffusion
durchgeführt wird* so dass sich ein PN-Übergang awiochen 'lern N-leitenden Bereich 24 und dem Basisbereich 52
mit P-Leitung ausbildet.
In der Darstellung gem'dss Fig. 7 ist die Maskierschicht 46
durch oine neme Maskierschicht 54 ersetzt, wobei öffnungen
;58 und 60 zum Freilegen der Oberfläche der polykristallinen
Zone 24e bzw. eines Teils des Basisbereiches 52 vorgesehen
sind. Durch die öffnung wird eine Emitterdiffusion mit Phosphor vorgenommen, um den Emitterbereich 56 zu schaffen, der
gegen den Basisbereich 52 durch einen PN-Übergang 62 abgegrenzt
ist· Das Phosphor dringt bei diesem Diffusionsschritt felefer in die polykristalline Zone 24c ein als in den Basisbareich
zur Ausbildung des Eraitterbereiehes» Die Diffusionsgesühwindigkeit
ist ausreichend gross, dass sie sieh genügend weit nach unten ausbreitet und? wie durch die gestrichölüe
Linie 64 gekennzeichnet, den von der vergrabenen Schicht aus nach oben sich ausbreitenden Diffusionsbereich
überschneidet. Damit v/ird durch diese beiden Diffusionsvorgänge
'.lio polykristalline Zone 24c. in ihrer Gesamtheit sehr
p;ut elektrisch leitend gemacht.
Anhand dar S1Ig. .8 bis 13 wird eine weitere Ausgestaltung der
(Lffindung dargöstellt, wobei ein Draiachichtverfahren sum
'./achsen dar polykristallinen Zonen Verwendung findet. Gemäss
- 16 -
209808/133 9 bh0 original
Fig. 8 v/lrd in einem Haibleiberkörpor 10 eine vergrabene
Schicht 18 in bekannter Welse ausgebildet·. Anschllessend
wird eine erste Oxydschicht 70 bei einer niederem. Temperabur
von etwa 4500O bis etwa 6000C auf der Oberfläche 12 des HaIbleiterkörpers
10 pyrolithisch aufgebaut. Diese Oxidschicht wird, in einer Dicke von etwa 1000 bis etwa 10000 % und vorzugsweise zwischen etwa 2000 und 5000 % Dicke ausgeführt,
Anachliessend wird eine zweite Schicht 72 aus polykristallinem
Silicium mit einer Dicke zwischen etwa 1000 und 10000 51
auf der ersten Schicht angebracht. Diese zweite Schicht 72
ist vorzugsweise etwa 2000 % dick und wird ebenfalls bei einer
vorhältnismässig niederen Temperatur zwischen etwa 5000C und
90O0C ausgebildet, über dlaser zweiten Schicht 72 wird eine
dritte Oxydschicht 74 bei verhältninmässig niederen Temperaturen
zwischen etwa 45O0C und etwa 6000C hergestellt. Diö3©
Oxydschicht 74 ist dünner als die Oxydechicht 70 und bei dem
bevorzugten Ausführungsbeispiel etwa 2000 8. dick. Der Grund dafür, dass die Schicht 74 dünner ausgeführt wird als die
Schicht 70, ist darin zu sehen, dass während de3 Ätzens der
Schicht 70 auch die zurückbleibende Schicht 74 gemäss Fig.
10 entfernt wird. Auf der Schicht 74 wird eine Fotoresistschicht
angeordnet, die bereichsweise belichtet und anachliessend
entwickelt sowie gereinigt wird, um ein Abdecke muster 76 in denjenigen Bereichen auszubilden, in welchen
eine polykristalline Zone hergestellt werden soll. Dieses
Abdeckauster kann ^eda beliebige geometrische Form haben.
Das Ergebnis einer Ätzung mit Fluorwasserstoff (HF) ist in Flg. 9 dargestellt, aus der erkennbor ist, dass die Oxydschicht
74 bis auf die von der Abdeckmaske 76 geschützten Bareiche 74a und 74b durch die Ätzung entfernt wird.
Gemäss Fig. 10 wird durch eine Siliciumätzung der nicht abgedeckte
Bereich der polykristallinen Schicht 72 entfernt, so dass die als Basismaake wirksamen Teile 72a und 72b erhalten
bleiben. Während diesem Ätzvorgang i3t die Oberfläche
~ 17 - 1,2 du s
BAD ORIGINAL 209808/1339
2UQ054
12 des Halbletterkörpers durch die noch vorhandene Oxydschicht
70 geschützt. Wenn sich während der Siliclumätzung das Fotoresist-Abdeckmuster
76 abhebt, bleiben die Basismaske 72a und
72b nach wie vor durch die Oxydschichtteile 74a und 74b geschützt.
Eine veidünnte Lösung desselben Silicium-Ätzmittels
kann die Fotoresistschicht nicht abheben, so dass in diesem Fall die Verwendung der Oxydmasken 74a und 74b entfallen kann.
Jedoch wird das Verfahren, bei dem die Oxydmesken 74a und 74b
verwendet werden, als bevorzugte Ausführungsform angesehen. Der in Fig. IO dargestellte Halbleiteraufbau wird in Chromsäure
gereinigt, um jegliche Reste der Fotoresistmaske 76 zu
entfernen. Eine Fluorwasserstoffätzung entfernt άΐβ ungeschützten Bereiche der Oxydschicht 70, sowie die Teile 74a i
und 74b der dünneren dritten Oxydschicht 74 s so dass sich
der Aufbau gemäss Fig. 11 mit einer doppelschichtdicken Maske
ergibt, die die Teile 70a und 70b der unteren, auf der Oberfläche
12 des Halbleiterkörpers aufliegenden Oxydschicht sowie die darüberliegende Basismaske 72a und 72b aus polykristallinem
Silicium umfasst. Die unteren Oxydmaskenteile 70a
und 70b sind für einen guten Kontakt mit der Oberfläche 12 des Halbleiterkörpers 10 verantwortlich, während die darüberliegenden
Besismasken 72a und 72b optimale Voraussetzungen für das Wachsen eines polykristallinen Siliciums schaffen,
d.h. eine optimale Keimbildung bieten.
Dieses dreischichtige Maskierverfahren bietet wesentliche %
Vorteile. Zunächst besitzt man eine sehr grosse Flexibilität bezüglich der Temperatur während des nachfolgenden Epitaxial-Verfahrens
sowie eine weitgehende Freiheit in der Auswahl des Halbleiterträgers und der für das epitaxiale Wachsen verwendetes,
Technik. Ferner ergibt sich ein weicher und feinkörniger polykristalliner Kristallaufbau. Überdies lässt
sich damit ein als sehr vollkommen anzusehender Inselbereich auf dem Halbleiterträger schaffen„ da das Silicium-Ätamittel
niemals die Oberfläche des Halbleiterträgers berührt. Ein weiterer wichtiger Vorteil besteht darin, dass eine Dotierung
- IB - der
209808/1339 BADORiGlNAL
2HÜ054
der Oxydschicht 70a unter der polykristallinen Zone möglich
ist, die über der Basismaske ?2a aufgebaut wird, was bei
der Verwendung nur einer polykristallinen Schicht grössere Schwierigkeiten bereitet.
Die Notwendigkeit siner Dotierung wird nachfolgend im Detail
zusammen mit einer Hochspannungsdiffusionstechnik zur Herstellung
von Isolationsbereichen beschrieben.
Über dem in Fig„ 11 dargestellten Halbleiteraufbau wird eine
epitaxiale Schicht 78 mit N-Leitung aufgewachsen die Bereiche
78a t 73b sowie 7Sd aus monoki'istallinem Silicium und
Bereiche 78c sowie 78e aus polykristallinem Silicium umfasst. Die Basismasken 72a und 72b sind aus dem gleichen
Material hergestellt, so dass sie in den entsprechenden zugehörigen Bereichen 78c sowie 78e untergehen und nicht mehr
langer separat feststellbar sind.
In Fig. 15 ist ein gekoppelter Transistorschaltkreis innerhalb
des Inselbereiches 78b dargestellt, der einen Basisbereich 80? einen Emitterbereich 82 und einen Kollektorverstärkungsbereich
84 umfasst.
In den Fig. 14 bis 17 ist eine weitere Ausgestaltung der Erfindung
dargestellt, gemäss welcher ein polykristallines Halbleitermaterial auf einem Halbleiterkörper 10 aufgewachsen
werden kann. Der Silicium-Halbleiterkörper 10 wird auf
seiner Oberfläche 12 mit einer ersten Schicht 86 aus SiIiciumoxyd
bedeckt,, über der «ine zweite Schicht 88 aus polykristallinem
Silicium bei einer erhöhten Temperatur von etwa 9000C ausgebildet wird. Bei dieser Temperatur wirken
das polykristalline Silicium und das Siliciumoxyd zusammen, wodurch die Oberfläche des Oxyds im Muster des polykristallinen
Siliciums aufgerauht wird. Das polykristalline Silicium 8P wird anschliessend mit Hilfe eines herkömmlichen
- 19 - Silicium-
BAD ORIGINAL
209808/1339
Siliciuni-Äfezmittels völlig entfernt« Dadurch wird die aufgerauhte Oberfläche 89 der Oxydschicht 86 gemäss Flg. 15 freigelegt.
Auf diese aufgerauhte Oberfläche 89 wird eine Fotorasistmaske 90 aufgebracht, entsprechend dem gewünschten Verlauf der ansehlleasend aufzubauenden polykristallinen Zonen·
Die mit dieser Maske 90 nicht abgedeckten Bereiche der SiIiciufiiojcydschicht
86 werden mit Hilfe einer Fluorwasserstoff« ab κ ung entfernt«, so dass nur noch die unter der Maske 90
liegenden Teile 86a und 86b der Siliciumoxydschicht zurückbleiben»
In einara ansehlies senden Reinigungsirorgang wird die
Fotoresistmaske 90 ebenfalls entfernt. Auf der aufgerauhten Obei'fläeha wachsen die snsehliessend in einem epltaktischen
Verfahren aufgewachsenen polykristallinen Zonen 92a und 92b
Söhr viel gleichmässiger als auf dem Oxydmuster mit den Teilen
86a und 86b, die eine verhältnismässig glatte Oberfläche best
bzen.
In dan Fig. 18 bis 20 ist ein dem Ausführungsbeispiel gemäss
den Fig. 8 bis 12 entsprechendes Verfahren dargestellt, bei dem eine Dreifachätzung Verwendung findet, und welches für
den Fall beschrieben ist, dass die polykristallin Zone über
einer vergrabenen Schicht 18 im Halbleiterkörper IO aufgewachsen
werden soll. Die erste Schicht 70 wird auf der Oberfläche des Halbleiterkörper 10 bei varhältnismässig niederer
Temperatur aufgebracht und besteht aus Slliciumoxyd. Darüber wird eine Schicht 72 aus polykristallinen! Silicium angeordnet,
wobei diese Schicht 72 ihrerseits wieder mit einer
ililleiumoxydschicht 74- überdeckt ist, die ,jedoch dünner aufgebaut
wird als die Siliciuraoxydsehicht 70. Das Abdeckmuater
76 lot auf dam derart mit mehreren, Schichten überdeckten
Halbleiterkörper über dör vergrabenen Schicht 18 angeordnet, über welcher die polykristallin« Zone aufgebaut werden boII.
In Fig. 19 ist der Halblaitaraufbau nach einer Dreifaehätzung
dargestellt und umfasst nur noch den Teil 70a der
unteren Oxydschichtv dor auf der vergrabenen Schicht 18
- 20 - liegt
bMÜ ORIGINAL
209808/1339
liegt und von der Baslsmaeke 72a bedeckt ist.
Der Halbleiteraufbau nach dem Aufwachsen einer epltaxialen
Schicht 94 ist in FIg* 20 darstellt, aus der die monokristallinen
Teile 94a und 94b und die polykristalline Zona
94c erkennbar sind» Die obere Baslsmaake 72a geht beim Aufwachsen der polykristallinen Zone 94c in diese über und 1st
nachträglich nicht mehr festzustellen. Der unter der Basismaske
72a liegende Teil 70a der Oxydschieht kann mit Donaborverunreinigungen
dotiert sein, so dass sich ein Ausdlffundieren dieser Verunreinigungen bei späteren Verfahrensschritten ergibt und damit der Widerstand des Kollektorkoiitakte3
verringert wird»
In den Pig» 21 Ms 25 ist aine weitere Ausgestaltung der Erfindung dargestellt, mit der ein polykristalliner tiefliegender
Kollektorkontakt einerseits und ein durch polycristalline
Zonen Isolierbor Inselbereich geschaffen wird. Ein derartiger Aufbau 1st auch bereits in den Fig. 5 bis 7 dargestellt. Das Verfahren gemäss den Fig. 21 bis 25 ist sowohl
für die Schaffung eines Kontaktes an einer vergrabenen Schicht als auch einer polykristallinen Isolationszone geeignet.
Während der Durchführung des Verfahrens wird die Leitfähigkeit aufgrund des Kanteneffekts im Isolationsbereich herabgesetzt»
während gleichzeitig die Leitfähigkeit aufgrund des Kanteneffekts zwischen der polykristallinen Zone und der vergrabenen
Schicht besonders gut wird.
Semäse FIg. 21 wird der Halbleiterkörper IO auf der Oberfläch©
12 mit einer P-dotierfcen Maske 14 versehen, die eine öffnung 96 über einer suvor diffundierten vergrabenen Schicht
18 hat und einen Oberfläehenbereich 93 dieser Schicht freilegt, über diesem Aufbau gemä3s Fig.- 21 wird eine polykristallin©
Siliciumsehieht lOO angeordnet, die gewünschtenfalls
auch dotiert werden kann» Diese polykristalline Slllcium-
- 21 - Schicht
BAD ORIGINAL
209808/1339
2U005A
'schicht 100 liegt einstückig auf der Ilaskierschicht 14 und
dem Oberflächenabschnitt 98 auf. Eine dritte Oxydmaskierschicht
102 wird anschliessend über der Schicht 100 aufgebaut:- und mit einer Fotoresistmaske 104 entsprechend dem Verlauf
des Isoiationsbereiches versehen. Die Oxydmaskierschicht
102 ist dünner als die dotierte Oxydsehieht 14 ausgebildet.
In einer dreifachen Ätzfolge, wie sie in Verbindung mit den Fig. 8 bis 11 beschrieben wurde, unter Verwendung von Fluorwasserstoff
(HF) t wird ein Halbleiteraufbau gemäss Fig. 23
geschaffen. In einem nachfolgenden Reinigungsschritt wird
die Fotoresistmaske 104- entfernt ¥ so dass nur noch die Teile
102a * 102b und 102c der Oxydmaskierschicht zurückbleiben.
Nach der Durchführung der restlichen Atzsehritte ergibt sich
öin Halbleiteraufbau gomäss Fig. 24, bei dem im Halbleiterkörper
10 die vergrabene Schicht 18 angeordnet ist, wobei die
darauf angeordnete Haske 110 einen anderen Aufbau besitzt
als die für die Herstellung der Isolationsbereiche benötigten mehrschichtigen Hasken 106 und 108. Der Unterschied der
Hasken ergibt steh aus dem unterschiedlichen Zweck, für welchen sie angebrecht sind. Die dotierten Ilaskenteile 14a und
14-b der ersten Oxydsehicht 14; haften gleichmässig an der
Oberfläche 12 des Halbleiterkörpers 10. Die Basismasken 100a und XOOb haften ebenfalls gleichmässig auf den Maskenteilen
14a und 14b und stellen die Grundlage für die polykristallinen Zonen dar, die anschliessend aufgewachsen werden.
Der einzige polykristalline Siliciumteil 112 steht mit der vergrabenen Schicht in. Verbindung und stellt den Eontakt zu
dieser der, da der restliche Teil der Oberfläche 12 des Halbleiterkörper 10 von der Maskierschicht 14 beim Ätzen
mit dem Slliclum-Ätzmittel geschützt wird, das zum Entfernen
der nicht benötigten Teile der polykristallinen SiIiciumachicht
100 Verwendung findet. Da die in Fig. 24 dargestellte freiliegende Oberfläche 12 rein und fehlerfrei ist$
kann darüber eine gleichmässige epitaxiale Schicht aufgewachsec
- 22 - werden
2098Q8A1339 BADORlGINAt
werden. Es Ist selbstverständlich im Rahmen der Erfindung auch möglich, ein vielschichtiges Huster sowohl für die Maskierung
der Isolationsbereiche mit den Masken 106 und 108 als auch des Kollektorkontaktbereiches mit der Naske 110 gleichzeitig
zu verwenden. Zu diesem Zweck kann das vorausstehend beschriebene Verfahren lediglich dadurch geändert werden, dass
der für di© Herstellung der öffnung 96 in der ersten dotierten
Schicht 14 notwendige Verfahrenssehritt weggelassen wird*
Die dotierten Oxydmaskierschlchtea 14a und 14b sind eine bevorzugte
Ausführmigsform d@r Erfindung und können bei Anw@ndungsfällen
im Niedervoltbereich durch undotierte GxydmaP-kterschlehten
©rsetzt werden«, In. Fig« 25 ist eine -epi-
ϊ Schicht 1X4 mit ti~L@iiung üfoßr dom Halbleiteraufbau
Fig« 24 dargestellt« Diese Schicht umfasst monokrl-ίβ
Bereiche 114a, 114bt 114c und 114d sowie polykristallin©
Bereiche 3JAe f 13Af und 114g„
anhand von Figo 7 beschriebene Yerfalireiisschritt kann
Anwendung finden«., wenn der polykristalline Bereich 114f vorgasehenist,
um eine gut leitende Kontaktzone herzustellen.
Die Verfahrensschritte, die zuvor anhand der Fig. 12 und 13
besehrieben wurden, können benutzt werden, um die polykristallinen
Bereiehe 114e und 114g als Isolationsbereiche auszugestalten.
Sine bevorzugte Behandlung dieser Isolationsbereiche 114e und
114g vilrd anhand der Pig. 26 und 27 beschrieben ? wobei die
vergrabene Oöhtcht· .1.8 mit Arsen ausreichend dotiert und die
Qxydmaskierscüiehtöii 14a und 14b gemäs?? Fig. 24 mit Bor
leicht dotiert sind« um eine ausreichende Umkehr der Leitfähigkeit
in den umgebenden Bereichen zu schaffen, wenn das Bor in den nachfolgenden Diffusionsschritten ausdiffundiert.
Anschliessend wird eine epitaxiale Schicht 116 gewäss Fig.
26 gebildet, die untere leicht dotierte Teile 14a und 14b
BAD 209808/1339
dor u-aüsi'on Ka-äkiersehieht umfasst und die B&sisniasken 100a
und 100b einstückig einsehliesst, wobei diese nieht mehr nachträglich
fBututeilbar sind»
;); >i3ö β pit axiale Schicht 116 umfasst monokristalline Bereiche
il6fi% 4ISb und 116c, sowie polykristalline Bereiche 116d und
Sverfahren wird entsprechend
führt, wobei eine Diffusionamaske 118 auf dem HaIb-
gamäss B'ig. 26 angeordnet wird, weiche eine öff-
ϊ..·α&ΰ x2ü für dio Basisdiffusion und öffnungen. 122 und 124- für
dlο Diffusion der isolierenden polykristallinen Zonen besitzt.
In den Öffnungen 122 und 124· liegen die Oberflächenabachnitte
126 uad 128 dor polykristallinen Bereiche 116d und 116e frei.
Die Basiadiffusion wird derart ausgeführt„ dass sich eine Umkehr
der Leitfähigkeit- ergibt und sich ein Widerstand in der
Grössenordnung von etwa 50 bis 300 Ohm pro Quadrat einstellt.
Bei dieser durch die Pfeile angegebenen Diffusion ergeben sich leicht dotierte Bereiche. Diese Diffusion dringt sehr viel
tiefer in das polykristalline Material ein, so dass sich eine
Überlappung mit den Diffusionsbereichen ergibt, die sich von der unteren Oxydschicht her ausbreiten und das polykristalline
Material in ein Material mit B-Leitung und hohem Widerstand umwandeln. Diese Kombination einer leichten Oxyddotierung
der unteren Maskiersehicht und einer leichten Dotierung der polykristallinen Bereiche führt zu bisher unerreichten
Isolationsspannungen von etwa 150 bis etwa 200 Volt an einer epitaxialen Schicht rait einem Ohm cm. Diese Werte liegen
höher,, als sie mit einer Diffusion für Isolationsawecke erreicht werden können.
In der vorstehenden Beschreibung wurde auf ein Siliclum-JifcKtoittel
Besäug genommen, das allgemein bekannt igt und sich
öul; den Lööungabestandteilen Acetylaäure, Salpetersäure sowie
"" '"'μ ~ Fluorwas 9 er s t ο ff
BAD ORIGINAL
2 Π "J $ 0 0 / η J 9
2U005A
Fluorwasserstoffsäure zusannaensabaen kann.
Das für dia vorstehenden Ausführungsbeispiele verwendete
Halbleitermaterial ist vorzugsweise Silicium, jedoch kann
auch Germanium Verwendung finden, da gleiche Gitterstruktur vorliegt.
Das HochspannungsdiffuöiOiASWJ^fahren für die polykristallinen
laolationsberelche wird mit derselben Diffusion durchgeführt,,
die für die Basis Verwendung findet und kann bequemerwei3e
gleichzeitig mit dieser Diffusion durchgeführt werden. In den Basisbereich werden Akzeptorverunreinigungen
mit einer Konzentration von etwa 10 ^ Atomen pro cnr bis
20 3
etwa 10 Atomen/cm eindiffundiert, wobei vorzugsweise sine
etwa 10 Atomen/cm eindiffundiert, wobei vorzugsweise sine
Konzentration von etv/a 10 ^ Atomen/cnr vorgesehen wird.
BAD ORIGINAL
- 25 - I^at ent ans prn c ha
2 U ^BiI-I/ 113 0
Claims (1)
- 2Η0Ό54PatentansprücheHalbleiteranordnung mit einem in dar Oberfläche eines Halblßiterträgsrs angeordneten- Halbleiterbereich ent-Leitfähigkeit, wobei die Oberfläche des e!?©? in der Oberfläche? des Halbleiter-"ö2?!lr3O3?s \fsrlc.uft, ά s/hirah ge Ir ©anzeichnet, >\tisti siv: e:j?L-rä©Q Ahieelmuster aus sumindest einer Schicht ■?i.:iu3 dielektrischen Materials euf d©r Oberfläche des HalbJaite^trägers integrierend angeordnet ist, dass ein sweitse Abdeclnüuster auf &©r Oberfläche des Halbleiterb@reichs integrierend engeordnet ist, dass eine epitaxial e Schicht über dar Oberfläche des Halbleiterkörpers und das Halbleiterbereichs sowie dem ersten und zweiten. Abdeckmustex· aufgewachsen. istt wobei der Bereich über dem ersten wad zweiten Abdeckmuster aus polykristalliD.@ia Halbleiteraaterial besteht und jeweils als polykristallin© Son© bis zur Oberfläche der epitaxialen Schicht vorläuft, dass der übrig© Teil der epitaxialen Schicht aus moaolcristallinem Halbleitermaterial besteht,, mxd dass die polykristallinen Sonea im Kantenbereich der AMscfemster diese umfassen und sowshl in diese als auch la die Osrfläelxa des Hslbieiterträgers und des Halblei-2ο Hdlbl©iteranordaung nach Anspruch 1, dadurch g e 1: snnseichnety dass das erst© Abdeckmuster aus eiaer unteren und einer Baaissehieht besteht, dass di(v viit'}."£ß Schicht s.nß dlslelctrischesi Material iiitem& auf der OberflMcli© d©F Helbleitsrträgers209808/1339 BAD ORIGINAL2U0054ausgebildet ist, und dass die Basisschicht aus polykristallinen Halbleitermaterial bestehtt die integrierend auf der unteren Schicht ausgebildet ist,ο Halbleiteranordnung nach Anspruch 1, dadurch g e kennzeichnet, dass das zweite Abdeckmuster aus einer Schicht eines dielektrischen Materials besteht.4. Halbleiteranordnung nach Anspruch 3, dadurch g e kennseichnet, dass das dielektrische Material ein polykristallines Halbleitermaterial ist.5. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, dass das dielektrische Material des ersten und zweiten Abdeckmusters ein Oxyd des Halbleitermaterial des Trägers ist.6. Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, aas3 des dielektrische Material dotiert ist.7. Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das polykristalline Halbleitermaterial dotiert ist.8e Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Oxyd des Halbleitermaterials des ersten Abdeckmusters derart dotiert ist, dass es vom Leitfähigkeitstyp des Halbleiterträgers ist, und dass das Oxyd des Halbleitermaterials des zweiten Abdeckmusters derart dotiert ist, dass es vom Leitfähigkeitstyp des Halbleiterbereichs ist.BAD ORIGINAL 209808/13392H00549- Halbleiteranordnung nach einem oder mehreren der An- ' spräche 1 bis 8, dadurch gekennzeichnet, dass der Halbleiterträger aus Silicium besteht·10. Halbleiteranordnung nach den Ansprüchen 1 und 9S dadurch gekennzeichnet, dass das erste Abdeclcrauster aus einer unteren und einer Basisschicht besteht, daßs die untere Schicht aus dielektrischem Material einstückig auf der Oberfläch© des Halbleiterträgers ausgebildet ist, und dass die Basisschicht aus polykristallinem Silicium einstückig auf der unteren oeliicht ausgebildet ist»11» Halbleiteranordnung nach, den Ansprüchen 1 und 9* dadurch gekennzeichnet, dass das zweite Abdeekmuster aus einer polykristallinen Siliclumschlcht ■ besteht·12» Halbleiteranordnung nach einem oder mehreren der Ansprüch© 1 bis 11«, dadurch gskann zeichnet, dass das dielektrisch© Material d®s ersten und zweiten Abdeckmusters Siliciumoxid ist,13ο Halbleiteranordnung nach Anspruch 12, dadurch g e k@nns©ichnet4 dass das dielektrische Material dotiert ist.14-. Halbleiteranordnung n&Q)i Anspruch 12, dadurch g e kennzeichnet, dass die Siliciumoxydschicht des ersten Abdeckmusters derart dotiert ist, dass es vom gleichen Leitfahigkeitstyp ist wie dar Halbleiterträger, und dass das SilieluBioxyd des zweiten Abdeckmuatei's derart dotiert ist, dass es vom Leitfähigkeitstyp des Halbleit@rbereichs ist.BAD ORIGINAL 209808/133330 ,2H0054Verfahren zur Herstellung einer Halbleiteranordnung auf der Oberfläche eines Halbleiterträgers vom ersten Leitfähigkeitstyp, wobei ein Halbleiterbereich entgegenge setzten Leitfähigkeitstyps in der Oberfläche des Halbleiterträgers ausgebildet wird und die Oberfläch· des Halbleiterbereichs in der Oberfläche des Halbleiterträgers verläuft, dadurch gekennzeichnet, dass auf den Oberflächen (I2t 98) des Halbleiterträgers (10) und des Halbleiterbereichs (13) eine erste Schicht eines dielektrischen Materials (14) angeordnet und mit @in©r öffnung (96) zum Freilegen eines Teils der Oberfläche des Halblöiterbereichs (18) versehen wird, dass auf das dielektrisch^ Material und auf die freigelegte Oberfläche des Halbl©iterbereiehs eine Schicht eines polykristallinen Halbl@iterm&t©rials (100) aufgebracht wird, dass eine zweit© .Schicht ©Ines dielektrischen ?Iatsrials (102) auf dar Schicht das polykristallinen Haloleitermatarials aufgabaut wird, dass auf der zweiten dielektrischen Schicht ein© B'otoresistraaüluQ (104) angebracht und di-3 nicht abgedeckten Teile dsr sweitan dielektrischen -Schicht sowie ansehliessend der darunterliögea&sn polykristallin©!!. Schicht entfernt werden, dass nach des Batfarnsn der Fotorssistsehieht die nicht abgedeckten Tsil-a dar srstan dielektrischen Scbislrs und di® Seile der Maske aus der zweiten dielektrischen Schicht derart entfernt werden,' dass auf dar Oberfläch© das Halb-Isiteg'trägers ain® mehrschichtige erste Abdeckmaske (14at 100a) und auf dar Oberfläche des HalblaiiJsrbereishs eine einschichtige aw©ite Abdacloaasks (112) zurückbleibt, dass eine epltaxiala Schicht (114) auf dam Halblalterträger und dem Halblsiterberaich aufssviachsen wirdj wob al sich über der ersten sowie zweiten Abdeckmaske ^e ain-3 poly~ kristallin© Zone (114e, 11^-f, 114g) ausbildet, welche die Kant©nbersiühe dsr Abdeeksiask© umfasst und in direkten elektrischen Kontakt mit der daruatorli-sgandan Ober-BAD ORIGINAL 209808/1339fläche kommt, und dass während des AufWachsens der epitaxialen Schicht ein© monokristalline Schicht (114as 114bt 114c) gebildet wird, welche die übrigem der Halbleiteranordnung zugeordneten Teile der Oberflächen des Halbleiterträgers und des Halbleitärbereichs bedecken.ο Verfahren nach Anspruch 15« dadurch g@kennzeich- n e t, dass die erste dielektrische Schieht beim Aufbringen dotiert wird.α Verfahren nach Anspruch 15? dadurch gekennzeichnet, dass die polykristalline Schicht beim Aufbringen dotiert wird.18. Verfahren nach Anspruch 15« dadurch gekennzeichne tt dass die polykristallinen Zonen dotiert werdenc19« Verfahren, nach einem oder mehreren der Ansprüche 15 bis 18, dadurch gekennzeichnet, dass durch die in der Oberfläche der epitaktischen Schicht liegenden Oberflächenbereishe der über dem polykristallinen Teil der zweiten Abdeckmaske susgebildeten polykristallinen Seme eine weiter® Dotierung mit einem Dotierungsmittel vom gleichen Leitfähigkeitstyp vorgenommen wird wie für die polykristallin Schicht.20. Verfahren nach einem oder mehreren der Ansprüche 1 bis 18,, dadurch gekennzeichnet, dass durch die in der Oberfläche der epitaktischen Schicht liegende Oberfläche der über dem polykristallinen Teil der ersten Abdeckmaske ausgebildeten polykristallinen Zone eine weitere Dotierung mit einem Dotierungsraittel vom gleichen Leitfähigkeitstyp vorgenommen wird wie für die dielektrische Schicht.BAD ORIGINAL 209808/133921. Verfahren nach Anspruch 15» dadurch gekennzeichnet, dass die erste dielektrische Schicht mit einer bestimmten Dicke ausgeführt wird, und dass die zweite dielektrische Schicht dünner ausgebildet wird als die erete dielektrische Schicht.22«, Verfahren nach einem oder mehreren der Ansprüche 15 bis 21, dadurch gekennzeichnet, dass für das Halbleitermaterial Silicium verwendet wird, und dass das polykristallin« Halbleitermaterial aus polykristal~ linera Silicium besteht.BAD ORIGINAL209808/1339Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US6243770A | 1970-08-10 | 1970-08-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2140054A1 true DE2140054A1 (de) | 1972-02-17 |
Family
ID=22042478
Family Applications (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19712140043 Pending DE2140043A1 (de) | 1970-08-10 | 1971-08-10 | Verfahren zur Herstellung von Halbleiteranordnungen |
DE19712140012 Pending DE2140012A1 (de) | 1970-08-10 | 1971-08-10 | Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung |
DE19712140023 Pending DE2140023A1 (de) | 1970-08-10 | 1971-08-10 | Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung |
DE19717130637U Expired DE7130637U (de) | 1970-08-10 | 1971-08-10 | Halbleiteranordnung auf einem halbleitertraeger |
DE19717130660U Expired DE7130660U (de) | 1970-08-10 | 1971-08-10 | Halbleiteranordnung auf einem halbleitertraeger |
DE19712140054 Pending DE2140054A1 (de) | 1970-08-10 | 1971-08-10 | Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung |
Family Applications Before (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19712140043 Pending DE2140043A1 (de) | 1970-08-10 | 1971-08-10 | Verfahren zur Herstellung von Halbleiteranordnungen |
DE19712140012 Pending DE2140012A1 (de) | 1970-08-10 | 1971-08-10 | Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung |
DE19712140023 Pending DE2140023A1 (de) | 1970-08-10 | 1971-08-10 | Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung |
DE19717130637U Expired DE7130637U (de) | 1970-08-10 | 1971-08-10 | Halbleiteranordnung auf einem halbleitertraeger |
DE19717130660U Expired DE7130660U (de) | 1970-08-10 | 1971-08-10 | Halbleiteranordnung auf einem halbleitertraeger |
Country Status (8)
Country | Link |
---|---|
US (2) | US3825450A (de) |
JP (1) | JPS5024231B1 (de) |
BE (1) | BE771137A (de) |
CA (1) | CA931665A (de) |
DE (6) | DE2140043A1 (de) |
FR (1) | FR2102152A1 (de) |
GB (1) | GB1365159A (de) |
NL (1) | NL7111014A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0188291A2 (de) * | 1985-01-17 | 1986-07-23 | Kabushiki Kaisha Toshiba | Bipolare Halbleiteranordnung und Verfahren zu ihrer Herstellung |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3911559A (en) * | 1973-12-10 | 1975-10-14 | Texas Instruments Inc | Method of dielectric isolation to provide backside collector contact and scribing yield |
US4583282A (en) * | 1984-09-14 | 1986-04-22 | Motorola, Inc. | Process for self-aligned buried layer, field guard, and isolation |
US4573257A (en) * | 1984-09-14 | 1986-03-04 | Motorola, Inc. | Method of forming self-aligned implanted channel-stop and buried layer utilizing non-single crystal alignment key |
US4574469A (en) * | 1984-09-14 | 1986-03-11 | Motorola, Inc. | Process for self-aligned buried layer, channel-stop, and isolation |
US7687887B1 (en) * | 2006-12-01 | 2010-03-30 | National Semiconductor Corporation | Method of forming a self-aligned bipolar transistor structure using a selectively grown emitter |
DE102007010563A1 (de) * | 2007-02-22 | 2008-08-28 | IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik | Selektives Wachstum von polykristallinem siliziumhaltigen Halbleitermaterial auf siliziumhaltiger Halbleiteroberfläche |
-
1971
- 1971-07-30 CA CA119528A patent/CA931665A/en not_active Expired
- 1971-08-03 GB GB3636771A patent/GB1365159A/en not_active Expired
- 1971-08-09 FR FR7129101A patent/FR2102152A1/fr not_active Withdrawn
- 1971-08-09 JP JP46059668A patent/JPS5024231B1/ja active Pending
- 1971-08-10 DE DE19712140043 patent/DE2140043A1/de active Pending
- 1971-08-10 DE DE19712140012 patent/DE2140012A1/de active Pending
- 1971-08-10 NL NL7111014A patent/NL7111014A/xx unknown
- 1971-08-10 DE DE19712140023 patent/DE2140023A1/de active Pending
- 1971-08-10 DE DE19717130637U patent/DE7130637U/de not_active Expired
- 1971-08-10 DE DE19717130660U patent/DE7130660U/de not_active Expired
- 1971-08-10 DE DE19712140054 patent/DE2140054A1/de active Pending
- 1971-08-10 BE BE771137A patent/BE771137A/xx unknown
-
1972
- 1972-05-01 US US00249403A patent/US3825450A/en not_active Expired - Lifetime
- 1972-05-01 US US00249404A patent/US3825451A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0188291A2 (de) * | 1985-01-17 | 1986-07-23 | Kabushiki Kaisha Toshiba | Bipolare Halbleiteranordnung und Verfahren zu ihrer Herstellung |
EP0188291A3 (en) * | 1985-01-17 | 1987-10-28 | Kabushiki Kaisha Toshiba | Bipolar semiconductor device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
DE2140012A1 (de) | 1972-02-17 |
CA931665A (en) | 1973-08-07 |
BE771137A (fr) | 1972-02-10 |
US3825450A (en) | 1974-07-23 |
US3825451A (en) | 1974-07-23 |
JPS5024231B1 (de) | 1975-08-14 |
DE2140023A1 (de) | 1972-02-17 |
DE2140043A1 (de) | 1972-02-17 |
NL7111014A (de) | 1972-02-14 |
DE7130660U (de) | 1971-12-02 |
FR2102152A1 (de) | 1972-04-07 |
DE7130637U (de) | 1971-12-02 |
GB1365159A (en) | 1974-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10127231B4 (de) | Herstellungsverfahren eines Halbleitersubstrats | |
DE3225398A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE4447229C2 (de) | Verfahren zur Herstellung einer Halbleiterspeichervorrichtung | |
DE2808257A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE3628488A1 (de) | Isolationsstruktur in mos-bauelementen und verfahren zu ihrer herstellung | |
DE4235534A1 (de) | Verfahren zum isolieren von fets | |
EP0020998B1 (de) | Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone | |
DE2615754C2 (de) | ||
EP0013317A2 (de) | Verfahren zur Herstellung von Feldeffekttransistoren | |
DE4424933A1 (de) | Halbleiterspeichervorrichtung und Verfahren zur Herstellung derselben | |
DE10351008B4 (de) | Verfahren zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe sowie ein Halbleiterbauelement | |
DE3940674C2 (de) | ||
DE10229653A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Harstellung | |
DE2641752B2 (de) | Verfahren zur Herstellung eines Feldeffekttransistors | |
DE3540422C2 (de) | Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen | |
DE2365056A1 (de) | Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche | |
DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
DE3642234C2 (de) | Verfahren zum Herstellen einer Halbleiterspeichereinrichtung | |
DE102016108949A1 (de) | Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE2140054A1 (de) | Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung | |
DE19531618B4 (de) | Bipolartransistor, Halbleitereinrichtung mit einem Bipolartransistor und Verfahren zum Herstellen derselben | |
DE4240565A1 (de) | Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung | |
DE2752335B2 (de) | Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal | |
DE19549155C2 (de) | Verfahren zum Isolieren von Halbleitereinrichtungen in einem Siliziumsubstrat | |
DE19854911A1 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung |