DE2140012A1 - Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung - Google Patents

Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung

Info

Publication number
DE2140012A1
DE2140012A1 DE19712140012 DE2140012A DE2140012A1 DE 2140012 A1 DE2140012 A1 DE 2140012A1 DE 19712140012 DE19712140012 DE 19712140012 DE 2140012 A DE2140012 A DE 2140012A DE 2140012 A1 DE2140012 A1 DE 2140012A1
Authority
DE
Germany
Prior art keywords
semiconductor
layer
polycrystalline
silicon
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712140012
Other languages
English (en)
Inventor
John Albert Mesa Ariz. Schoeff (V.StA.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE2140012A1 publication Critical patent/DE2140012A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/98—Utilizing process equivalents or options

Description

PATENTANWÄLTE O Λ A Q Π 1 2
DIPL.-ING. LEO FLEUCHAUS DR.-ING. HANSLEYH
8 MÖNCHEN 7,. 10o A
Melchiorstraße 42
Mein Zeicher»:
Motorola 9 Ine»
9401 l^Fest Grand Avenue
Franklin Park, Illinois {
YoSt0A.
Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung
Die Erfindung betrifft eine Halbleiteranordnung mit einem Halbleiterträger, woböi ^orsugsweise in der Oberfläche des Halbleiterträgers eine vergraben© Schicht entgegengesetzter Leitfähigkeit angeordnet 1st und die Oberfläche der vergrabenen Schicht in der Oberfläch© des Halbleiterträgera verläuft«, Ferner betrifft die Erfindung ein Verfahren sur Herstellung einer solchen Halbleiteranordnung.
BAD ORIGINAL Fs/wi " Eine
209808/1334
Eine der grössten Schwierigkeiten bei der Herstellung von Transistoren in integrierten Schaltungen besteht in der Kontaktierung des Kollektorbereiches. Beim Hontieren von einseinen Transistoren auf einem Sockel kann der Kollektorbereich unter der Basis über den Sockel elektrisch angeschlossen werden. Bei integrierten Schaltungen muss dagegen der Kollektorstrom in der Regel über verhältnismäasig lange Strecken im Halbleitermaterial mit relativ hohem Widerstand fliessen. Durch die Verwendung von diffundierten vergrabenen Schichten kann ein verhältnismässig grosser Anteil dieses in Serie zum Kollektor liegenden Widerstandes eliminiert werden, jedoch ergibt sich immer noch eine Strecke relativ hohen Widerstandes zwischen der Basis und der vergrabenen Schicht und von dieser zum Kollektorkontakt auf der Oberfläche des integrierten Schaltkreises. Dieser erwähnte Aufbau hängt mit der Herstellung des Transistors zusammen, und obwohl die Nachteile durch dünnere Schichten und epitaxial aufgebaute Schichten mit geringerem Widerstand etwas verringert werden konnten, ist es nicht möglich, diese Nachteile zu beseitigen.
Die Strecke vom Kollektoranschluss zur vergrabenen Schicht kann in verschiedener Weise so ausgeführt werden, dass der Widerstand zu vernachlässigen ist. Bei integrierten Schaltkreisen mit durch dielektrisches Material isolierten Inselbereichen erwies sich ein Verfahren als zweckmässig, bei dem durch eine Diffusion die vergrabene Schicht entlang dem Umfang des Inselbereiches zur Oberfläche der Halbleiteranordnung hochgezogen wird. Bei derartigen diffusionsisolierten Schaltkreisen wird ein tief diffundierter JS^-Kollektorkontakt verwendet.
Der tief diffundierte i^-Kollektorkontakt greift so tief in die epitaxiale Schicht ein, dass er die vergrabene Schicht erreicht, wodurch die niederohmige Leiterstrecke für den Kollektorstrom geschaffen wird. Dieses Tiefdiffundieren wird
- 2 - normalerweJBe
209808/133A
BAD ORiG/NAL
3 2HQ012
normalerweise während des DiffusionsVorgangs zur Herstellung der Isolationsbereiche ausgeführt. Somit ist die IT+-IUffusion bezüglich der seitlichen Ausdehnung äquivalent zu der Diffusion von Isolationskanälen und benötigt daher grosser» Flächen als die herkömmlichen flachen Kollektorkontakte· Es ist daher wünschenswert,, eine Halbleiteranordnung und ein Herstellungsverfahren zu schaffen, mit dem ein verbesserter tiefliegender Kollektorkontakt hergestellt werden kann·
Bei der Herstellung integrierter Schaltkreise wird allgemein gefordert, dass eine ausreichende elektrische Isolation zwischen benachbarten monokristallinen Bereichen mit unter- | schiedllchem Spannungsniveau geschaffen wird· Bin Verfahren, um eine gewisse Isolation zu erzielen, besteht in dem Eindiffundieren tiefer Isolationsbereiche entsprechend einem gewünschten Küster von der Oberfläche des einkristallinen Kristalls aus. Die Diffusion wird mit einer solchen Verunreinigung ausgeführt, dass die Isolationsbereiche einen Leitfähigkeitstyp besitzen, der entgegengesetzt zu dem Leitfähigkeitstyp der epltaxlalen Schicht ist, in der die Halbleiteranordnung mit einem bestimmten Muster von PS-Übergängen ausgebildet wird. Es ist Jedoch wünschenswert« die polykristalline Isolation sowie das Verfahren zur Herstellung derselben weiter zu verbessern.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung und ein Verfahren zu deren Herstellung zu schaffen, bei der mit einer verbesserten Konfiguration für einen tiefliegenden Kollektorkontakt der Sättigungswiderstand des Kollektors verringert werden kann, und der Kollektorkontakt eine geometrische Form besitzt, die eine Vergrößerung der Umfangslinie, d.h. des Kantenbereichs des Kontaktes zulässt. Dabei sollen Möglichkeiten gefunden werden, um das Wachsen von polykristallinem Silicium zu begünstigen.
- 3 - Diese
209808/1334
BAD
Diese Aufgebe wird erfinducgsgemäss dadurch gelöst, dass ein Abdecfcmuster aus zumindest einer Schicht eines dielektrischen Materials auf der Oberfläche des Halbleiterträgere angeordnet ist, dass eine auf dem Halbleiterträger aufgewachsene epitaxial© Schicht zumindest Im Bereich über dem Abdeckmuster aus polykristallinem Halbleitermaterial und la übrigen Bereich aus monokristallinem Halbleitermaterial besteht, dass der Bereich aus polykristallinem Halbleitermaterial als polykristalline Zone bis zur Oberfläche der βpitaxialen Schicht verläuft, wobei die polykristalline Zone im Kantenbereich des Abdeckmusters dieses umfasst und sowohl in dieses als auch in die Oberfläche des Halbleiterkörpers integrierend übergeht , und dass die polykristalline Zone eine Kontaktverbindung zwischen der Oberfläche des Halbleiterkörpers und der Oberfläche der epitaxialen Schicht darstellt.
Ein weiteres Merkmal der Erfindung besteht darin, dass ein Abdeckmuster aus zumindest einer Schicht eines dielektrischen Materials auf der Oberfläche der vergrabenen Schicht angeordnet ist, dass eine auf dem Halbleiterträger aufgewachsene epitaxiale Schicht im Bereich über dem Abdeckmuster aus polykristallinem Halbleitermaterial und im übrigen Bereich aus monokristallinem Halbleitermaterial besteht, dass der Bereich aus polykristallinem Halbleitermaterial als polykristalline Zone bis zur Oberfläche der epitaxialen Schicht verläuft, wobei die polykristalline Zone im Kantenbereich des Abdeckmusters dieses umfasst und sowohl in dieses als auch in die Oberfläche der vergrabenen Schicht integrierend übergeht, und dass die polykristalline Zone eine Kontaktverbindung zwischen der vergrabenen Schicht und der Oberfläche der epitaxialen Schicht darstellt.
BAD ORIGINAL
- /f. - Das
209808/ 1334
2H0012
Das Verfahren zur Herstellung der Halbl®it®ranordnung gemäss der Erfindung besteht.- darin„ dass ein Äbdeckmuster aus einem dielektrischen Material auf der Oberfläche des Halblsiterträgars integrierend angeordnet wird, dass beim Aufwachsen einer spitaxialen Schicht über dem Abdeckrauster ©in© polykristalline Zone ausgebildet wird, welche di© Kantenbereiche des Abaeckmusters umfasst und in direktem elektrischen Kontakt mit der Oberfläche des Halbleiterträgers steht, und dass während des Aufwachsens der epltaxialen Schicht eine monokristal- ■ line Schicht gebildet wird, welche die übrigen der Halbleiteranordnung zugeordneten Teile der Oberfläche das Halbleiterträgers bedecktα
V/eitere Ausgestaltungen dar Erfindung sind Gegenstand von \ Unteransprüehenο
BAD ORIGfNAL
Weitere
209 809/1334
2U00-12
ViVi cere. Vorteile und Merkmale der Er-find.n^ flehen aus der nachfolgenden Beschreibung von AusfuhrungsbeiSTJielen in Ver bindung mit den Ansprüchen und der Zeichnung hervor. Es
einen Halbleiterkörper mit eianm aJs Schicht vorgesehener* HeIbIe* ie ^bere^ch mit euner zum Halbleiterkörper entgegengesetzten. Leitfähigkeit;
Fig. 2 den. Aufbau ß©ma.3s Fi^. 1 mit einer isolierenden Schicht und einer darauf befindlichen Potoresist maske:
Fig. 3 den Aufbau na;h einem Ätaschritt;
. 4- den Aufbau gemäac Pi^1 1 natth dem Aufbringen einer epitaktis^hen Schicht, die monokristaiim und polykristallin gewachsene Bereiche umfasst;
„ 5 den Aufbau na<*h dem Aufbringen einer weiteren isolierenden S^hi'iht und dem Ausbilden polykristalliner i. ehe;
P Fig. 6 den Aufbau gemäss Fig. 5 nach einem Mffusionsvor-
ßang;
Fig. 7 den Aufbau gemäss Fig, 6 nach dem Diffundieren eines Basisbereiehes, wobei die Oberfläche des polykristallin gewachsenen Bereiches der epitaktischen Schicht freigelegt ist;
Fig. 8 den Aufbau eines Halbleiterkörpers, der als Äusgangsmaterial für eine Dreifachätzung Verwendung findet\
BAD ORIGINAL - 5 - Fig. 9
209808/1334
2U0012 ■
Flg& 9 den Aufbau gemäss Fig0 8 nach dem Ät&en d@r oberen Schicht s
Figo 10 den Aufbau gemäss Fi go 8 nach dem Ätzen d©5? nächsten Schicht;
Figö 11 den Aufbau gemäss Fi go B nach dem Xtses. d@r dritten Schicht, wodurch ein mehrschichtiges Muster erzeugt wird, das als Ausgangsmaterial für das ¥a©hs@m einer polykristallinen. Sillciumschieht Verwendwg findet;
Fig» 12 den Aufbau g@mäss Figs 8 nach dem Aufbsdagen ©iner epitaxislen Schicht mit mosokristalliaea sad. poly- | kristallinen B©r©ichea
Figo IJ einen Transistoraufbara,,. bei de® polykristallin® epi taxiale Bereiche sgwr Isolation verwendet
I^ bis 17 einzeln.© Schritt© eines
sur Herstellmig polykristallimer Silieioofeörper über ©iner Silici-umdioxydmaske, di© der Is©li©roag dient;
IS einen mehrschichtigen Halbl@it®raufbau ii"b@r ©inam Halbleiterträger mit einer vergrabenen Schicht;
Fig. 19 den Aufbau gemäss FIg8 18 nach einer Dreifachätzung$
Fig. 20 den Aufbau gemäss Fig. 19 nach dem epitaxialen Aufwachsen einer Halbleiterschicht, wobei ein Kontakt mit der vergrabenen Schicht hergestellt wird;
Fig. 21 bis 25 Schritte eines Verfahrens zum Aufbau einer polykristallinen Halbleiterschicht für Isolationszwecke, wobei gleichzeitig ein tiefliegender Kollektorkontakt hergestellt wird;
- 6 - FiK. 26
209808/1334
BAD ORIGINAL
2U0012
Fig. 26 und 2? Schritte zur Herstellung eines Halbleiterkörpers mit einem polykristallinen ringförmigen Siliciumbereich, wobei aufgrund der Diffusionstechnik eine verhältnismässig hohe Nennspannung Verwendung finden kann.
Zur Herstellung eines tiefliegenden Kollektorkontaktes ist es bekannt rj ein Leitungsmuster aus poly kristallinem Silicium direkt auf der vergrabenen Schicht anzubringen. Anschliessend wird eine epitaxiale Schicht aus Silicium aufgewachsen, die im Bereich des polykristallinen Siliciumleitungsmusters polykristallin wächst,, so dass sich eine senkrecht stehende Zone ausbildet, die mit der vergrabenen Schicht in direkter Kontaktverbindimg steht. Die notwendige Dotierung für einen niederen '/iderstaad ergibt sich aus der Aufwärtsdiffusion aus der vergrabenen Schiebt und wahrend des Eindiffundierens des Emitters von oben» Dieses Verfahren ist nachteilig, insbesondere da die Oberfläche des 2?rägermaterials, auf welchem die einkristallinea Bereiche aufgewachsen werden, während des Ätzens des Siliciims sum Entfernen der polykristallinen Schicht leicht beschädigt werden kann» Sin weiteres Problem besteht darin, dass die dünne polykristalline Schicht beim Ätzen mit Salzsäure in der Reaktionskammer für den Epitaxialprozess entfernt wirdο Auch ist manchmal eine zusätzliche Dotierung für den Kollektorkontakt erforderlich, da die Emitterdiffusion, insbesondere fo©i Material mit hohem Widerstand, keine völlige .Sättigung der polykristallinen Zone bewirkt/Bisher wurde Siliciumtetrachlorid mit einer 100-Orientierung verwendett was zu einer schlechten Definition des polykristallinen Musters führt und für den Kontakt aufgrund der Ausbreitung der polykristallinen Zone verhältnismässig grossen Volumenraum notwendig macht.
'"s wurde daher das erfindungsgemässe Verfahren zur Herstellung von tiefliegenden polykristallinen Kontakten entwickelt, wobei auf einer Halbleiterscheibe nach dem Aufbringen eines als
- 7 ~ vergrabene
209808/133A bad orig!nal
Ί 2HQ012
vergrabene Schicht zu benutzenden Bereiches ein© Schient eines dielektrischen Materials aufgebracht wird, das z,Be aus Siliciumdioxid oder Siliciumnitrid besteht. Diese Schicht wird sodann selektiv geätzt, um ein bestimmtes unteres Muster ffe den tiefliegenden Kollaktorkontakt zu bilden· Über der als Maske dienenden Oxydschicht wird eine polykristallin© Zone aufgewachsen, so dass nach dem epitaktischen Wachsen diese Oxydschicht zwischen der polykristallinen Zone und der vergrabenen Schicht liegt« Dieses Verfahren ist besonders ©rfolgreieh aufgrund der Existenz eines Kanteneffekts, wonach das polykristalline Silicium von der Kante des Oxyds aus aunäehst für einen kleinen Abstand nach aussen wächst, feeTOi» es von dem sich aufbauenden ansehli©ss©n&©& ©iakrisfcalliaan " Material sur Ausbreitung nach oben gezwungen wird« Somit kommt die polykristalline Zone mit der vergrabenen Schicht la Kontakt verbindung« Die Donatorverunreinigung, welch© siea von der vergrabenen Schicht aus in der polykristallisea Zone saaaelt, erhöht die Leitfähigkeit, indem ein ohmlscher Tontakt um die Kanten des Oxydmusters ausgebildet wird» Durch di© standardisierte Emitterdiffusion wird die polykristallin© Z©&© von der Oberfläche der epitaxialen Schicht aus dotiertfl s@ dass der Kollektorkontakt einen sehr niederen Widerstand annimmt. Ein weiterer Torteil dieses Aufbaus stallt die Widerstandsfähigkeit des tiefliegenden Kollektorkontaktes gegen di© Salz» säureätzung im Reaktionsofen für das epitaxial® Wächsern dar* |
Die tiefliegenden polykristallinen Kollektorkontakt© undotierten Oxydmuster auf der vergrabenen Schicht in eines herkömmlichen Kollektorkontaktes können au ©iag rigeren Widerstand führen als ©ine N^-Diffusiöa grossgr reiche.
Der Effekt an der Oxydkante, «3er eu a@m Kontakt mit des* grabanen Schicht führt, kann weitergehend benutzt ward©®, di® Niederohmigkeit des Strompfades su verbessern, Dwefo eine
2Ö£8Ct/1334 bad original
Maximierung'der Umfangslänge des Oxydmusters, wobei ein nicht zusammenhängendes Muster Verwendung finden kamij wird der Kantenkontakt vergrössert und ein grösserer Anteil des gesamten Kollektorkontaktbereiehes direkt mit der vergrabenen Schicht in Verbindung gebracht»
Bei einigen Halbleiteranordnungen2 besonders solchen, die eine epitaxiale Schiebt mit hohem V/iderstandswert verwenden, wird' die polykristalline Zone mit den Donatot-verunrelnigungen durch die EmIfeterdiffusion ni&ht gesättigt und kann daher iu einer unzuverlässigen ohmisehen Kontaktverbindung mit dem Kollektor führen, da die Donatorverunr@inigun.gen von Versetaungsstellen im polykristallinen Silieium singefangen, werden» Es kann eine dritte automatische Dotierungsquelle für den polykristallinen Kontakt leicht durch die Verwendung eines dotierten unteren Oxydmusters geschaffen werden, von welehem aus die polykristalline Zone erzeugt wird, und welche zusätzlich sum Ausdiffundieren der vergrabenen Schiebt und dei* Oberflächendiffusion der1 epitaktisohan Schacht bei der- Emiteerdiffusion wirksam ist«
Wie im Fall einer polykristallinen Isolation gibt dis Verwendung einer nicht belogenen Quelle für epitaxiales Silicium, wie s.Bo Silan, ein® feinere Abgrenzung für die Grenzschicht zwischen dem polykristallinen und dem einkristalilnen Material. Auch wächst die polykristalline Zone mit nahezu vertikalen Seitenflächen und führt in engen Grenzen au einer 1 : überdeckung mit dem darunterliegenden Muster. Der auf diese Weise geschaffene Kontakt erfordert weniger Volumen und basiert auf einer Maskendimensioniarung für Kollektoraaordnungen» wie sie bei flach ausgeführten. Kollektoren Verwendung findet.
Ein weiterer Vorteil der vorliegenden Erfindung ergibt sieh durch die Verwendung eine α vielachieh feigen Afcdeoksiaaters für
- 9 - die.
BAD ORIGINAL
209808/1334
2U0012
die Herstellung eines polykristallinen tiefliegenden Kontaktes. Der aus Siliciumoxid bestehend© unter© Teil d©s Husters steht in direkter Kontaktverbindung mit dem Trägermaterial und ist mit dem oberen Teil des Abdeekmusters aus polykristallinen! Silicium überdeckt „ Durch di@ "Verwendung des unteres* Teils des Abdeckmusters werden diejenigen Bereich® auf dem Halbleiterträgermaterial gegen It sea geschützt, auf -welchen der Einkristall dureh Wachsen aufgebaut wird«.
Wi© bereits erwähnt, ©freist sich die dünn© Schiebt eines polykristallinen SiIieiurasauf dem Halbleiterträger9 ^1τ©lelae mit niederer Temperatur aufgebraefat wirdj als b©sond@rs günstiges Material für die Keimbildung beim H@rst©llen poljfeistalliner Isolationskanäle« Während des bekannten Verfateaas sMr Herstellung der polykristallinen Isolationskanal© ©speist es sieh als ©ia nahezu ©xalstes Ηοά©115 isaeia welchem sicla di@ polykristallinen Isolatioast©ile salbst aachbilaasi^iiad widersteht sogar dem Xtseinfluss von Siliciomtetraohloridg welches für gewölsalich eine polykristallin© K©iiabildung * msföht. Die Sehioht des polykristallinen Silieinms kasm Aufdaa-p.fen oder Zsrstäiib®a ^©bildet w©rdeno Die f©fip@iiatur w5rd dabei miter denjenigen Wert Tarriagert, ©b u©lehem sich ein einkristal3.is.es Silieiua beim V/©chs©n ausbildete Di® ' sufgebraehte S&hieht ist vorsugs^feise dünner- ©1s Ί/ΐΜ» Die
Korngrösse let direkt ύοά der· Temperatur abhängig, wobei
sich öxtreia feines Korn bei niede-.s·©!! Tgisperaturbersi&hen rea- ™
läset 9 wobei sich Bin nahesti völlig amorphes Material ausbildet. Die Kbrngröss© isnd die Oberflächenqualität dieser auf diese Weise geschaffenen, polykristallinen Isolationskanäle sind bei weitem besser als solchef die mit irgendeiner Oxydtechnik hergestellt werden«, Bei dem bekannten Verfahren erweist s:.ch das Itsen des dünnen polykristallinen Musters nach dem Entwickeln des Fotoresist als der schwächste Punkt dieses Materials bei der Verwendung als Basismaske. Zum Ätzen findet ein Gemisch aus Salpetersäure, Acetylsäure
— IO — vaad.
209808/1334 bad original
2U0012
und Chromsäure Verwendung, mit dem die dünne polykristalline Schicht weggeätzt wird» Wenn die dünne Schicht unmittelbar auf dem Halbleiterträger angeordnet war, kommt diese Ätzlösung mit dem einkristallinen Trägermaterial nach dem Wegätzen der Schicht in Kontakt. Wenn nicht eine verdünnte Ätzlösung verwendet und extreme Sorgfalt angewandt werden, lässt sich eine Beschädigung der Bereiche nicht vermeiden, auf welchen ein fehlerfreier Einkristall gewachsen werden soll, der den Inselbereich darstelltT in welchem ein gegen die Umgebung isolierter Transistor ausgebildet werden soll. Dieses bekannte Verfahren ist somit aussergewöhnlieh kritisch und kann durch die Erfindung in vorteilhafter Weise verbessert werden.
Dureta die Erfindung wird die oben erwähnte kritische Situation ausgeschaltet, indem auf einem unteren Abdeckmuster eine Oxydauflage angebracht wird. Im einzelnen heisst das, bevor dasjpolykristalline Material niedergeschlagen wird, werden mehrere tausend S eines Oxyds bei niederer Temperatur pyrolithisch auf dem Halbleiterträger aufgebracht. Sodann wird die dünne polykristalline Schicht bis zu der gewünschten Gesamtdicke durch Wachsen aufgebaut. Schliesslich wird eine weitere obere dünne Oxydschicht auf der polykristallinen Schicht angeordnet, die als Maske für die Ätzung der polykristallinen Siliciumsehieht dient» Diese obere dünne Oxydschicht wird verwendet, da das Silieium-Xtssmittel dazu neigt, die belichtete Fotoresistschicht abzuheben und somit die polykristalline Schicht ausser der oberen Oxydschicht angreifen würde.
Das Verfahren der Herstellung des Musters unter Verwendung einen !Fotoresist umfasst drei Ätzsehritte. Nach dem Ausrichten, Belichten und Entwickeln der Fotoresistschicht wird eine herkömmliche Ätzung mit Fluorwasserstoff (HF) durchgeführt, um die obere Oxydschicht, soweit sie nicht durch die belichtete Fotoresistschicht geschützt ist, zu entfernen. Sodann wird ein Silicium-Ätzmittel verwendet, um die nicht geschützten
- 11 - Teile
209808/1334 &'^ ~biginal
2HQ012
Teile der polykristallinen Siliciumsehieht zu entfernen. Soweit die polycristalline Schicht von der oberen Oxydschicht und der Fotoresistsehicht bedeckt ist, wird sie von dem SiIieium-Ätzmittel nicht angegriffen. Selbst wenn die Fotoresistmaske abgehoben wird, entsteht immer noch das gewünschte Muster in der polykristallinen Schicht, da die obere Oxydschicht während dieses Ätsvorgangs die abgedeckten Bereiche schützt. Wohl könnte auf die obere Oxydschicht als Maske verzichtet werden, wenn eine verdünnte Ätzlösung Verwendung findet, die die Fotoresistmaske nicht abhebt. Die ober© Oxydschicht ist jedoch sehr einfach herzustellen, indem nämlich Sauerstoff mit dem Silan zugeführt wird, so dass es sich nicht lohnt, ein Risiko durch die Verwendung eines anderen Verfahrens einzugehen» Anschliessend wird die Halbleiterscheibe in Chromsäure gereinigt9 um die Fotoresistmaske zu entfernen,und eine weitere Ätzung mit Fluorwasserstoff (HF) durchgeführt, mit welcher einerseits die untere Oxydschicht und andererseits die obere Oxydmaske, die das polykristalline Muster bedeckt, entfernt worden.
Somit erhält man das Abdeckmuster mit einer polykristallinen Schicht und der unteren Oxydschicht. Diese untere Oxydschicht bedeckt den Halbleiterlaser in den Bereichen, in welchen ein aktives Slement, z.B. ein Transistor, ausgebildet werden soll. Da die herlcömmliche Ätzung rait HF den Halbleiterträger nicht angreift, bleibt dessen Oberfläche glatt und begünstigt das gute Uachsen einer Siliciumsehieht. Die obere Oxydmaske sollte dürmer ausgeführt werden als die untere Oxydschicht? so dass diese obere Maske automatisch beim Ätzen mit entfernt wird. Nach einem entsprechenden Reinigungsschritt ist die derart präparierte Halbleiterscheibe in einem Zustand, in welchem eine Schicht epitaxial aufgewachßon werden kann«
Ein derarbiges Verfahren unter Verwendung einer Mehrfachschicht bietet wesentliche Vorteile. Zunächst ergibt sich
~ 12 - für
' BAD OBlGlNAt
209808/1334
2H0012
für den epitaxialen Kristallaufbau eine günstige Temperaturflexibilität, die Möglichkeit einer freieren Auswahl des Halbleiterträgers und der für den epitaxialen Kristallaufbau verifendeten Technik. Ferner wächst der Tristall weicher und beim polykristallinen Wachsen mit einem feineren Korn. Es ergibt sich auf dem Halbleiterträger ein Bereich mit idealen Eigenschaf fcent da die Siliciuniätzung niemals die Oberfläche des Halbleiterträgers berührt. Sin weiterer wichtiger Vorteil besteht darin, dass eine Dotierung in das Oxyd unterhalb der Kanäle, eingeführt werden kann, was sehr viel schwieriger bei der Verwendung nur einer polykristallinen Schicht auszuführen ist.
In Fig. 1 ist ein Halbleiterkörper 10 mit P-Leitung dargestellt, auf dessen Oberfläche 12 eine Maskierschicht 14 ausgebildet ist, welche eine öffnung 16 umfasst. Diese öffnung ist mit Hilfe eines herkömmlichen Fotoresist-Verfahrens hergestellt. Ba der Halbleiterkörper 10 P-leitend 1st, wird z.B. Arsen durch die Öffnung 16 eindiffundiert„ so dass ein Diffusionsbereich 18 mit N+-Leitung entsteht und sich ein PN-Übergang 20 ausbildet, der in der Oberfläche 12 als Kante 21 austritt.
Die Maskierschicht 14- sowie alle nachfolgend einrannten zusätzlichen Maskierschichten können nach Belieben entfernt und durch eine frische nicht verunreinigte Isolierschicht 22 gemäss Fig. 2 ersetzt werden, die auf der Oberfläche 12 des Halbleiterkörpers angeordnet wird* Mit Hilfe eines Fotoresist Verfahrens wird eine Maske 24 entsprechend dem Verlauf eines tiefliegenden Kollektorkonbaktes hergestellt, wobei diese Maske 24 in einem räumlichen Abstand ssum Diffusionsbereich 18 oder der Schicht verläuftt die mit dem KoI.Lektorkontakt versehen werden soll. Diese Diffusionsschicht 18 kann eine vergrabene Schicht wie bei dem beschriebenen Ausführunssbeispiel sein. Das Verfahren gemäss der Erfindung kann dazu benutzt werden, Kontaktbereiche auf tieferliegenden Schichten und
- 13 - ebenso
feAD ORiGINAL 209808/1334
ebenso auf tieferliegenden Halbleiterbereichen wi© der Diffusionsschicht 18 mit N+-LeItUiIg herzustellen. Bei dem bevorzugten Ausfütirungsbeispiel wird Siliciumdioxid oder Siliciumnitrid als isolierende Schicht 22 verwendet. Der Aufbau der Halbleifceranordnung nach einem Ausschritt 1st in Fig, 3 dargestellt, wonach der Halbleiterkörper 10 über der Diffußionsschieht is mit einem Abdeekmustex* 22a aus dielektrischem Material versehen ists das aufgrund seiner räumlichen Orientierung für die Kontaktierung der vergrabenen Schicht ¥erwendung findet. t)ber diesem Abdeckmuster 22a bildet sich während eines epitaxialen Verfahrens polykristallines Silicium, so dass damit die Ausbildung des polykristallinen SiIiciums entsprechend gewünschter Konstruktionsmuster bewirkt werden kann. In Pig» 4 ist eine epitaxiale Schicht 24 mit N-Leitung auf der Oberfläche 12 des Ealbleiterkörpers IO dargestellt, welche die vergrabene Schicht 18 und das Abdeckmuster 22a bedeckt. Diese epitaktische Schicht 24 ist durch die bedeutende Tatsache charakterisiert, dass si® mit Hilfe einer einsigen Gasquelle für sehr reines Silan ©dar Siliclumtetrachlorid auf der Oberfläch© 12 als monokristalllnes Silicium im Bereich 24a und 24b und als polykristalliß.es Silicium im Bereich 24e ausgebildet werden kann. Im Interesse einer klareren Darstellung 1st der Kanteneffekt beim Wachsen des polykristallinen Siliciums in Figo 4 besonders vergrössert dargestellte Dieses polykristalline Silicium wächst um das Abdeckmuster 22a herum und kommt dadurch in direkte Kontaktverbindung mit der vergrabenen Schicht 18. Das Aufwachsen des Kristalls über dem Oxyd-Abdeckmuster 22a führt au einer gut leitenden Leitungsverbindung zwischen der vergrabenen Schicht 18 und der Oberfläche 26 der epitaxialen Schicht 24. Da die gut leitende Leitungsverbindung im wesentlichen durch den Karteneffekt erzielt wird, lässt sich die Zone, d.h. die Leitungsverbindung aus polykristallinem Material durch eine Maximierung der TJmfangsflächen der Abdeckschicht vergrössern. Anstatt aus einer einzigen Zone kann diese Leitungsverbindung
209808/1334 BAD ORIGINAL
2U0012
auch als polykristalline Zone 24c beliebiger Form vorgesehen sein. Eine Formgebung, die sich als besonders vorteilhaft erweistt besteht aus langen, schmalen Streifen, die parallel verhältnismässig dicht nebeneinander verlaufen. Mit Hilfe dieser Ausgestaltung kann bei der Bedeckung desselben Flächenbereiches des integrierten Halbleiterplättchens für einen Kollektorkontakt ein maximaler Kanteneffekt und damit eine maxiraal gute Kontaktverbindung mit der vergrabenen Schicht 18 hergestellt werden, da der Kanteneffekt, wie bereits erwähnt, sich entlang jeder Kante des Abdeckmusters ausbildet und in diesem Bereich mit der vergrabenen Scl|cht, wie bei 28a und 28b dargestellt, in Verbindung steht. In der Oberfläche 26 des derart aufgebauten Halbleiterkörpers kann, wie in den Fig. 5 bis 7 dargestellt, ein Transistor ausgebildet werden. Die Art der Halbleiteranordnung, die in der Oberfläche 26 aufgebaut wird, ist unabhängig von der Erfindung, so dass das dargestellte Beispiel nicht einschränkend wirken soll.
Gemäss Fig. 5 ist auf der Anordnung gemäss Fig. 4 eine Maskierschicht 30 ausgebildet. Diese Maskierschicht besitzt öffnungen 32 und 34, durch welche eine in die Tiefe reichende Diffusion für Isolierzwecke in bekannter Weise ausgeführt wird. Diese in die Tiefe reichende Diffusion wird bei einer verhältnismässig hohen Temperatur von 12000O während einer Dauer von drei Stunden ausgeführt, wobei eine Akaeptorverunreinigung, z.B. Bor, in die freigelegten Bereiche 36 und der Oberfläche 26 eindiffundiert wird.
Während dieses zuletzt genannten Diffusionsschrittes diffundieren auch die in der vergrabenen Schicht 18 mit N+-Leitung enthaltenen Verunreinigungen in die Epitaxialschicht 24 mit N-Leitung aus» so dass sich ein N+N-übergang entlang der gestrichelten Linie 44 ergibt. Die Donatorverunreinigungen aus der vergrabenen Schicht 18 sammeln sich in der polykristallinen Zone 24c und bewirken einen ohmischen Kontakt um die Kanten
- 15 - des.
BAD ORIGINAL 209808/133A
21AQQ12
des Oxyd-Abdeckmusters in den mit 23a und 28b bezeichneten Bereichen· Da die Diffusion in dem polykristallinen Silicium der Zone 24c rascher fortschreitet, ist die gestrichelte Linie, die den N+N-t)bergang andeutet, an dieser Stelle nach oben ausgebeult.
In Fig. 6 ist ein Halbleiteraufbau dargestellt, bei dem die Maskierschicht 30 entfernt und eine neue Maskierschicht 46 auf der Oberfläche 26 angeordnet ist. Diese Maskierschicht 46 ist mit einer öffnung 48 versehen» durch welche eine Basisdiffusion durchgeführt wird, so dass sich ein PN-Übergang zwischen dem ^-.leitenden Bereich 24 und dem Basisbereich 52 * mit P-Ieitung ausbildet.
In der Darstellung gemäss Fig. 7 ist die Maskiersehicht 46 durch eine neue Maskierschicht 54· ersetzt, wobei öffnungen 58 und 60 zum Freilegen der Oberfläche der polykristallinen Zone 24c bzw. eines Teils des Basisbereiches 52 vorgesehen sind. Durch die öffnung wird eine Imitterdiffusion mit Phosphor vorgenommen, um den Emitterbereich 56 zu schaffen, der gegen dan Basisbereich 52 durch einen PN-Übergang 62 abgegrenzt ist. Das Phosphor dringt bei diesem Diffuslonssenritt tiefer in die polykristalline Zone 24c ein als in den Basisbereich zur Ausbildung des Emitterbereiches» Die Diffusionsgeschwindigkeit ist ausreichend gross, dass sie sich genü- | gend weit nach unten ausbreitet und, wie durch die gestrichelte Linie 64 gekennzeichnet, den von der vergrabenen Schicht aus nach oben sich ausbreitenden Diffusionsbereich überschneidet. Damit wird durch diese beiden Diffusionsvorgänge die polykristalline Zone 24c in ihrer Gesamtheit sehr gut elektrisch leitend gemacht.
Anhand der Fig. 8 bis 15 wird eine weitere Ausgestaltung der Erfindung dargestellt, wobei ein Dreischichtverfahren »um Wachsen der polykristallinen Zonen Verwendung findet. Gemäss
- 16 - Fig» 8
209808/1334 bad original
- 2H0012
Fig. 8 wird in einem Halbleiterkörper 10 eine vergrabene Schicht 18 in bekannter Weise ausgebildet. Anschliessend wird eine erste Oxydschicht 70 bei einer niederen Temperatur von etwa 4500C bis etwa 60O0C auf der Oberfläche 12 des Halbleiterkörpers 10 pyrolithisch aufgebaut. Diese Oxydschicht wird in einer Dicke von etwa 1000 bis etwa 10000 A* und vorzugsweise zwischen etwa 2000 und 5000 Ä Dicke ausgeführt. Anschliessend wird eine zweite Schicht 72 aus polykristallinem Silicium mit einer Dicke zwischen etwa 1000 und 10000 S auf der ersten Schicht angebracht. Diese zweite Schicht ist vorzugsweise etwa 2000 S dick und wird ebenfalls bei einer verbältnismässig niederen Temperatur zwischen etwa 6000C und 900°C ausgebildet, über dieser zweiten Schicht 72 wird eine dritte Oxydschicht 74 bei verhältnismässig niederen Temperaturen zwischen etwa 4500C und etwa 6000C hergestellt. Diese Oxydschicht 74 ist dünner als die Oxydschicht 70 und bei dem bevorzugten Ausführungsbeispiel etwa 2000 S. dick. Der Grund dafür, dass die Schicht 74 dünner ausgeführt wird als die Schicht 70, ist darin zu sehen, dass während des Ätzens der Schicht 70 auch die zurückbleibende Schicht 74 gemäss Fig. 10 entfernt wird. Auf der Schicht 74 wird eine Fotoresistschicht angeordnet, die bereichsweise belichtet und anschliessend entwickelt sowie gereinigt wird, um ein Abdeckmuster 76 in denjenigen Bereichen auszubilden, in welchen eine polykristalline Zone hergestellt werden soll. Dieses Abdeckmuster kann jede beliebige geometrische Form haben.
Das Ergebnis einer Ätzung mit Fluorwasserstoff (HF) ist in Fig. 9 dargestellt, aus der erkennbar ist, dass die Oxydschicht 74 bis auf die von der Abdeckmaske 76 geschützten Bereiche 74a und 74b durch die Ätzung entfernt wird.
Gemäss Fig. 10 wird durch eine Siliciumätzung der nicht abgedeckte Bereich der polykristallinen Schicht 72 entfernt, so dass die als Basismaske wirksamen Teile 72a und 72b erhalten bleiben. Während diesem Ätzvorgang ist die Oberfläche
- 17 - , 12 das
209808/1334 bad original
/?q 2UQ012
12 des Halbleiterkörpers durch die noch vorhandene Oxydschicht 70 geschützt. Wenn sich während der Sillciumätzung das Fotoresist- Abdeckmuster 76 abhebt, bleiben die Basismaske 72a und 72b nach wie vor durch die Oxydschichtteile 74a und 74b geschützt. Eine veidünnte Lösung desselben Silieium-Ätzmittels kann die Fotoresistschicht nicht abheben, so dass in diesem Fall die Verwendung der Oxydmasken 74a und 74b entfallen kann. Jedoch wird das Verfahren, bei dem die Oxydmasken 74a und 74b verwendet werden, als bevorzugte Ausführungsform angesehen. Der in Fig. 10 dargestellte Halbleiteraufbau wird in Chromsäure gereinigt, um jegliche Reste der Fotoresistmaske ?6 zu entfernen. Eine Fluorwasserstoffätzung entfernt die ungeschützten Bereiche der Oxydschicht 70, sowie die Teile 74a und 74b der dünneren dritten Oxydschicht 74, so dass sich | der Aufbau gemäss Fig. 11 mit einer doppelschichtdicken Maske ergibt, die die Teile 70a und 70b der unteren, auf der Oberfläche 12 des Halbleiterkörpers aufliegenden Oxidschicht sowie die darüberliegende Basismaske 72a und 72b aus polykristallinem Silicium umfasst. Die unteren Oxydmaskenteil® 70a und 70b sind für einen guten Kontakt mit der Oberfläche 12 des Halbleiterkörpers 10 verantwortlich, während die darüberliegenden Basismasken 72a und 72b optimale Voraussetzungen für das Wachsen eines polykristallinen Siiiciums schaffen, d.h. eine optimale Keimbildung bieten.
Dieses dreischichtige Maskierverfahren bietet wesentliche Vorteile. Zunächst besitzt man eine sehr grosse Flexibilität ™ bezüglich der Temperatur während des nachfolgenden Epitaxialverfahrens sowie eine weitgehende Freiheit in der Auswahl des Halbleiterträgers und der für das epitaxial*» Wachsen verwendete! Technik. Ferner ergibt sich ein weicher und feinkörniger polykristalliner Kristallaufbau. Überdies lässt sich damit ein als sehr vollkommen anzusehender Inselbereich auf dem Halbleiterträger schaffen, da das Sllicium-Jltzmittel niemals die Oberfläche des Halbleiterträgers berührt. Ein weiterer wichtiger Vorteil besteht darin, dass eine Dotierung
- IB - der
SAD
209808/1334
der Oxydschicht 70a unter der polykristallinen Zone möglich ist, die über der Basismaske 72a aufgebaut wird, was bei der Verwendung nur einer polykristallinen Schicht grössere Schwierigkeiten bereitet·
Die Notwendigkeit einer Dotierung wird nachfolgend im Detail zusammen mit einer Hochspannungsdiffusionstechnik zur Herstellung von Isolationsbereichen beschrieben.
über dem in Fig. 11 dargestellten Halbleiteraufbau wird eine epitaxiale Schicht 78 mit N-Leitung aufgewachsen, die Bereiche 7^a, 73b sowie 7Sd aus monokristallinem Silicium und Bereiche 78c sowie 78e aus polykristallinem Silicium umfasst. Die Basismasken 72a und 72b sind aus dem gleichen Material hergestellt, so dass sie in den entsprechenden zugehörigen Bereichen 78c sowie 78e untergehen und nicht mehr langer separat feststellbar sind.
In Fig. 13 ist ein gekoppelter Transistorschaltkreis innerhalb des Inselbereiches 78b dargestellt, der einen Basisbereich 80« einen Emitterbereich 82 und einen Kollektorverstärkungsbereich 84· umfasst.
In den Figa 14 bis 17 ist eine weitere Ausgestaltung der Er findung dargestellt, geraäss welcher ein polykristallines Halbleitermaterial auf einem Halbleiterkörper 10 aufgewachsen werden kann. Der Silicium-Halbleiterkörper 10 wird auf seiner Oberfläche 12 mit einer ersten Schicht 86 aus SiIiciumoxyd bedeckt, über der eine zweite Schicht 88 aus polykristallinem Silicium bei einer erhöhten Temperatur von etwa 9000C ausgebildet wird. Bei dieser Temperatur wirken das polykristalline Silicium und das Siliciumoxyd zusammen, wodurch die Oberfläche des Oxyds im Muster des polykristallinen Siliciums aufgerauht wird. Das polykristalline Silicium Qr- wird anschliessend mit Hilfe eines herkömmlichen
- 19 - Silicium-
209808/1334 BA
Silicium-Jitzmittels völlig entfernt. Dadurch wird die aufgerauhte Oberfläche 89 der Oxydschieht 86 gemäss Pig. 15 freigelegt. Auf diese aufgerauhte Oberfläche 89 wird eine Fotoresistmaske 90 aufgebracht, entsprechend dem gewünschten Verlauf der anschliessend aufzubauenden polykristallinen Zonen. Die mit dieser Maske 90 nicht abgedeckten Bereiche der SiIieiumoxydschicht 86 werden mit Hilfe einer Fluorwasserstoffätzung entfernt, so dass nur noch die unter der Maske 90 liegenden Teile 86a und 86b der Siliciumoxydschicht zurückbleiben. In einem anschliessenden ReinigungsVorgang wird die Fotoresistmaske 90 ebenfalls entfernt. Auf der aufgerauhten Oberfläche wachsen die anschliessend in einem epitaktischen Verfahren aufgewachsenen polykristallinen Zonen 92a und 92b " sehr viel gleichmässiger als auf dem Oxydmuster mit den Teilen 86a und 86b, die eine verhältnismässig glatte Oberfläche besitzen»
In den Fig. 18 bis 20 ist ein dem Ausführungsbeispiel 'gemäss den Fig. 8 bis 12 entsprechendes Verfahren dargestellt„ bei dem eine Dreifachätzung Verwendung findet, und welches für den Fall beschrieben ist, dass die polykristalline Zone über einar vergrabenen Schicht 18 im Halbleiterkörper 10 aufgewachsen werden soll. Die erste Schicht 70 wird auf der Oberfläche des Halbleiterkörpers IO bei verhältnismässig niederer Temperatur aufgebracht und besteht aus Siliciumoxid. Da- ä rüber wird eine Schicht 72 aus polykristallinem Silicium angeordnet, wobei diese Schicht 72 ihrerseits wieder mit einer Siliciumoxydschicht 74· überdeckt ist, die jedoch dünner aufgebaut wird als die Siliciumoxydschicht 70. Das Abdeckmuster 76 ist auf dem derart mit mehreren Schichten überdeckten Halbleiterkörper über der vergrabenen Schicht 18 angeordnet, über welcher die polykristalline Zone aufgebaut werden soll. In Fig. 19 ist der Halbleiteraufbau nach einer Dreifachätzung dargestellt und umfasst nur noch den Teil 70a der unteren Oxydschicht, der auf der vergrabenen Schicht 18
- 20 - liegt
209808/1334 bad or,g,nal
liegt und von der Basismaske 72a bedeckt ist.
Der Halbleiteraufbau nach dem Aufwachsen einer epitaxialen Schicht 94 ist in Fig. 20 dargestellt, aus der die monokristallinen Teile 94a und 94b und die polykristalline Zone 94c erkennbar sind. Die obere Basismaske 72a geht beim Aufwachsen der polykristallinen Zone 94c in diese über und ist nachträglich nicht mehr festzustellen. Der unter der Basismaske 72a liegende Tail 70a der Oxydschicht kann mit Donatorverunreinigungen dotiert sein, so dass sich ein Ausdiffundieren dieser Verunreinigungen bei späteren Verfahrensschritten ergibt und damit der Widerstand des Kollektorkontaktes verringert wird.
In den Fig. 21 bis 25 ist eine weitere Ausgestaltung der Erfindung dargestellt, mit der ein polykristalliner tiefliegender Kollektorkontakt einerseits und ein durch polykristalline Zonen isolierter Inselbereich geschaffen wird. Ein derartiger Aufbau ist auch bereits in den Fig. 5 bis 7 dargestellt. Das Verfahren gemäss den Fig. 21 bis 25 ist sowohl für die Schaffung eines Kontaktes an einer vergrabenen Schicht als auch einer polykristallinen Isolationszone geeignet. Während der Durchführung des Verfahrens wird die Leitfähigkeit aufgrund des Kanteneffekts im Isolationsbereich herabgesetzt, während gleichzeitig die Leitfähigkeit aufgrund des Kanteneffekts zwischen der polykristallinen Zone und der vergrabenen Schicht besonders gut wird.
Gemäss Fig. 21 wird der Halbleiterkörper IO auf der Oberfläche 12 mit einer P-dotierten Maske 14 versehen, die eine öffnung 96 über einer zuvor diffundierten vergrabenen Schicht 18 hat und einen Oberflächenbereich 99 dieser Schicht freilegt· Über diesem Aufbau geraäss Fig. 21 wird eine polykristalline Siliciumschicht 100 angeordnet, die gewünschtenfalls auch dotiert werden kann. Diese polykristalline Silicium-
- 21 - schicht
BAD ORIGINAL
209808/1334
2 UO012
schicht 100 liegt einstückig auf der Maskier schicht 14- und dem Oberflächenabschnitt 98 auf«, Eine dritte Oxydmaskierschicht 102 wird anschliessend über der Schicht 100 aufgebaut und mit einer Fotoresistmaske 104 entsprechend dem Verlauf des Isolationsbereiches versehen. Die Oxydmaskierschicht 102 ist dünner als die dotierte Oxydschicht 14 ausgebildet.
In einer dreifachen Ätzfolge, wie sie in Verbindung mit den Fig. 8 bis 11 beschrieben wurde, unter Verwendung von Fluorwasserstoff (HF), wird ein Halbleiteraufbau gemäss Fig. 23 geschaffen. In einem nachfolgenden Reinigungsschritt wird die Fotoresistmaßke 104 entfernt, so dass nur noch die Teile' 102a, 102b und 102c der Oxydmaskierschicht zurückbleiben. i Fach der Durchführung der restlichen Itzschritte ergibt sich ein Halbleiteraufbau gemäss Fig. 24, bei dem im Halbleiterkörper 10 die vergrabene Schicht 18 angeordnet ist, wobei die darauf angeordnete Maske 110 einen anderen Aufbau besitzt als die für die Herstellung der Isolationsbereiche benötigten mehrschichtigen Masken 106 und 108. Der Unterschied der Masken ergibt sich aus dem unterschiedlichen Zweck, für welchen sie angebracht sind. Die dotierten Maskenteile 14a und 14b der ersten Oxydschicht 14 haften gleiehmässig an der Oberfläche 12 des Halbleiterkörpers 10. Die Basisiaasken 100a und 100b haften ebenfalls gleiehmässig auf den Maskenteilen 14a und 14b und stellen die Grundlage für die polykristalli- g nen Zonen dar, die anschliessend aufgewachsen werden.
Der einzige polykristalline Siliciumteil 112 steht mit der vergrabenen Schicht in Verbindung und stellt den Kontakt zu dieser dar, da der restliche Teil der Oberfläche 12 des Halbleiterkörpers 10 von der Maskierschicht 14 beim Ätzen mit dem Silicium-ltzffiittel geschützt wird, das zum Entfernen, der nicht benötigten Teile der polykristallinen SiIiciumschicht 100 Verwendung findet. Da die in Fig# 24 dargestellte freiliegende Oberfläche 12 rein und fehlerfrei ist, kann darüber eine gleichmässige epitaxiale Schicht aufgewachsen
- 22 - werden
BAD ORtGiNAL 209808/1334
2H0012
werden. Es ist selbstverständlich im Rahmen der Erfindung auch möglich, ein vielschichtiges Muster sowohl für die Maskierung der Isolationsberaiehe mit den Masken 106 und 108 als auch des Kollektorkontaktbereiches mit der Maske 110 gleichzeitig zu verwenden. Zu diesem Zweck kann das vorausstehend beschriebene Verfahren lediglich dadurch geändert werden, dass der für die Herstellung der öffnung 96 in der ersten dotierten Schicht 14 notwendige Verfahrensschritt weggelassen wird.
Die dotierten Qxydmaskierschichten 14a und 14b sind eine bevorzugte Ausführungsform der Erfindung und können bei Anwendungsfällen im Niedervoltbereich durch undotierte Qxydmaskierschichten ersetzt werden. In Pig. 25 ist eine epitaxiale Schicht 114 mit N-Leitung über dem Halbleiteraufbau gemäss Fig. 24 dargestellt. Diese Schicht umfasst monokristalline Bereiche 114a, 114b, 114c und 114d sowie polykristalline Bereiche 114et 114f und 114g.
Der anhand von Fig. 7 beschriebene Verfahrensschritt kann Anwendung finden, wenn der polykristalline Bereich 114f vorgesehen ist, um eine gut leitende Kontaktzone herzustellen. Die Verfahrensschritte, die zuvor anhand der Fig. 12 und 13 beschrieben wurden, können benutzt werden, um die polykristallinen Bereiche 114e und 114g als Isolationsbereiche auszugestalten.
Eine bevorzugte Behandlung dieser Isolationsbereiche 114e und 114g wird anhand der Fig. 26 und 2? beschrieben, wobei die vergrabene Schicht 18 mit Arsen ausreichend dotiert und die Oxydmaskierschichten 14a und 14b gemäss Fig. 24 mit Bor leicht dotiert sind,, um eine ausreichende Umkehr der Leitfähigkeit in den umgebenden Bereichen zu schaffen, wenn das Bor in den nachfolgenden Diffuaionsschritten ausdiffundiert. Ansehliessend wird eine epitaxiale Schicht 116 gemäss Fig. 26 gebildet, die untere leicht dotierte Teile 14a und 14b
- 23 - der
BAD
20 9808/133 4
2UQ012
der unteren Maskierschicht umfasst und die Basismasken 100a und 100b einstückig einschliesst, wobei diese nicht mehr nachträglich feststellbar sind.
Diese epitaxiale Schicht 116 umfasst monokristalline Bereiche 116a, 116b und 116c, sowie polykristalline Bereiche 116d und 116e.
Das Hochspannuiigsdiffuslonsverfahren wird entsprechend Fig. 27 weitergeführt, wobei eine Diffusionsmaske 118 auf dem Halbleiteraufbau gemäss Fig. 26 angeordnet wird, welche eine öffnung 120 für die Basisdiffusion und öffnungen 122 und 124- für die Diffusion der isolierenden polykristallinen Zonen besitzt. " In den öffnungen 122 und 124 liegen die Oberflächenabschnitte 126 und 128 der polykristallinen Bereiche 116d und 116e frei. Die Basisdiffusion wird derart ausgeführt, dass sich eine Umkehr der Leitfähigkeit ergibt und sich ein Widerstand in der Grössenordnung von etwa 50 bis 300 Ohm pro Quadrat einstellt. Bei dieser durch die Pfeile angegebenen Diffusion ergeben sich leicht dotierte Bereiche. Diese Diffusion dringt sehr viel tiefer in das polykristalline Material ein, so dasa sich eine Überlappung mit den Diffusionsbereichen ergibt, die sich von der unteren Oxydschicht her ausbreiten und das polykristalline Material in ein Material mit P-Leitung und hohem Widerstand umwandeln. Diese Kombination einer leichten Oxyddotie- ä rung der unteren Maskierschicht und einer leichten Dotierung der polykristallinen Bereiche führt zu bisher unerreichten Isolationsspannungen von etwa 150 bis etwa 200 Volt an einer epitaxialen Schicht mit einem Ohm cm. Diese Werte liegen höher, als sie mit einer Diffusion für Isolationszwecke erreicht werden können.
In der vorstehenden Beschreibung wurde auf ein Silicium-Ätzmittel Bezug genommen, das allgemein bekannt ist und sich aus den Lösungsbestandteilen Acetylsäure, Salpetersäure sowie
Fluorwasserstoff
BAD ORIGINAL
209808/1334
2H0012
Fluorwasserstoffsäure zusammensetzen kann.
Das für die vorstehenden Ausführungsbeispiele verwendete Halbleitermaterial ist vorzugsweise Silicium, jedoch kann auch Germanium Verwendung finden, da gleiche Gitterstruktur vorliegt.
Das Hochspannungsdiffusionsverfahren für die polykristalli-
nen Isolationsbereiche wird mit derselben Diffusion durchgeführt, die für die Basis Verwendung findet und kann bequemerweise gleichzeitig mit dieser Diffusion durchgeführt werden. In den Basisbereich werden Akzeptorverunreinigungen
IS 3
mit einer Konzentration von etwa 10 y Atomen pro cnr bis
20 ^5
etwa 10 Atomen/cm eindiffundiert, wobei vorzugsweise eine
Konzentration von etwa 10 ' Atomen/cm* vorgesehen wird.
BAD ORIGINAL
- 25 - Patentansprüche
209808/1334

Claims (1)

  1. Patentansprüche
    Halbleiteranordnung mit einer in einem Halbleiterträger angeordneten vergrabenen Schicht, dadurch g e k β η η ~ zeichnet, dass ein Abd©ckmuster (22a) aus zumisd©st sines? Schicht eines dielektrischen Materials auf der Oberfläche (12) des Halbleiterträgers (10) angeordnet iste dass eine auf dem Halbleiterträger aufgewachsene epitaxiale Schicht (24) zumindest im Bereich über dem Abdeckmuster aus polykristallinem Halbleitermaterial (24c) und im übrigen Bereich aus monokristallinera Halbleitermaterial (24s, 24b) besteht, dass der Bereich aus polykristallinen Halbleitermaterial als polykristallin Zone.bis zur Oberfläche der epitaxialen Schicht verläuft, wobei die polykristalline Zone im Kanteribereieh des Abdeckmusters dieses umfasst (28a, 28b) und sowohl in dieses als auch in die Oberfläche des Halbleiterkörpers integrierend übergeht, und dass die polykristalline Zone eine Kontaktverbindung swisehen der Oberfläche des Halbleiterkörpers und der Oberfläche der epitaxialen Schicht darstellt.
    Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnete dass das Abdeckmuster aus einer unteren Schicht ©ines dielektrischen Materials besteht, das in die Oberfläche des Halbleiterträgers integrierend übergeht t und dass auf der unteren Schicht eine Basisschicht aus polykristallinem Halbleitermaterial angeordnet ist«,
    BAD ORIGINAL 209808/1334
    2U0012
    3» Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass das dielektrische Material dotiert ist.
    4„ Halbleiteranordnung nach Anspruch 1 und 2, dadurch gekennzeichnet,, dass das polykristalline Material dotiert ist.
    5« Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 4·, dadurch gekennzeichnet, dass das Halbleitermaterial Silicium ist.
    Sa Halbleiterenordnung nach einem oder mehreren der Ansprüche 1 bis 5» dadurch gekennzeichnet, dass das dielektrische Material Siliciumoxid ist.
    7. Halbleiteranordnung nach Anspruch 2 und 5t dadurch gekennzeichnet,, dass die untere Schicht aus Silieiumoxyd und die Basisschicht aus tiolykristalli· nem Silicium bestehen.
    8. Halbleiteranordnung nach den Ansprüchen 6 und 7» dadurch gekennzeichnet, dass das dielektrisch© Material dotiert ist.
    9. Halbleiteranordnung nach den Ansprüchen 6 und 7, dadurch gekennzeichnet, dass das polykristalline Silicium dotiert ist.
    10. Halbleiteranordnung mit einer in der Oberfläche einea Halbleiterträgers angeordneten vergrabenen Schicht entgegengesetzter Leitfähigkeit, wobei die Oberfläche der vergrabenen Schicht in der Oberfläche des Halbleiterträgers verläuft, dadurch gekennzeichnet, dass ein Abdeckmuster (22a) aus zumindest einer
    RAD ORIGINAL 209808/1334
    Schicht eines dielektrischen Materials auf der Oberfläche der vergrabenen Schicht (18) angeordnet ist» dass eins auf dem Halbleiterträger aufgewachsene epitaxial© Schicht (24) im Bereich über dem Abdeckmuster aus polykristallinen Halbleitermaterial und im übrigen Bereich aus monokristallinem Halbleitermaterial besteht, dass der Bareich aus polykristallinen* Halbleitermaterial als polycristalline Zone (24c) bis zur Oberfläche der ©pitaxialea Schicht verläuft, wobei die polykristallin Zon® im Sant@nb@reish des Abdeekmusters dieses umfasst (28as 2Sb) und sowohl in dieses als auch in die Oberfläche dar vergrabenen Schicht integrierend übergeht t und dass die polykristallin© Zone eine Kontaktverbindung zwischen der vergrabenen Schicht und der Oberfläche der epitasiaien Schicht darstellt.
    11D Halbleiteranordnung nach Anspruch 10, dadurch gekennzeichnet, dass das dielektrische Material dotiert ist und dieselbe leitfähigkeit besitzt die polykristalline Zone«
    12. Halbleiteranordnung nach Anspruch 10, dadurch g e k.ennseiehn-e tt dass das dielektrische Material aus einer Oxidschicht des Halbleitermaterial des trägers besteht,,
    15- Halbleiteranordnung nach Anspruch 10, dadurch g β kennzeichnet, dass das Abdeckmuster aus einer unteren und einer Basisschicht besteht, dass di© integrierend in dis vergrabene Schicht übergehende untere Schicht aus dem Oxyd das Halbleitermaterials des trägers besteht, und dass die Basisschieht aus einem polykristallinen Halbleitermaterial besteht, das integrierend auf der unteren Schicht angeordnet ist.
    BAD ORIGINAL
    209808/1334
    Halbleiteranordnung nach Anspruch 10, dadurch gekennzeichnet, dass das polykristalline Halbleitermaterial dotiert ist»
    15- Halbleiterenordnung nach einen oder mehreren der Ansprüche 10 bis 14 f dadurch gekennzeichne tT dass das Halbleitermaterial »Silicium ist«
    16. Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 14, dadurch gekennzeichne t, dass das dielektrische Material Siliciumoxid ist,
    17. Halbleiteranordnung nach Anspruch 13, dadurch gekennzeichnet, dass die untere Schicht des Abdeckmusters aus Siliciumoxid und die Basisschicht des Abdeckmusters aus polykristallinem Silicium besteht C
    18. Halbleiteranordnung nach Anspruch 10, dadurch gekennzeichnet, dass die polykristalline Zone dotiert ist.
    BAD
    209808/1334
    2H0012
    19- Verfahren zur Herstellung einer Halbleiteranordnung auf der Oberfläche eines Halbleiterträgars eines ersten Leitfähigkeitstyps, dadurch gekennzeichnet, dass ein Abdeckmuster aus einem dielektrischen Material auf der Oberfläche des Halbleiterträgers integrierend angeordnet wird, dass beim Aufwachsen einer epitaxialen Schicht über dem Abdeckmuster eine polykristalline Zone ausgebildet wird, welche die Kantenbereiche des Abdeckmusters umfasst und in direktem elektrischen Kontakt mit der Oberfläche des Halbleiterträgers steht, und dass während des AufWachsens der epitaacialen Schicht eins monokristalline Schicht gebildet wirdt welche di© übrigen der Halbleiteranordnung zugeordneten T©ile der Oberfläche des Halbleiter- I trägers bedsckt«
    20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass auf dem Abdeckmuster aus dielektrischem Material eine Schicht aus polykristallinem Halbleitermaterial als Basismaske angeordnet wird.
    21. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass das dielektrische. Material während des Aufbaus des Abdeckmusters dotiert wird.
    22. Verfahren nach Anspruch 19, dadurch g e k e η η ζ θ
    wird
    zeichnet, dass di© polykristalline Zone dotiert
    25. Veriehrs« nach einem oder mehreren der Ansprüche 19 bis 22, dadurch gekennzeichnet, dass das Halbleitermaterial Silicium ist.
    ··—β —α"
    BAD ORIGIN***
    209808/1334
DE19712140012 1970-08-10 1971-08-10 Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung Pending DE2140012A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US6243770A 1970-08-10 1970-08-10

Publications (1)

Publication Number Publication Date
DE2140012A1 true DE2140012A1 (de) 1972-02-17

Family

ID=22042478

Family Applications (6)

Application Number Title Priority Date Filing Date
DE19712140012 Pending DE2140012A1 (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung
DE19712140023 Pending DE2140023A1 (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung
DE19717130637U Expired DE7130637U (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem halbleitertraeger
DE19712140054 Pending DE2140054A1 (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung
DE19712140043 Pending DE2140043A1 (de) 1970-08-10 1971-08-10 Verfahren zur Herstellung von Halbleiteranordnungen
DE19717130660U Expired DE7130660U (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem halbleitertraeger

Family Applications After (5)

Application Number Title Priority Date Filing Date
DE19712140023 Pending DE2140023A1 (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung
DE19717130637U Expired DE7130637U (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem halbleitertraeger
DE19712140054 Pending DE2140054A1 (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung
DE19712140043 Pending DE2140043A1 (de) 1970-08-10 1971-08-10 Verfahren zur Herstellung von Halbleiteranordnungen
DE19717130660U Expired DE7130660U (de) 1970-08-10 1971-08-10 Halbleiteranordnung auf einem halbleitertraeger

Country Status (8)

Country Link
US (2) US3825450A (de)
JP (1) JPS5024231B1 (de)
BE (1) BE771137A (de)
CA (1) CA931665A (de)
DE (6) DE2140012A1 (de)
FR (1) FR2102152A1 (de)
GB (1) GB1365159A (de)
NL (1) NL7111014A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3911559A (en) * 1973-12-10 1975-10-14 Texas Instruments Inc Method of dielectric isolation to provide backside collector contact and scribing yield
US4573257A (en) * 1984-09-14 1986-03-04 Motorola, Inc. Method of forming self-aligned implanted channel-stop and buried layer utilizing non-single crystal alignment key
US4574469A (en) * 1984-09-14 1986-03-11 Motorola, Inc. Process for self-aligned buried layer, channel-stop, and isolation
US4583282A (en) * 1984-09-14 1986-04-22 Motorola, Inc. Process for self-aligned buried layer, field guard, and isolation
JPS61166071A (ja) * 1985-01-17 1986-07-26 Toshiba Corp 半導体装置及びその製造方法
US7687887B1 (en) * 2006-12-01 2010-03-30 National Semiconductor Corporation Method of forming a self-aligned bipolar transistor structure using a selectively grown emitter
DE102007010563A1 (de) * 2007-02-22 2008-08-28 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Selektives Wachstum von polykristallinem siliziumhaltigen Halbleitermaterial auf siliziumhaltiger Halbleiteroberfläche

Also Published As

Publication number Publication date
DE2140054A1 (de) 1972-02-17
DE2140023A1 (de) 1972-02-17
FR2102152A1 (de) 1972-04-07
NL7111014A (de) 1972-02-14
US3825450A (en) 1974-07-23
BE771137A (fr) 1972-02-10
CA931665A (en) 1973-08-07
US3825451A (en) 1974-07-23
DE7130660U (de) 1971-12-02
DE2140043A1 (de) 1972-02-17
GB1365159A (en) 1974-08-29
JPS5024231B1 (de) 1975-08-14
DE7130637U (de) 1971-12-02

Similar Documents

Publication Publication Date Title
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE10101568B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE3437512C2 (de) Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung
DE3225398A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2808257A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3327301A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE4413815A1 (de) Herstellungsverfahren für eine Halbleitervorrichtung
DE2718779A1 (de) Mis-halbleiter-bauelement und verfahren zu dessen herstellung
DE2824419C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2615754C2 (de)
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE19630128C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, die durch einen Oxidfilm einer Elementisolation unterliegt, und mit diesem Verfahren hergestellte Halbleitervorrichtung
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE112021001585T5 (de) Halbleiterbauelement
DE19521469B4 (de) Hochspannungstransistorstruktur für eine Halbleitervorrichtung sowie Verfahren zu deren Herstellung
DE19900610A1 (de) Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium und Herstellungsverfahren hierfür
DE2140012A1 (de) Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung
DE3133548C2 (de)
DE4411851C2 (de) Halbleitervorrichtungen mit Grabenisolierstruktur, die einen Kanal-dotierten Bereich aufweist, und Herstellungsverfahren dafür
DE19531618B4 (de) Bipolartransistor, Halbleitereinrichtung mit einem Bipolartransistor und Verfahren zum Herstellen derselben
DE4215010C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung