DE19630128C2 - Verfahren zur Herstellung einer Halbleitervorrichtung, die durch einen Oxidfilm einer Elementisolation unterliegt, und mit diesem Verfahren hergestellte Halbleitervorrichtung - Google Patents

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung, welche eine Struktur aufweist, bei welcher Elemente durch einen Oxid­ film voneinander isoliert sind, und eine mit diesem Ver­ fahren hergestellte Halbleitervorrichtung.

Während der Integrationsgrad durch eine Verfeinerung von Halbleiterelementen verbessert wird, ist einer der Faktoren, der über den Integrationsgrad entscheidet, eine Elementisolation. Fünf Anforderungen für eine Elementiso­ lation sind ein kleiner Element-zu-Element-Leckstrom, eine hohe Isolationsspannungsfestigkeit, ein flacher Ele­ mentisolationsbereich bezüglich Elementbereichen, ein kleiner Elementisolationsbereich und eine kleine Bela­ stung auf Enden des Elementisolationsbereichs. Das Ele­ mentisolationsverfahren wird nun begutachtet und seine Probleme werden aufgelistet.

Typische Verfahren der Elementisolation beinhalten ein Verfahren einer lokalen Oxidation von Silizium bzw. LOCOS-Verfahren bzw. Isoplanarverfahren, ein verbessertes LOCOS-Verfahren und ein Grabenisolationsverfahren. Das LOCOS-Verfahren ist in der Lage, ein Siliziumsubstrat zur Verwendung des damit ausgebildeten thermischen Oxida­ tionsfilms als einen Elementisolationsbereich selektiv zu oxidieren.

Die Fig. 14 bis 17 zeigen Schnittansichten, die einen Verfahrensfluß des herkömmlichen LOCOS-Verfahrens darstellen. Das Verfahren des LOCOS-Verfahrens wird nun unter Bezugnahme auf diese Figuren beschrieben.

Wie es in Fig. 14 gezeigt ist, wird zuerst ein Oxid­ dünnfilm 22 auf einem Siliziumsubstrat 21 ausgebildet und ein Nitridfilm 23 wird auf den Oxidfilm 22 abgeschieden. Der Oxidfilm 22 ist in der Lage, zu verhindern, daß das Si­ liziumsubstrat 21 Kristalldefekte entwickelt, die von einer Belastung herrühren, welche auf den Nitridfilm 23 ausgeübt wird.

Wie es in Fig. 15 gezeigt ist, werden Teile des Oxid­ films 22 und des Nitridfilms 23 durch Ätzen entfernt, um lediglich Abschnitte zur Ausbildung eines Elementbereichs zurückzulassen. Dann werden die Filme in diesem Zustand oxidiert. Der Abschnitt unter dem Nitridfilm 23 wird kaum oxidiert, da der Diffusionskoeffizient eines Oxidationsmit­ tels in dem Nitridfilm 23 klein ist, und lediglich ein Ab­ schnitt, an dem das Siliziumsubstrat 21 freiliegt, wird se­ lektiv oxidiert.

Folglich wird ein LOCOS-Oxidfilm 24, der eine große Dicke aufweist, selektiv ausgebildet, wie es in Fig. 16 ge­ zeigt ist. Der LOCOS-Oxidfilm 24 dient als ein Elementiso­ lationsfilm. Dann wird der Nitridfilm 23 durch Ätzen ent­ fernt, wie es in Fig. 17 gezeigt ist. Der LOCOS-Oxidfilm 24 wird an jedem Endabschnitt des Elementisolationsbereichs glatt mit dem Siliziumsubstrat 21 verbunden. Deshalb weist jeder Endabschnitt des Elementisolationsbereichs einen ge­ glättet konischen Abschnitt auf, der als Vogelschnabel 25 bezeichnet wird. Dieser Vogelschnabel 25, welcher zum Ab­ flachen wirkungsvoll ist, ist eine wesentliche Vergrößerung des Elementisolationsbereichs und führt zu einem Problem bei einer Verbesserung des Integrationsgrads.

Um die Länge des Vogelschnabels 25 zu verringern, ist das herkömmliche LOCOS-Verfahren verbessert worden. Ein solches Verfahren wird im allgemeinen als ein verbessertes LOCOS-Verfahren bezeichnet.

Die Fig. 18 bis 21 zeigen Schnittansichten, die ei­ nen ersten Typ eines solchen verbesserten LOCOS-Verfahrens darstellen. Unter Bezugnahme auf die Fig. 18 bis 21 wird nun der erste Typ des verbesserten LOCOS-Verfahrens be­ schrieben.

Wie es in Fig. 18 gezeigt ist, werden zuerst aufeinan­ derfolgend ein Oxidfilm 42, ein Polysiliziumfilm 43 und ein Nitridfilm 44 auf ein Siliziumsubstrat 41 abgeschieden. Dann wird der Nitridfilm 44 durch Ätzen zum teilweisen Freilegen des Polysiliziumfilms 43 selektiv entfernt, wie es in Fig. 19 gezeigt ist.

Dann wird zur Definition eines Elementisolationsbe­ reichs durch Oxidation ein LOCOS-Oxidfilm 45 ausgebildet, wie es in Fig. 20 gezeigt ist. Bei einer solchen Oxidation wird ein Oxidationsmittel in den Polysiliziumfilm 43 und das Siliziumsubstrat 41 diffundiert und die Menge des Oxi­ dationsmittels, das das Siliziumsubstrat 41 erreicht, wird, verglichen mit dem Fall, bei dem kein Polysiliziumfilm 43 vorgesehen ist, verringert, wodurch die Länge eines Vogel­ schnabels unterdrückt wird. Dann werden der Nitridfilm 44, der Polysiliziumfilm 43 und der Oxidfilm 42 durch Ätzen entfernt, wodurch Elemente durch den LOCOS-Oxidfilm 45 von­ einander isoliert werden können, wie es in Fig. 21 gezeigt ist.

Bei diesem Verfahren ist jedoch eine Steigung eines En­ des (wo ein Vogelschnabel ausgebildet wird) des LOCOS-Oxid­ films 45 so steil, daß Licht durch die Steigung an dem Ende des LOCOS-Oxidfilms 45 teilweise reflektiert wird, wenn ei­ ne Gateelektrode in einem Transferschritt gemustert wird und von einer Seitenoberfläche zu der Gateelektrode gerich­ tet wird, so daß unvorteilhafterweise ein solches Phänomen verursacht wird, die Lichthofbildung bezeichnet wird, daß die Gateelektrode entlang eines Maskenmusters nicht gemu­ stert wird.

Fig. 22 zeigt eine Schnittansicht zur Darstellung des Lichthofbildungsphänomens. Ein Gateelektrodenteil ist durch einen Gateoxidfilm 27 und einen Polysiliziumfilm 28 ausge­ bildet, während ein Draht durch eine Wolframsilizidschicht 29 ausgebildet ist. Eine Resistschicht 30 und eine Maske 31 werden zur Musterung einer Gateelektrode verwendet. Die Re­ sistschicht 30, welche aus einem positiven Typ besteht, wird zersetzt, wenn Licht darauf gerichtet wird. Wenn es keine Lichthofbildung gibt, wird die Gateelektrode so gemu­ stert, daß sie korrekt die Form der Maske 31 widerspiegelt, wie es durch gestrichelte Linien in Fig. 22 gezeigt ist. Wenn es eine Lichthofbildung gibt, wird jedoch ein Strahl 32 von der Wolframsilizidschicht 29 reflektiert, und das Licht wird ebenso von einer Seitenoberfläche eines Ab­ schnitts der Resistschicht 30 zugeführt, welche mit der Maske 31 bedeckt ist, und daher wird unvorteilhafterweise ein Resistfilm 33 gemustert, wie es durch durchgezogene Li­ nien in Fig. 22 gezeigt ist.

Wenn anisotropes Ätzen durch den Resistfilm 33 durchge­ führt wird, der als Maske dient, wird eine trapezförmige Gateelektrode 46 ausgebildet, wie es in Fig. 23 gezeigt ist.

Die Fig. 24 bis 26 zeigen Schnittansichten, die ei­ nen zweiten Typ des verbesserten LOCOS-Verfahrens darstel­ len. Unter Bezugnahme auf die Fig. 24 bis 26 wird nun der zweite Typ des verbesserten LOCOS-Verfahrens beschrie­ ben.

Wie es in Fig. 24 gezeigt ist, wird ein Silizium­ substrat 51 durch Ätzen auf eine konische Weise teilweise entfernt, wird ein Oxidfilm 52 auf der gesamten Oberfläche ausgebildet und wird ein Nitridfilm 53 auf die gesamte Oberfläche abgeschieden, um danach durch Ätzen teilweise entfernt zu werden.

Danach wird eine Oxidation derart durchgeführt, daß ein LOCOS-Oxidfilm 54 ausgebildet wird, wie es in Fig. 25 ge­ zeigt ist. Danach wird der Nitridfilm 53 entfernt, wie es in Fig. 26 gezeigt ist. Der LOCOS-Oxidfilm 54 wird auf ei­ nem Abschnitt ausgebildet, an welchem das Siliziumsubstrat 51 durch Ätzen entfernt ist, wodurch eine Stufe zwischen einem Elementisolationsbereich und einem Elementbereich verringert wird. Somit wird das Problem einer Lichthofbil­ dung vermieden, während unvermeidlich immer noch ein Vogel­ schnabel ausgebildet wird.

Ein Grabenisolationsverfahren ist in der Lage, sowohl die Probleme des Vogelschnabels als auch der Lichthofbil­ dung zu vermeiden. Die Fig. 27 bis 29 zeigen Schnittan­ sichten, die das Grabenisolationsverfahren darstellen. Das Grabenisolationsverfahren wird nun unter Bezugnahme auf die Fig. 27 bis 29 beschrieben.

Zuerst wird ein Oxidfilm 22 auf der gesamten Oberfläche eines Siliziumsubstrats 21 ausgebildet und danach wird ein Nitridfilm 23 auf die gesamte Oberfläche abgeschieden. Die anderen Bereiche, als die, die mit einem Graben versehen werden, werden dann mit einer Resistschicht (nicht gezeigt) bedeckt. Diese Resistschicht wird als Maske verwendet, um den Nitridfilm 23, den Oxidfilm 22 und das Siliziumsubstrat 21 anisotrop zu ätzen, wodurch ein Graben 34 definiert wird. Dann wird Bor 35 in Boden- und Seitenoberflächen des Grabens 34 injiziert, um einen Element-zu-Element-Leckstrom zu verhindern, wodurch eine Störstellenschicht 36 aus Bor ausgebildet wird, wie es in Fig. 27 gezeigt ist.

Die Bodenoberfläche und eine Seitenwand des Grabens 34 werden gereinigt und das Innere des Grabens 34 wird dünn thermisch oxidiert, um einen thermischen Oxidationsfilm 39 auszubilden, wie es in Fig. 28 gezeigt ist. Dann wird ein CVD-(chemische Dampfphasenabscheidung)-Oxidfilm 37 mit einer Dicke abgeschieden, die das Innere des Grabens 34 auffüllt, wodurch ein Grabenisolationsbereich 38 aus­ gebildet wird, wie es in Fig. 29 gezeigt ist.

Das Grabenisolationsverfahren weist weder einen Vo­ gelschnabel noch ein Problem der Lichthofbildung auf. Je­ doch wird eine Belastung verursacht, wenn der Oxiddünn­ film in dem Graben 34 ausgebildet wird, und daher wird ein kleiner Leckstrom über den Elementen entwickelt.

Wie es zuvor beschrieben worden ist, weisen die her­ kömmlichen Elementisolationsverfahren verschiedene Pro­ bleme, wie zum Beispiel eine Lichthofbildung, einen Vo­ gelschnabel und einen kleinen Leckstrom über den Elemen­ ten, auf.

Aus BURGHARTZ, I. N. et al.: "Partial Isolation Structure for Reduced Bipolar Transistor Parasitics", IEEE Electron Device Letters, Bd. 13, Nr. 8, August 1992, Seiten 424 bis 426 ist eine verbesserte Isolationsstruktur bekannt. Eine T-förmige Rille wird in einen dielektrischen Film geätzt. Danach wird ein selektives epitaktisches Wachstum durchgeführt, um die Rille aufzufüllen. Ein flacher Ab­ schnitt der T-förmigen Rille, welcher bei dem epitakti­ schen Wachstum nicht aufgefüllt worden ist, wird mittels einer Abscheidung von Polysilizium aufgefüllt. Die Auf­ gabe, die durch die vorhergehende Struktur gelöst wird, besteht darin, eine Kollektor/Basis-Kapazität und einen Basiswiderstand zu verbessern, und diese Aufgabe wird durch den flachen Abschnitt der Rille gelöst, in welchem ein Basiskontaktdiffusionsbereich in Kontakt mit dem Bo­ den dieses flachen Abschnitts ausgebildet ist.

Aus der US-A-4 763 183 ist eine SOI-Vorrichtung und ein Verfahren zu deren Herstellung bekannt. Bei dem Ver­ fahren wird ein Bereich eines Isolationsmaterials auf ei­ nem Substrat ausgebildet. In diesem Bereich wird ein lei­ tender Pfad ausgebildet, welcher das Substrat berührt. Ein Isolationsbereich wird auf beiden Seiten eines Halb­ leiterelements ausgebildet, welches auf dem Isolationsma­ terial ausgebildet wird. Somit enthält die endgültige Struktur eine T-förmige Rille, die mit einem elektrisch leitenden Material, wie zum Beispiel einem Halbleiterma­ terial, aufgefüllt ist.

Aus der US-A-5 364 800 ist eine Halbleitervorrichtung bekannt, die aufweist: ein Halbleitersubstrat; einen auf dem Halbleitersubstrat ausgebildeten Oxidfilm, wobei der Oxidfilm auf seiner Oberfläche mit einer Rille versehen ist, die eine Öffnung aufweist, wobei die Rille in einem Abschnitt, der tiefer als eine vorgeschriebene Tiefe von der Oberfläche des Oxidfilms ist, inwendig verjüngt ist; einen der durch ein Auffüllen der Rille ausgebildeten Halbleiterbereich; und ein Halbleiterbaulelement, das in einem Bereich des Halbleiterbereichs ausgebildet ist.

Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zur Herstellung einer Halbleitervorrich­ tung, welches Elemente mit weder einer Lichthofbildung noch einer Ausbildung eines Vogelschnabels bei einer Her­ stellung voneinander isolieren kann, während ein Leck­ strom, der über die Elemente fließt, minimiert wird, und eine mit diesem Verfahren hergestellte Halbleitervorrich­ tung zu schaffen.

Diese Aufgabe wird erfindungsgemäß durch ein Verfah­ ren nach Anspruch 1 und eine Vorrichtung nach Anspruch 15 gelöst.

Weitere vorteilhafte Ausgestaltungen der vorliegenden Erfindung sind Gegenstand der Unteransprüche.

Gemäß einem ersten Aspekt der vorliegenden Erfindung weist ein Verfahren zur Herstellung einer Halbleitervor­ richtung, welche durch einen Oxidationsfilm einer Ele­ mentisolation unterliegt, die folgenden Schritte auf: (a) Vorbereiten eines Halbleitersubstrats; (b) Ausbilden eines Oxidfilms auf dem Halbleitersubstrat; (c) selektives Ent­ fernen des Oxidfilms zur Ausbildung einer Rille und Auffül­ len der Rille, wodurch ein Halbleiterbereich derart ausge­ bildet wird, daß die Rille in einem Abschnitt inwendig ver­ jüngt ist, welcher tiefer als eine vorgeschriebene Tiefe von einer Oberfläche des Oxidfilms ist; und (d) Ausbilden eines Halbleiterelements in einem Bereich des Halbleiterbe­ reichs, welcher flacher als die vorgeschriebene Tiefe ist, während der Schritt (d) so ausgelegt ist, daß das Halblei­ terelement derart ausgebildet wird, daß sich die Verjüngung der Rille unter mindestens einem Teil eines Diffusionsbe­ reichs befindet, der das Halbleiterelement ausbildet.

Gemäß einem zweiten Aspekt der vorliegenden Erfindung weist Schritt (d) die folgenden Schritte auf: (c-1) selek­ tives Entfernen des Oxidfilms zur Ausbildung der Rille, die durch einen Teil des Oxidfilms geht und eine Bodenoberflä­ che aufweist, welche durch eine freigelegte Oberfläche des Halbleitersubstrats definiert ist; und (c-2) Auffüllen der Rille zur Ausbildung des Halbleiterbereichs.

Gemäß einem dritten Aspekt der vorliegenden Erfindung weist Schritt (c-2) die folgenden Schritte auf: (c-2-1) Ausbilden einer amorphen Schicht auf der Bodenoberfläche der Rille; und (c-2-2) Auffüllen der Rille zur Ausbildung eines Teilhalbleiterbereichs, welcher im Halbleitertyp zu dem Halbleitersubstrat unterschiedlich ist, und zur Ausbil­ dung des Halbleiterbereichs durch die amorphe Schicht und den Teilhalbleiterbereich.

Gemäß einem vierten Aspekt der vorliegenden Erfindung weist Schritt (c) die folgenden Schritte auf: (c-1) selek­ tives Entfernen des Oxidfilms zur Ausbildung der Rille, oh­ ne daß diese durch den Oxidfilm geht; und (c-2) Auffüllen der Rille zur Ausbildung des Halbleiterbereichs.

Gemäß einem fünften Aspekt der vorliegenden Erfindung ist Schritt (c-2) so ausgelegt, daß der Halbleiterbereich so ausgebildet wird, daß ein ungefüllter Raum in einem obe­ ren Teil der Rille zurückbleibt.

Gemäß einem sechsten Aspekt der vorliegenden Erfindung weist Schritt (c) die folgenden Schritte auf: (c-1) selek­ tives Entfernen des Oxidfilms zur Ausbildung einer Durch­ gangsrille, die durch einen Teil des Oxidfilms geht; (c-2) Auffüllen der Durchgangsrille zur Ausbildung eines monokri­ stallinen Halbleiterbereichs; und (c-3) Oxidieren der Ober­ fläche des Halbleitersubstrats zur Ausbildung eines zweiten Oxidfilms und Blockieren des Bodenabschnitts der Durch­ gangsrille mit dem zweiten Oxidfilm zur Ausbildung der Rille, die einen Bodenabschnitt aufweist, der durch den zweiten Oxidfilm definiert ist.

Gemäß einem siebten Aspekt der vorliegenden Erfindung beinhaltet die Rille eine Mehrzahl von Rillen, und beinhal­ tet der Halbleiterbereich eine Mehrzahl von Halbleiterbe­ reichen, ist Schritt (c) so ausgelegt, daß er die Mehrzahl von Rillen zur Ausbildung jeweiliger der Mehrzahl von Halb­ leitervorrichtungen auffüllt, und sind die Mehrzahl von Halbleiterbereichen durch Epitaxie mit Keimen ausgebildet, welche jeweils durch das Halbleitersubstrat definiert sind, während Störstellenverteilungen der Mehrzahl von Halblei­ terbereichen so eingestellt werden, daß sie zueinander un­ terschiedlich sind.

Gemäß einem achten Aspekt der vorliegenden Erfindung weist eine Halbleitervorrichtung auf: ein Halbleiter­ substrat; einen Oxidfilm, welcher auf dem Halbleiter­ substrat ausgebildet ist, um auf seiner Oberfläche mit ei­ ner Rille versehen zu sein, die ein derartige Öffnung auf­ weist, daß die Rille in einem Abschnitt, welcher tiefer als eine vorgeschriebene Tiefe von der Oberfläche des Oxidfilms ist, inwendig verjüngt ist; einen Halbleiterbereich, welcher durch ein Auffüllen der Rille ausgebildet ist; und ein Halbleiterelement, das in einem Bereich des Halbleiterbe­ reichs, welcher flacher als die vorgeschriebene Tiefe ist, derart ausgebildet ist, daß sich die Verjüngung der Rille unter mindestens einem Teil eines Diffusionsbereichs befin­ det, der das Halbleiterelement ausbildet.

Gemäß einem neunten Aspekt der vorliegenden Erfindung ist die Bodenoberfläche der Rille durch die Oberfläche des Halbleitersubstrats definiert.

Gemäß einem zehnten Aspekt der vorliegenden Erfindung ist die Bodenoberfläche der Rille durch einen Teil des Oxidfilms definiert.

Gemäß einem elften Aspekt der vorliegenden Erfindung ist die Höhe der Oberfläche des Halbleiterbereichs niedri­ ger als die der Oberfläche des Oxidfilms und ist ein Teil des Halbleiterelements über dem Halbleiterbereich ausgebil­ det, während der oberste Teil des Halbleiterelements zu der Oberfläche des Oxidfilms bündig ist.

Gemäß einem zwölften Aspekt der vorliegenden Erfindung weist der Halbleiterbereich auf: eine amorphe Schicht, wel­ che auf der Bodenoberfläche der Rille ausgebildet ist; und einen Teilhalbleiterbereich, welcher durch ein Auffüllen der Rille auf der amorphen Schicht ausgebildet ist, während der Teilhalbleiterbereich im Halbleitertyp zu dem Halblei­ tersubstrat unterschiedlich ist.

Bei dem Verfahren zur Herstellung einer Halbleitervor­ richtung gemäß dem ersten Aspekt der vorliegenden Erfindung ist die Rille, die im Schritt (c) ausgebildet wird, in dem Abschnitt inwendig verjüngt, welcher tiefer als die vorge­ schriebene Tiefe von der Oberfläche des Oxidfilms ist, wäh­ rend das Halbleiterelement im Schritt (d) in dem Bereich des Halbleiterbereichs ausgebildet wird, welcher flacher als die vorgeschriebene Tiefe ist, wodurch der Bereich, der mit dem Halbleiterelement versehen ist, nicht von der Ver­ jüngung beeinflußt wird.

Der Abschnitt der Rille, welcher tiefer als die vorge­ schriebene Tiefe ist, wird im Schritt (c) inwendig ver­ jüngt, und das Halbleiterelement wird derart ausgebildet, daß sich die Verjüngung unter mindestens einem Teil des Diffusionsbereichs zur Ausbildung des Halbleiterelements im Schritt (d) befindet, wodurch verhindert werden kann, daß eine Verarmungsschicht durch die Verjüngung der Rille die Oberfläche des Halbleitersubstrats erreicht, wenn eine Rückwärtsvorspannung an den Diffusionsbereich zur Ausbil­ dung des Halbleiterelements angelegt wird.

Folglich kann der spezifische Schichtwiderstand des Diffusionsbereichs zur Ausbildung des Halbleiterelements ausreichend verringert werden und kann die Isolationsspan­ nungsfestigkeit der Vorrichtung verbessert werden.

Außerdem wird der zurückbleibende thermische Oxidfilm in einen Elementisolationsoxidfilm eingebracht, nachdem die Rille im Schritt (c) in dem Oxidfilm ausgebildet ist, wo­ durch kein Vogelschnabel verursacht wird.

Weiterhin ist die Behandlung zur Ausbildung des Oxid­ films, welche im Schritt (b) ausgeführt wird, keine Lokal­ oxidationsbehandlung, wodurch durch die Oxidation im Schritt (b) keine Belastung verursacht wird. Deshalb fließt kein feiner Leckstrom über das Halbleiterelement und ein anderes Halbleiterelement.

Bei dem Verfahren zur Herstellung einer Halbleitervor­ richtung gemäß dem zweiten Aspekt der vorliegenden Erfin­ dung wird im Schritt (c-1) die Rille ausgebildet, die eine Bodenoberfläche aufweist, die durch die freigelegte Ober­ fläche des Halbleitersubstrats definiert ist, wodurch im Schritt (c-2) ein monokristalliner Halbleiterbereich durch Epitaxie von einem Keim ausgebildet werden kann, der durch das Halbleitersubstrat definiert ist.

Folglich verbessert die Halbleitervorrichtung, die durch das Herstellungsverfahren gemäß dem zweiten Aspekt der vorliegenden Erfindung hergestellt ist, die Trägerbe­ weglichkeit des Halbleiterelements, welches in dem Halblei­ terbereich ausgebildet ist, wodurch ein Halbleiterelement ausgebildet werden kann, das eine hohe Betriebsgeschwindig­ keit aufweist.

Bei dem Verfahren zur Herstellung einer Halbleitervor­ richtung gemäß dem dritten Aspekt der vorliegenden Erfin­ dung ist der Teilhalbleiterbereich im Halbleitertyp zu dem Halbleitersubstrat unterschiedlich, wodurch der Teilhalb­ leiterbereich unabhängig von dem Halbleitertyp des Halblei­ tersubstrats aus einem Halbleiter eines Typs erzeugt werden kann, welcher für das Betriebsverhalten des Halbleiterele­ ments geeignet ist.

Weiterhin kann ein schlechter Einfluß, der von der Dif­ ferenz im Halbleitertyp zwischen dem Halbleitersubstrat und dem Teilhalbleiterbereich herrührt, durch das Vorsehen der amorphen Schicht dazwischen gelöst werden.

Bei dem Verfahren zur Herstellung einer Halbleitervor­ richtung gemäß dem vierten Aspekt der vorliegenden Erfin­ dung ist Schritt (c-1) so ausgelegt, daß er die Rille aus­ bildet, ohne daß diese durch den Oxidfilm geht, wodurch der Halbleiterbereich, der mit dem Halbleiterelement versehen ist, eine sogenannte SOI-(Halbleiter- bzw. Silizium-auf- Isolator)-Struktur aufweist, welche durch einen Isolations­ film (Oxidfilm) auf dem Halbleitersubstrat ausgebildet ist.

Folglich weist die Halbleitervorrichtung, welche durch das Herstellungsverfahren gemäß dem vierten Aspekt der vorliegenden Erfindung hergestellt ist, aufgrund der SOI- Struktur einen Effekt eines kaum Verursachens eines weichen Fehlers auf, der zu einem Versagen des Halbleiterelements durch Sekundärträger führt.

Bei dem Verfahren zur Herstellung einer Halbleitervor­ richtung gemäß dem fünften Aspekt der vorliegenden Erfin­ dung ist Schritt (c-2) so ausgelegt, daß der Halbleiterbe­ reich so ausgebildet wird, daß ein ungefüllter Raum in ei­ nem oberen Teil der Rille zurückbleibt, wodurch der oberste Abschnitt des Halbleiterelements mit der Oberfläche des Oxidfilms auch dann bündig sein kann, wenn ein Teil des Halbleiterelements über dem Halbleiterbereich ausgebildet ist.

Folglich können Drähte verhältnismäßig zuverlässig ab­ geflacht und mit kleinen Dicken ausgebildet werden, wenn die gleichen auf dem Halbleiterelement ausgebildet werden.

Bei dem Verfahren zur Herstellung einer Halbleitervor­ richtung gemäß dem sechsten Aspekt der vorliegenden Erfin­ dung wird die Durchgangsrille, die eine Bodenoberfläche aufweist, welche durch die freigelegte Oberfläche des Halb­ leitersubstrats definiert ist, im Schritt (c-1) ausgebil­ det, wodurch im Schritt (c-2) ein monokristalliner Halblei­ terbereich durch Epitaxie von einem Keim ausgebildet werden kann, der durch das Halbleitersubstrat definiert ist.

Außerdem ist Schritt (c-3) so ausgelegt, daß die Rille, die einen Bodenabschnitt aufweist, der durch Blockieren des Bodenabschnitts der Durchgangsrille mit dem zweiten Oxid­ film definiert wird, ausgebildet wird, wodurch der Halblei­ terbereich eine SOI-Struktur aufweist, welche durch einen Isolationsfilm (Oxidfilm) auf dem Halbleitersubstrat ausge­ bildet wird.

Folglich kann die Halbleitervorrichtung, welche durch das Herstellungsverfahren gemäß dem sechsten Aspekt der vorliegenden Erfindung hergestellt ist, durch ein Verbes­ sern einer Trägerbeweglichkeit des Halbleiterelements, wel­ ches in dem Halbleiterbereich ausgebildet ist, ein Halblei­ terelement ausbilden, das eine hohe Betriebsgeschwindigkeit aufweist, und einen Effekt eines kaum Verursachens eines weichen Fehlers aufweisen, der zu einem Versagen des Halb­ leiterelements durch Sekundärträger führt.

Bei dem Verfahren zur Herstellung einer Halbleitervor­ richtung gemäß dem siebten Aspekt der vorliegenden Erfin­ dung wird die Mehrzahl von Halbleiterbereichen durch Epita­ xie von einem Keim ausgebildet, welcher durch das Halblei­ tersubstrat definiert ist, während Störstellenverteilungen jeweiliger der Mehrzahl von Halbleiterbereichen auf unter­ schiedliche Werte eingestellt werden, wodurch Störstellen­ verteilungen, die für die Halbleiterelemente geeignet sind, die in dem Inneren ausgebildet sind, eingestellt werden können.

Bei der Halbleitervorrichtung gemäß dem achten Aspekt der vorliegenden Erfindung ist die Rille in dem Abschnitt, welcher tiefer als die vorgeschriebene Tiefe von der Ober­ fläche des Oxidfilms ist, nach innen verjüngt, während das Halbleiterelement in dem Bereich des Halbleiterbereichs ausgebildet ist, welcher flacher als die vorgeschriebene Tiefe ist, wodurch der Bereich, der mit dem Halbleiterele­ ment versehen ist, nicht von der Verjüngung beeinflußt wird.

Die Verjüngung der Rille befindet sich unter mindestens einem Teil des Diffusionsbereichs zur Ausbildung des Halb­ leiterelements, wodurch verhindert werden kann, daß die Verarmungsschicht durch die Verjüngung der Rille die Ober­ fläche des Halbleitersubstrats erreicht, wenn eine Rück­ wärtsvorspannung an den Diffusionsbereich zur Ausbildung des Halbleiterelements angelegt wird.

Folglich kann der spezifische Schichtwiderstand des Diffusionsbereichs zur Ausbildung des Halbleiterelements ausreichend verringert werden und kann die Isolationsspan­ nungsfestigkeit der Vorrichtung verbessert werden.

Bei der Halbleitervorrichtung gemäß dem neunten Aspekt der vorliegenden Erfindung ist die Bodenoberfläche der Rille durch die Oberfläche des Halbleitersubstrats defi­ niert, wodurch ein monokristalliner Halbleiterbereich durch Epitaxie von einem Keim ausgebildet werden kann, welcher durch das Halbleitersubstrat definiert ist.

Folglich verbessert die Halbleitervorrichtung gemäß dem neunten Aspekt der vorliegenden Erfindung die Trägerbeweg­ lichkeit des Halbleiterelements, welches in dem Halbleiter­ bereich ausgebildet ist, wodurch ein Halbleiterelement, das eine hohe Betriebsgeschwindigkeit aufweist, erzielt werden kann.

Bei der Halbleitervorrichtung gemäß dem zehnten Aspekt der vorliegenden Erfindung ist die Bodenoberfläche der Rille durch einen Teil des Oxidfilms definiert, wodurch der Halbleiterbereich, der mit dem Halbleiterelement versehen ist, eine SOI-Struktur aufweist, welche durch einen Isola­ tionsfilm (Qxidfilm) auf dem Halbleitersubstrat ausgebildet ist.

Folglich verursacht die Halbleitervorrichtung gemäß dem zehnten Aspekt der vorliegenden Erfindung aufgrund der SOI- Struktur kaum einen weichen Fehler, der zu einem Versagen des Halbleiterelements durch Sekundärträger führt.

Bei der Halbleitervorrichtung gemäß dem elften Aspekt der vorliegenden Erfindung ist die Höhe der Oberfläche des Halbleiterbereichs niedriger als die der Oberfläche des Oxidfilms, wird ein Teil des Halbleiterelements über dem Halbleiterbereich ausgebildet und ist der oberste Teil des Halbleiterelements zu der Oberfläche des Oxidfilms bündig, wodurch Drähte verhältnismäßig zuverlässig abgeflacht und mit kleinen Dicken ausgebildet werden können, wenn die gleichen auf der Halbleitervorrichtung ausgebildet werden.

Bei der Halbleitervorrichtung gemäß dem zwölften Aspekt der vorliegenden Erfindung ist der Teilhalbleiterbereich im Halbleitertyp zu dem Halbleitersubstrat unterschiedlich, wodurch der Teilhalbleiterbereich unabhängig von dem Halb­ leitertyp des Halbleitersubstrats aus einem Halbleiter ei­ nes Typs erzeugt werden kann, welcher für das Betriebsver­ halten des Halbleiterelements geeignet ist.

Weiterhin kann ein schlechter Einfluß, der von dem Un­ terschied im Halbleitertyp zwischen dem Halbleitersubstrat und dem Teilhalbleiterbereich herrührt, durch ein Vorsehen der amorphen Schicht dazwischen gelöst werden.

Die vorliegende Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert.

Es zeigt:

Fig. 1 eine Schnittansicht eines Elementisolationsverfah­ rens gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;

Fig. 2 eine Schnittansicht des Elementisolationsverfahrens gemäß dem ersten Ausführungsbeispiel der vorliegen­ den Erfindung;

Fig. 3 eine Schnittansicht des Elementisolationsverfahrens gemäß dem ersten Ausführungsbeispiel der vorliegen­ den Erfindung;

Fig. 4 eine Schnittansicht des Elementisolationsverfahrens gemäß dem ersten Ausführungsbeispiel der vorliegen­ den Erfindung;

Fig. 5 eine Schnittansicht eines Elementisolationsverfah­ rens gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung;

Fig. 6 eine Schnittansicht des Elementisolationsverfahrens gemäß dem zweiten Ausführungsbeispiel der vorlie­ genden Erfindung;

Fig. 7 eine Schnittansicht eines Elementisolationsverfah­ rens gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung;

Fig. 8 eine Schnittansicht eines Elementisolationsverfah­ rens gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung;

Fig. 9 eine Schnittansicht des Elementisolationsverfahrens gemäß dem vierten Ausführungsbeispiel der vorlie­ genden Erfindung;

Fig. 10 einen Graph eines Störstellenprofils durch herkömm­ liche Ionenimplantation;

Fig. 11 einen Graph eines Störstellenprofils einer durch das Elementisolationsverfahren gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung her­ gestellten epitaxialen Siliziumschicht;

Fig. 12 eine Schnittansicht eines Elementisolationsverfah­ rens gemäß einem sechsten Ausführungsbeispiel der vorliegenden Erfindung;

Fig. 13 eine Schnittansicht des Elementisolationsverfahrens gemäß dem sechsten Ausführungsbeispiel der vorlie­ genden Erfindung;

Fig. 14 eine Schnittansicht eines herkömmlichen LOCOS-Ver­ fahrens bzw. Verfahrens einer lokalen Oxidation von Silizium bzw. Isoplanarverfahrens;

Fig. 15 eine Schnittansicht des herkömmlichen LOCOS-Verfah­ rens;

Fig. 16 eine Schnittansicht des herkömmlichen LOCOS-Verfah­ rens;

Fig. 17 eine Schnittansicht des herkömmlichen LOCOS-Verfah­ rens;

Fig. 18 eine Schnittansicht eines ersten Typs eines her­ kömmlichen verbesserten LOCOS-Verfahrens;

Fig. 19 eine Schnittansicht des ersten Typs des herkömmli­ chen verbesserten LOCOS-Verfahrens;

Fig. 20 eine Schnittansicht des ersten Typs des herkömmli­ chen verbesserten LOCOS-Verfahrens;

Fig. 21 eine Schnittansicht des ersten Typs des herkömmli­ chen verbesserten LOCOS-Verfahrens;

Fig. 22 eine ein Problem des herkömmlichen verbesserten LOCOS-Verfahrens darstellende Schnittansicht;

Fig. 23 eine das Problem des herkömmlichen verbesserten LOCOS-Verfahrens darstellende Schnittansicht;

Fig. 24 eine Schnittansicht eines zweiten Typs des herkömm­ lichen verbesserten LOCOS-Verfahrens;

Fig. 25 eine Schnittansicht des zweiten Typs des herkömmli­ chen verbesserten LOCOS-Verfahrens;

Fig. 26 eine Schnittansicht des zweiten Typs des herkömmli­ chen verbesserten LOCOS-Verfahrens;

Fig. 27 eine Schnittansicht eines herkömmlichen Grabeniso­ lationsverfahrens;

Fig. 28 eine Schnittansicht des herkömmlichen Grabenisola­ tionsverfahrens; und

Fig. 29 eine Schnittansicht des herkömmlichen Grabenisola­ tionsverfahrens.

Im weiteren Verlauf erfolgt die Beschreibung von bevor­ zugten Ausführungsbeispielen der vorliegenden Erfindung un­ ter Bezugnahme auf die Zeichnung.

Nachstehend erfolgt die Beschreibung eines ersten Aus­ führungsbeispiels der vorliegenden Erfindung.

Die Fig. 1 bis 4 zeigen Schnittansichten, die ein Elementisolationsverfahren gemäß dem ersten Ausführungsbei­ spiel der vorliegenden Erfindung darstellen. Unter Bezug­ nahme auf die Fig. 1 bis 4 wird nun das Elementisola­ tionsverfahren beschrieben.

Zuerst wird ein Siliziumsubstrat 1 gewaschen und danach wird seine gesamte Oberfläche derart oxidiert, daß ein thermischer Oxidfilm 2 auf der gesamten Oberfläche des Si­ liziumsubstrats 1 ausgebildet wird, wie es in Fig. 1 ge­ zeigt ist. Danach wird ein Senkenbereich 1a durch Ionenim­ plantation auf einem oberen Schichtteil des Silizium­ substrats 1 ausgebildet. Der Senkenbereich 1a wird durch Implantieren von Arsenionen für einen n-Typ oder Borionen für einen p-Typ ausgebildet. Es wird hier im weiteren Verlauf angenommen, daß das Siliziumsubstrat 1 den Senkenbe­ reich 1a beinhaltet.

Danach wird ein Resist- bzw. Lackfilm (nicht gezeigt) auf dem thermischen Oxidfilm 2 ausgebildet und zur Durch­ führung eines anisotropen Ätzens auf dem thermischen Oxid­ film 2 durch eine gemusterte Resistschicht, die als Maske dient, gemustert, wodurch eine Rille 20 ausgebildet wird. Das Innere dieser Rille 20 definiert einen (Halbleiterelement- bzw. Elementausbildungsbereich, so daß ein Halbleiterelement in diesem Elementausbildungsbereich ausgebildet wird.

Beim Ausbilden der Rille 20 wird der thermische Oxid­ film 2 ohne Verjüngung bis zu einer Tiefe d1 vertikal ent­ fernt, während der gleiche mit einer inwendigen Verjüngung in einem Abschnitt entfernt wird, welcher tiefer als die Tiefe d1 ist. Der durch das Ätzen entfernte Abschnitt defi­ niert die Rille 20, während dar nichtgeätzte zurückbleiben­ de Abschnitt des thermischen Oxidfilms 2 einen Elementiso­ lationsfilm definiert. Die Tiefe d1 wird durch ein Vorsehen einer geringen Toleranz einer Tiefe zur Ausbildung von Dif­ fusionsbereichen des Halbleiterelements eingestellt.

Das Ätzen zum Ausbilden der Rille 20 einer solchen Struktur wird wie folgt durchgeführt: Herkömmliches an­ isotropes Ätzen wird bis zu der Tiefe d1 durchgeführt und anisotropes Ätzen wird von der Tiefe d1 durchgeführt, wäh­ rend zur Ausbildung der inwendigen Verjüngung Ätzbedingun­ gen, wie zum Beispiel Komponenten in der Dampfphase, die Temperatur des Siliziumsubstrats 1 und dergleichen, geän­ dert werden.

Dann wird eine Kanalabschnürschicht 3 auf einem oberen Schichtteil des Siliziumsubstrats 1 ausgebildet, welches sich unter dem thermischen Oxidfilm 2 befindet, wie es in Fig. 2 gezeigt ist.

Dann wird Silizium von einem Keim, welcher durch die freigelegte Oberfläche des Siliziumsubstrats 1 definiert ist, die die Bodenoberfläche der Rille 20 definiert, epita­ xial in der Rille 20 aufgewachsen, wodurch eine epitaxiale Siliziumschicht 4 ausgebildet wird, wie es in Fig. 3 ge­ zeigt ist. Diese epitaxiale Siliziumschicht 4 definiert den Elementausbildungsbereich. Auf der Bodenoberfläche der Rille 20, welche durch das anisotrope Ätzen ausgebildet ist, das heißt, der freigelegten Oberfläche des Silizium­ substrats 1, werden Kristalldefekte, die einer Ätzbeschädi­ gung folgen, verursacht, die zu einem Leckstrom führen. Um solche Kristalldefekte zu vermeiden, wird eine Oberflächen­ schichtentfernung mit einer Opferoxidschicht zusätzlich zu einem Waschen mit einer nassen chemischen Flüssigkeit vor der Epitaxie als Oberflächenreinigung des Siliziumsubstrats 1 nach dem anisotropen Ätzen durchgeführt, wodurch die Oberfläche des Siliziumsubstrats 1 entfernt wird, die Kri­ stalldefekte verursacht. Der "Opferoxidfilm" ist ein Oxid­ film, welcher vorübergehend ausgebildet wird und danach um­ gehend entfernt wird, um zur Einstellung der Form der Rille ohne ein Zurückbleiben in einer Struktur des Elements, wel­ ches später vervollständigt wird, geopfert zu werden, wäh­ rend Defekte, eine Verwindung, eine Verunreinigung, usw. von dem Inneren der Rille entfernt werden.

Die Oberflächen des thermischen Oxidfilms 2 und der epitaxialen Schicht 4, welche nicht notwendigerweise flach sind, werden durch einen Schritt eines CMP bzw. chemischen mechanischen Polierens oder dergleichen abgeflacht, wie es in Fig. 3 gezeigt ist.

Dann werden aufeinanderfolgend ein Oxidfilm und ein Po­ lysiliziumfilm auf die gesamte Oberfläche abgeschieden und diese Filme werden zur Ausbildung eines Gateoxidfilms 5 und eines Polysiliziumgates 6 gemustert, wie es in Fig. 4 ge­ zeigt ist.

Das Polysiliziumgate 6 wird als Maske für zum Beispiel eine Ionenimplantation von Arsen verwendet, wodurch auf ei­ ne selbstausrichtende Weise eine n^--Schicht 7 ausgebildet wird. Dann wird ein Oxidfilm auf die gesamte Oberfläche ab­ geschieden und danach wird anisotropes Ätzen auf diesem Oxidfilm durchgeführt, wodurch Seitenwände 9 auf Seiten­ oberflächen des Polysiliziumgates 6 ausgebildet werden, wie es in Fig. 4 gezeigt ist.

Danach werden das Polysiliziumgate 6 und die Seitenwän­ de 9 als Masken für zum Beispiel eine Ionenimplantation von Arsen verwendet, wodurch auf eine selbstausrichtende Weise eine n⁺-Schicht 8 ausgebildet wird. Danach wird zum elek­ trischen Aktivieren von Störstellen eine Wärmebehandlung durchgeführt, wodurch ein NMOS-Transistor bzw. ein Metall­ oxidhalbleitertransistor mit einem N-Kanal ausgebildet wird. Das heißt, die n^-- und n⁺-Schichten 7 und 8 definie­ ren Diffusionsbereiche (einen Drain- bzw. Sourcebereich) des NMOS-Transistors. Zu diesem Zeitpunkt werden die n^-- und n⁺-Schichten 7 bzw. 8 in einem Bereich der Rille 20 ausgebildet, welcher flacher als die Tiefe d1 ist, so daß sich die Verjüngung der Rille 20 unter einem Teil der n⁺- Schicht 8 befindet.

Obgleich ein NMOS-Transistor als ein Halbleiterelement, welches bei dem Elementisolationsverfahren gemäß dem ersten Ausführungsbeispiel einer Elementisolation unterliegt, in der epitaxialen Siliziumschicht 4 ausgebildet ist, kann der NMOS-Transistor selbstverständlich durch einen PMOS-Transi­ stor bzw. einen Metalloxidhalbleitertransistor mit einem P- Kanal, einen Bipolartransistor, ein Leistungselement oder einen TFT bzw. Dünnfilmtransistor ersetzt werden.

Wie es zuvor beschrieben worden ist, ist das Element­ isolationsverfahren gemäß dem ersten Ausführungsbeispiel so ausgelegt, daß die Rille 20 zur vertikalen Formung dieser Rille 20 bis zu der Tiefe d1 in einem Teil des thermischen Oxidfilms 2 ausgebildet wird, während die gleiche in dem Abschnitt, der tiefer als die Tiefe d1 ist, inwendig ver­ jüngt wird. Die epitaxiale Siliziumschicht 4, welche in der Rille 20 ausgebildet wird, wird derart als ein Elementaus­ bildungsbereich verwendet, daß das Halbleiterelement (der NMOS-Transistor) auf dem oberen Schichtteil der epitaxialen Siliziumschicht 4 ausgebildet wird und der zurückbleibende thermische Oxidfilm 2 als der Elementisolationsfilm verwen­ det wird.

Diagonale Breiten an den Bodenoberflächen der Diffu­ sionsbereiche (n^-- und n⁺-Schichten 7 bzw. 8) zur Ausbil­ dung des Halbleiterelements (NMOS-Transistors) können durch vertikales Ausbilden von Seitenwänden des Oxidfilms 2 bis zu der Tiefe d1 der Rille 20 zur Verringerung eines spezi­ fischen Schichtwiderstands ausreichend sichergestellt wer­ den.

Weiterhin ist es durch ein derartiges inwendiges Ver­ jüngen der Rille 20 in dem Bereich, der tiefer als die Tiefe d1 ist, daß sich die Verjüngung unter mindestens ei­ nem Teil der Diffusionsbereiche zur Ausbildung des Halblei­ terelements befindet, möglich, zu verhindern, daß eine Ver­ armungsschicht durch die Verjüngung der Rille 20 die Kanal­ abschnürschicht 3 erreicht, welche auf der Oberfläche des Siliziumsubstrats 1 vorgesehen ist, wenn eine Rückwärtsvor­ spannung über den Diffusionsbereichen 7 und 8 angelegt wird.

Folglich erreicht eine Verarmungsschicht von den Diffu­ sionsbereichen 7 und 8 verglichen mit dem Fall eines Aus­ bildens des Elementisolationsbereichs durch das herkömm­ liche LOCOS-Verfahren kaum die Kanalabschnürschicht 3, wo­ durch die Isolationsspannungsfestigkeit der Vorrichtung verbessert ist.

Weiterhin ist der thermische Oxidfilm 2, der nach einer Ausbildung der Rille 20 zurückbleibt, so ausgelegt, daß er einen Elementisolationsoxidfilm definiert, was zu keinem Vogelschnabel führt.

Außerdem ist der thermische Oxidfilm 2 im Gegensatz zu dem herkömmlichen LOCOS-Verfahren ohne lokale Oxidation auf der gesamten Oberfläche des Siliziumsubstrats 1 ausgebil­ det, wodurch keine Belastung durch eine Oxidation verur­ sacht wird und ein feiner Leckstrom über den isolierten Halbleiterelementen stark verringert werden kann.

Nach der Ausbildung der Rille 20 durch anisotropes Ät­ zen wird die Oberfläche des Siliziumsubstrats 1, die Kri­ stalldefekte verursacht, zusätzlich zu einem Waschen mit einer nassen chemischen Flüssigkeit als Oberflächenreini­ gung vor einer Ausbildung der epitaxialen Siliziumschicht 4 einer Oberflächenschichtentfernung durch einen Opferoxid­ film unterzogen, wodurch ein Leckstrom, der von den Kri­ stalldefekten herrührt, ebenso zuverlässig verhindert wer­ den kann.

Nachstehend erfolgt die Beschreibung eines zweiten Aus­ führungsbeispiels der vorliegenden Erfindung.

Bei dem Elementisolationsverfahren gemäß dem ersten Ausführungsbeispiel werden der thermische Oxidfilm 2 und die epitaxiale Schicht 4 derart abgeflacht, daß ihre Ober­ flächen zueinander bündig sind. Die von dem Elementisola­ tionsverfahren gemäß dem ersten Ausführungsbeispiel erziel­ te Struktur weist vorteilhafterweise eine kleine Lichthof­ bildung bei einer Ausbildung einer Gateelektrode auf, wäh­ rend ein Gateabschnitt des Transistors unvorteilhafterweise von dem thermischen Oxidfilm 2 und der epitaxialen Silizi­ umschicht 4 hervorsteht, wenn weiterhin Drähte und ein Schutzfilm auf die Struktur, die in Fig. 4 gezeigt ist, ab­ geschieden werden, und daher ist es schwierig, die Drähte und den Schutzfilm flach auszubilden. Insbesondere bezüg­ lich der Drähte wird ein elektrisches Feld in unregelmäßi­ gen Abschnitten konzentriert, was die Zuverlässigkeit durch Migration unvorteilhafterweise verringert.

Gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung wird deshalb eine epitaxiale Siliziumschicht 4 in einem Teil einer Rille 20 ausgebildet, um einen ungefüllten Raum in einem oberen Teil der Rille 20 zurückzulassen, wie es in Fig. 5 gezeigt ist.

Unter der Annahme, daß d2 den Abstand des ungefüllten Raums der Rille 20 darstellt, ist die Rille 20 bis zu einer Tiefe vertikal geformt, die durch ein Addieren des Abstands d2 des oberen Raums mit einer Tiefe d1 erzielt wird, und in einem Abschnitt inwendig verjüngt, der tiefer als die Tiefe (d1 + d2) ist.

Dann wird durch ein zu dem Elementisolationsverfahren gemäß dem ersten Ausführungsbeispiel ähnliches Verfahren ein NMOS-Transistor derart ausgebildet, daß die oberen En­ den eines thermischen Oxidfilms 2 und einer Polysilizium­ gateelektrode 6 zueinander bündig sind, wie es in Fig. 6 gezeigt ist.

Bei dem Elementisolationsverfahren gemäß dem zweiten Ausführungsbeispiel, wie es zuvor beschrieben worden ist, ist die epitaxiale Siliziumschicht 4 derart in der Rille 20 ausgebildet, daß ein Raum, der einer Höhe einer Ausbildung eines Halbleiterelements über der epitaxialen Silizium­ schicht 4 entspricht, als der ungefüllte Raum in einem obe­ ren Teil der Rille 20 zurückbleibt, wodurch zusätzlich zu dem Effekt des ersten Ausführungsbeispiels Drähte 10 und ein Schutzfilm 11 verhältnismäßig zuverlässig abgeflacht und mit geringen Dicken ausgebildet werden können.

Nachstehend erfolgt die Beschreibung eines dritten Ausführungsbeispiels der vorliegenden Erfindung.

Die durch das Elementisolationsverfahren gemäß dem zweiten Ausführungsbeispiel, das in den Fig. 5 und 6 ge­ zeigt ist, hergestellte Struktur weist aufgrund keiner Be­ lastung, die durch Oxidation verursacht wird, Vorteile kei­ ner Lichthofbildung, keiner Ausbildung eines Vogelschnabels und einen äußerst kleinen feinen Leckstrom auf, während die Isolationsspannungsfestigkeit erhöht ist, und der Ele­ mentausbildungsbereich kann breit gemacht werden, da ver­ glichen mit der herkömmlichen LOCOS-Isolationsstruktur eine Siliziumsubstratseite (ein Verjüngungsabschnitt) des Ele­ mentisolationsoxidfilms lang ist und eine Oberflächenseite kurz ist.

Wie es in Fig. 7 gezeigt ist, fördert ein Elementisola­ tionsverfahren gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung diese Struktur weiter. Gemäß diesem Verfahren wird eine Rille 20 so ausgebildet, daß sie nicht durch einen thermischen Oxidfilm 2 geht, während untere Seitenwände der Rille 20 inwendig verjüngt sind, um den thermischen Oxidfilm 2 auf der Bodenoberfläche zurückzulas­ sen. Unter der Annahme, daß d2 die Tiefe eines ungefüllten Raums in einem oberen Teil der Rille 20 darstellt, wird die Rille 20 ähnlich dem zweiten Ausführungsbeispiel bis zu ei­ ner Tiefe (d1 + d2) vertikal geformt und in einem Abschnitt inwendig verjüngt, der tiefer als die Tiefe (d1 + d2) ist.

Ein auf dem Bodenabschnitt der Rille 20 zurückbleiben­ der Oxidfilm 12 wird als ein vergrabener Oxidfilm bezeich­ net. In diesem Fall wird kein Siliziumsubstrat 1 auf der Bodenoberfläche der Rille 20 freigelegt und daher kann die Rille 20 nicht mit einer epitaxialen Siliziumschicht aufge­ füllt werden. Alternativ wird die Rille 20 mit einer nicht­ monokristallinen Siliziumschicht 13 aufgefüllt, die aus amorphem Silizium oder Polysilizium besteht.

Somit wird die Struktur, die durch das Elementisola­ tionsverfahren gemäß dem dritten Ausführungsbeispiel er­ zielt wird, als eine SOI-(Silizium-auf-Isolator)-Struktur bezeichnet. Die SOI-Struktur weist einen Vorteil eines kaum Verursachens eines weichen Fehlers auf, der zu einem Versa­ gen des Halbleiterelements durch Sekundärträger führt, wel­ che nach einer Bestrahlung des Siliziumsubstrats mit Al­ phastrahlen erzeugt werden, die von Uran, Thor, usw. abge­ geben werden, welche in kleinen Mengen in dem Gehäuse ent­ halten sind.

Die SOI-Struktur kann durch ein Verfahren, das als SIMOX-Verfahren bzw. Verfahren eines Ausscheidens implan­ tierten Sauerstoffs bezeichnet ist, eines Implantierens von Sauerstoffionen in das Siliziumsubstrat 1 und danach einer Wärmebehandlung des gleichen mit einer hohen Temperatur ausgebildet werden. Das SIMOX-Verfahren weist solche Nach­ teile auf, daß es schwierig ist, das Substrat durch eine Siliziumschicht teilweise mit einer SOI-Schicht zu verbin­ den, und dieses Verfahren weist hohe Kosten auf.

Bei dem Elementisolationsverfahren gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung kann eine optimale SOI-Struktur durch ein Einstellen der Breite des Elementausbildungsbereichs und des Verjüngungswinkels eines anisotropen Ätzens selektiv ausgebildet werden.

Nachstehend erfolgt die Beschreibung eines vierten Aus­ führungsbeispiels der vorliegenden Erfindung.

Bei dem Elementisolationsverfahren gemäß dem dritten Ausführungsbeispiel, das in Fig. 7 gezeigt ist, ist das Ma­ terial für die nichtmonokristalline Siliziumschicht 13, welche die SOI-Schicht ist, auf Polysilizium oder amorphes Silizium beschränkt. Wenn die SOI-Schicht nicht aus mono­ kristallinem Silizium besteht, wird jedoch eine Trägerbe­ weglichkeit nachteilig so verringert, daß die Elementgeschwindigkeit niedriger wird.

Bei einem Elementisolationsverfahren gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung wird deshalb eine Rille 20 mit einer Verjüngung derart ausgebildet, daß als eine erste Stufe einer Ausbildung der Rille 20 ein kleiner Bereich eines Siliziumsubstrats 1 auf ihrer Boden­ oberfläche freigelegt wird, wie es in Fig. 8 gezeigt ist. Der kleine freigelegte Bereich des Siliziumsubstrats 1 wird als ein Keimkristall zur Ausbildung einer epitaxialen Sili­ ziumschicht 4 verwendet.

Deshalb wird ein Unterschichtoxidfilm 14 auf der Ober­ fläche der epitaxialen Siliziumschicht 4 ausgebildet, so daß ein Nitridfilm 15 abgeschieden wird, wie es in Fig. 9 gezeigt ist. Danach wird eine Oxidationsbehandlung derart durchgeführt, daß ein thermischer Oxidfilm 2 aufgewachsen wird, um einen vergrabenen Oxidfilm 12 zwischen der epita­ xialen Siliziumschicht 4 und dem Siliziumsubstrat 1 zu ver­ graben. Zu diesem Zeitpunkt wird die epitaxiale Silizium­ schicht 4, welche eine SOI-Schicht ist, aufgrund eines Schutzes durch den Nitridfilm 15 kaum oxidiert. Somit kann eine SOI-Schicht (epitaxiale Siliziumschicht 4) ausgebildet werden, die aus monokristallinem Silizium besteht.

Wie es zuvor beschrieben worden ist, kann die SOI- Schicht bei dem Elementisolationsverfahren gemäß dem vier­ ten Ausführungsbeispiel der vorliegenden Erfindung durch ein Einkristall ausgebildet werden, wodurch eine Trägerbe­ weglichkeit so verbessert werden kann, daß zusätzlich zu dem Effekt des dritten Ausführungsbeispiels eine hohe Ele­ mentgeschwindigkeit erzielt wird.

Nachstehend erfolgt die Beschreibung eines fünften Aus­ führungsbeispiels der vorliegenden Erfindung.

In jedem der ersten bis vierten Ausführungsbeispiele ist zur Erleichterung einer Darstellung lediglich eine ein­ zige epitaxiale Siliziumschicht 4 gezeigt, welche ein Ele­ mentausbildungsbereich ist. In der Praxis wird jedoch auf­ grund einer Elementisolation durch den zurückbleibenden thermischen Oxidfilm 2 eine Mehrzahl von Rillen 20 auf dem thermischen Oxidfilm 2 ausgebildet und diese Rillen 20 wer­ den zur Ausbildung jeweiliger einer Mehrzahl von epitaxia­ len Siliziumschichten 4 aufgefüllt.

Ein Elementisolationsverfahren gemäß dem fünften Aus­ führungsbeispiel ist so ausgelegt, daß es eine Mehrzahl von epitaxialen Siliziumschichten 4 mit Störstellenverteilungen epitaxial aufwächst, welche zueinander unterschiedlich sind.

Folglich kann das Elementisolationsverfahren gemäß dem fünften Ausführungsbeispiel der vorliegenden Erfindung Störstellenverteilungen einstellen, welche für jeweilige Halbelemente, die in den epitaxialen Siliziumschichten 4 ausgebildet sind, geeignet sind.

Es wird zum Beispiel der Fall eines Ausbildens von PMOS-Transistoren betrachtet. Fig. 10 zeigt Störstellenver­ teilungen von Kanalbereichen von herkömmlichen PMOS-Transi­ storen eines vergrabenen Typs entlang der Tiefenrichtung. Diese Verteilungen werden im allgemeinen durch Ionenimplan­ tation ausgebildet und daher ist es schwierig, sich steil ändernde Verteilungen zu erzielen.

Bei dem Elementisolationsverfahren gemäß dem fünften Ausführungsbeispiel der vorliegenden Erfindung können ande­ rerseits die epitaxialen Siliziumschichten 4 zur Ausbildung der PMOS-Transistoren selektiv epitaxial aufgewachsen wer­ den, um Verteilungen zu erzielen, welche in der Nähe von Übergängen steil geändert werden, wie es in Fig. 11 gezeigt ist.

Folglich verursachen die PMOS-Transistoren, die mit Ka­ nalbereichen versehen sind, die die Störstellenverteilungen aufweisen, die in Fig. 11 gezeigt sind, kaum Durch­ schlagsphänomene, wodurch ein Steuern eines Stroms durch Gatespannungen vorteilhafterweise mit einer hohen Genauig­ keit durchgeführt werden kann.

Nachstehend erfolgt die Beschreibung eines sechsten Ausführungsbeispiels der vorliegenden Erfindung.

Die Schicht für einen Elementausbildungsbereich ist nicht auf Silizium beschränkt, sondern kann alternativ aus einem anderem Material bestehen. Ein Elementisolationsver­ fahren gemäß dem sechsten Ausführungsbeispiel der vorlie­ genden Erfindung ist so ausgelegt, daß es einen Elementaus­ bildungsbereich durch eine Galliumarsenidschicht 18 defi­ niert. Eine Rille 20 wird ähnlich dem zweiten Ausführungs­ beispiel in einem thermischen Oxidfilm 2 ausgebildet und danach werden zum Beispiel Siliziumionen 16 implantiert, wie es in Fig. 12 gezeigt ist, um die Oberfläche eines Si­ liziumsubstrats 1 in einen amorphen Zustand zu bringen und eine amorphe Schicht 17 auszubilden. Die amorphe Schicht 17 wird durch ein Fehlordnen der Kristallstruktur auf der Oberfläche des Siliziumsubstrats 1 und ein Ausbilden eines Zwischensiliziums in seinem Inneren ausgebildet, so daß ei­ ne Mehrzahl von Siliziumatomen, die Plätze in der Nähe der Gitterkonstante von Galliumarsenid aufweisen, aufgrund des Zwischensiliziums auf der Oberfläche vorhanden sind.

Danach wird Galliumarsenid aufgewachsen, um eine Galli­ umarsenidschicht 18 auszubilden, wie es in Fig. 13 gezeigt ist. Die amorphe Schicht 17 wird im voraus zur Lockerung des Unterschieds zwischen den Gitterkonstanten von Silizium und Galliumarsenid zur Vereinfachung einer Verbindung zwi­ schen dem Siliziumsubstrat 1 und der Galliumarsenidschicht 18 durch die amorphe Schicht 17 ausgebildet. Das Galliumar­ senid weist eine höhere Beweglichkeit als das Silizium auf, wodurch ein Halbleiterelement, das eine hervorragende Schaltgenauigkeit aufweist, durch ein Ausbilden des Halb­ leiterelements in der Galliumarsenidschicht 18 erzielt wer­ den kann. Alternativ kann ein Bipolartransistor (nicht ge­ zeigt), der SiGe verwendet, ausgebildet werden.

Bei dem Elementisolationsverfahren gemäß dem sechsten Ausführungsbeispiel, wie es zuvor beschrieben worden ist, kann aufgrund der Ausbildung der Galliumarsenidschicht, die als ein Elementausbildungsbereich dient, eine hervorragende Schaltgenauigkeit erzielt werden.

In der vorhergehenden Beschreibung ist ein Verfahren offenbart worden, bei welchem herkömmliches anisotropes Ät­ zen bis zu einer vorgeschriebenen Tiefe durchgeführt wird, während anisotropes Ätzen durch ein Ändern von Ätzbedingun­ gen, wie zum Beispiel Komponenten in einer Dampfphase und der Temperatur eines Siliziumsubstrats, von der vorge­ schriebenen Tiefe durchgeführt wird, um eine inwendige Ver­ jüngung auszubilden, wodurch eine Rille ausgebildet wird. Danach wird Silizium epitaxial in der Rille aufgewachsen, wodurch eine epitaxiale Siliziumschicht ausgebildet wird. Ein NMOS-Transistor wird auf einem oberen Schichtteil der epitaxialen Siliziumschicht ausgebildet. Zu diesem Zeit­ punkt befindet sich die Verjüngung der Rille unter einem Teil einer n⁺-Schicht, die den NMOS-Transistor ausbildet. Somit wird ein Verfahren zur Herstellung einer Halbleiter­ vorrichtung geschaffen, das in der Lage ist, eine Element­ isolation mit weder einer Lichthofbildung noch einer Aus­ bildung eines Vogelschnabels bei einer Herstellung durchzu­ führen, während ein Leckstrom, der über die Elemente fließt, minimiert wird.

Claims (19)

1. Verfahren zur Herstellung einer Halbleitervor­ richtung, die durch einen Oxidfilm (2) einer Elementisola­ tion unterliegt, mit folgenden Schritten:

• a) Vorbereiten eines Halbleitersubstrats (1);
• b) Ausbilden des Oxidfilms (2) auf dem Halbleiter­ substrat (1);
• c) selektives Entfernen des Oxidfilms (2) zur Ausbil­ dung einer Rille (20), wobei die Rille (20) in einem Ab­ schnitt, der tiefer als eine vorgeschriebene Tiefe von einer Oberfläche des Oxidfilms (2) ist, inwendig verjüngt wird, und Auffüllen der Rille (20), wodurch ein Halblei­ terbereich ausgebildet wird; und
• d) Ausbilden eines Halbleiterbauelements in einem Bereich des Halbleiterbereichs, der sich näher zu der Oberfläche des Oxidfilms (2) als die vorgeschriebene Tiefe befindet, derart, daß sich die Verjüngung der Rille (20) unter mindestens einem Teil eines Diffusionsbereichs des Halbleiterbauelements befindet.

2. Verfahren zur Herstellung einer Halbleitervor­ richtung nach Anspruch 1, wobei Schritt (c) die folgenden Schritte aufweist:
(c-1) selektives Entfernen des Oxidfilms (2) zur Ausbildung der Rille (20), die durch einen Teil des Oxid­ films (2) geht und eine Bodenoberfläche aufweist, die durch eine freigelegte Oberfläche des Halbleitersubstrats (1) definiert ist; und
(c-2) Auf füllen der Rille (20) zur Ausbildung des Halbleiterbereichs.

3. Verfahren zur Herstellung einer Halbleitervor­ richtung nach Anspruch 2, wobei Schritt (c-2) so ausgelegt ist, daß der Halbleiterbereich so ausgebildet wird, daß ein ungefüllter Raum in einem oberen Teil der Rille (20) zurückbleibt.

4. Verfahren zur Herstellung einer Halbleitervor­ richtung nach Anspruch 3, wobei Schritt (c-2) so ausgelegt ist, daß der Halbleiterbereich derart ausgebildet wird, daß die Oberfläche des Halbleiterbereichs zu der des Oxidfilms (2) bündig ist.

5. Verfahren zur Herstellung einer Halbleitervor­ richtung nach Anspruch 2, wobei Schritt (c-1) die folgen­ den Schritte aufweist:
(c-1-1) vertikales Durchführen eines anisotropen Ät­ zens auf der Oberfläche des Halbleitersubstrats (1) bis zu einer vorgeschriebenen Tiefe von der Oberfläche des Oxid­ films (2); und
(c-1-2) Durchführen eines anisotropen Ätzens über der vorgeschriebenen Tiefe und der Oberfläche des Halbleiter­ substrats (1), während Ätzbedingungen derart geändert wer­ den, daß die Oberfläche des Halbleitersubstrats (1) inwen­ dig verjüngt wird.

6. Verfahren zur Herstellung einer Halbleitervor­ richtung nach Anspruch 2, wobei Schritt (c-2) die folgen­ den Schritte aufweist:
(c-2-1) Ausbilden einer amorphen Schicht auf der Bo­ denoberfläche der Rille (20); und
(c-2-2) Auffüllen der Rille (20) zur Ausbildung eines Halbleiter-Teilbereichs, der im Halbleitertyp zu dem Halbleitersubstrat (1) unterschiedlich ist, und Ausbilden des Halbleiterbereichs durch die amorphe Schicht und den Halbleiter-Teilbereich.

7. Verfahren zur Herstellung einer Halbleitervor­ richtung nach Anspruch 6, wobei Schritt (c-2-2) so ausge­ legt ist, daß der Halbleiter-Teilbereich so ausgebildet wird, daß ein ungefüllter Raum in einem oberen Teil der Rille (20) zurückbleibt.

8. Verfahren zur Herstellung einer Halbleitervor­ richtung nach Anspruch 1, wobei Schritt (c) die folgenden Schritte aufweist:
(c-1) selektives Entfernen des Oxidfilms (2) zur Ausbildung der Rille (20), ohne daß diese durch den Oxid­ film (2) geht; und
(c-2) Auffüllen der Rille (20) zur Ausbildung des Halbleiterbereichs.

9. Verfahren zur Herstellung einer Halbleitervor­ richtung nach Anspruch 8, wobei Schritt (c-2) so ausgelegt ist, daß der Halbleiterbereich so ausgebildet wird, daß ein ungefüllter Raum in einem oberen Teil der Rille (20) zurückbleibt.

10. Verfahren zur Herstellung einer Halbleitervor­ richtung nach Anspruch 1, wobei Schritt (c) die folgenden Schritte aufweist:
(c-1) selektives Entfernen des Oxidfilms (2) zur Ausbildung einer Durchgangsrille (20), die durch einen Teil des Oxidfilms (2) geht;
(c-2) Auffüllen der Durchgangsrille (20) zur mono­ kristallinen Ausbildung des Halbleiterbereichs; und
(c-3) Oxidieren der Oberfläche des Halbleiter­ substrats (1) zur Ausbildung eines zweiten Oxidfilms und Blockieren des Bodenabschnitts der Durchgangsrille (20) mit dem zweiten Oxidfilm zur Ausbildung der Rille (20), die einen Bodenabschnitt aufweist, der durch den zweiten Oxidfilm definiert ist.

11. Verfahren zur Herstellung einer Halbleitervor­ richtung nach Anspruch 10, wobei es den folgenden Schritt aufweist:
(c-4) Ausbilden eines Oxidationsunterdrückungs­ films, der eine Eigenschaft eines Unterdrückens einer Oxidation des Halbleiterbereichs aufweist, auf der Ober­ fläche des Halbleiterbereichs zwischen den Schritten (c-2) und (c-3).

12. Verfahren zur Herstellung einer Halbleitervor­ richtung nach Anspruch 10, wobei Schritt (c-2) so ausge­ legt ist, daß der Halbleiterbereich so ausgebildet wird, daß ein ungefüllter Raum in einem oberen Teil der Durch­ gangsrille (20) zurückbleibt.

13. Verfahren zur Herstellung einer Halbleitervor­ richtung nach Anspruch 1, wobei:
die Rille (20) eine Mehrzahl von Rillen (20) beinhaltet und der Halbleiterbereich eine Mehrzahl von Halbleiter­ bereichen beinhaltet;
Schritt (c) so ausgelegt ist, daß die Mehrzahl von Rillen (20) zur Ausbildung jeweiliger der Mehrzahl von Halbleiterbereichen aufgefüllt werden; und
die Mehrzahl von Halbleiterbereichen durch Epitaxie mit Keimen ausgebildet wird, die jeweils durch das Halb­ leitersubstrat (1) definiert sind, wobei Störstellenver­ teilungen der Mehrzahl von Halbleiterbereichen zueinander unterschiedlich eingestellt werden.

14. Verfahren zur Herstellung einer Halbleitervor­ richtung nach Anspruch 13, wobei mindestens einer der Mehrzahl von Halbleiterbereichen eine Störstellenvertei­ lung aufweist, die in einem Bereich in der Nähe eines PN- Übergangs steil geändert wird.

15. Halbleitervorrichtung, die aufweist:
ein Halbleitersubstrat (1);
einen auf dem Halbleitersubstrat (1) ausgebildeten Oxidfilm (2), wobei der Oxidfilm (2) auf seiner Oberfläche mit einer Rille (20) versehen ist, die eine Öffnung auf­ weist, wobei die Rille (20) in einem Abschnitt, der tiefer als eine vorgeschriebene Tiefe von der Oberfläche des Oxidfilms (2) ist, inwendig verjüngt ist;
einen durch ein Auffüllen der Rille (20) ausgebildeten Halbleiterbereich; und
ein Halbleiterbauelement, das in einem Bereich des Halbleiterbereichs ausgebildet ist, der sich näher zu der Oberfläche des Oxidfilms (2) als die vorgeschriebene Tiefe befindet, wobei sich die Verjüngung der Rille (20) unter mindestens einem Teil eines Diffusionsbereichs des Halb­ leiterbauelements befindet.

16. Halbleitervorrichtung nach Anspruch 15, wobei die Bodenoberfläche der Rille (20) durch die Oberfläche des Halbleitersubstrats (1) definiert ist.

17. Halbleitervorrichtung nach Anspruch 15, wobei die Bodenoberfläche der Rille (20) durch einen Teil des Oxid­ films (2) definiert ist.

18. Halbleitervorrichtung nach Anspruch 15, wobei:
die Höhe der Oberfläche des Halbleiterbereichs nied­ riger als die der Oberfläche des Oxidfilms (2) ist; und
ein Teil des Halbleiterbauelements über dem Halbleiter­ bereich ausgebildet ist, wobei der oberste Teil des Halb­ leiterbauelements zu der Oberfläche des Oxidfilms (2) bündig ist.

19. Halbleitervorrichtung nach Anspruch 15, wobei der Halbleiterbereich aufweist:
eine amorphe Schicht, die auf der Bodenoberfläche der Rille (20) ausgebildet ist, und
einen Halbleiter-Teilbereich, der durch ein Auffüllen der Rille (20) auf der amorphen Schicht ausgebildet ist, wobei der Halbleiter-Teilbereich im Halbleitertyp zu dem Halbleitersubstrat (1) unterschiedlich ist.