DE4440109A1 - Verfahren zum Herstellen einer Halbleitervorrichtung mit MOSFET - Google Patents
Verfahren zum Herstellen einer Halbleitervorrichtung mit MOSFETInfo
- Publication number
- DE4440109A1 DE4440109A1 DE4440109A DE4440109A DE4440109A1 DE 4440109 A1 DE4440109 A1 DE 4440109A1 DE 4440109 A DE4440109 A DE 4440109A DE 4440109 A DE4440109 A DE 4440109A DE 4440109 A1 DE4440109 A1 DE 4440109A1
- Authority
- DE
- Germany
- Prior art keywords
- conductivity type
- oxide film
- zone
- semiconductor substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
- H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Die vorliegende Erfindung bezieht sich auf ein Ver
fahren zum Herstellen einer Halbleitervorrichtung, besonders
einer Halbleitervorrichtung mit MOSFETs.
Ein MOSFET wird im allgemeinen durch Bilden einer
Gateelektrode auf einem Gateoxidfilm über einer Halbleiter
zone mit einem Leitfähigkeitstyp und durch Bilden von Drain- und
Sourcezonen mit einem anderen Leitfähigkeitstyp, der zu
dem einen Leitfähigkeitstyp entgegengesetzt ist, in der
Halbleiterzone auf gegenüberliegenden Seiten der Gateelek
trode hergestellt.
Eine Gatespannung (Schwellenspannung), die zum Inver
tieren des Leitfähigkeitstyps der Halbleiterzone (Kanalzone)
unter der Gateelektrode erforderlich ist, hängt von der
Verunreinigungskonzentration der Kanalzone ab. Um eine
geeignete Schwellenspannung ohne Erhöhung der Verunreini
gungskonzentration der gesamten Halbleiterzone zu erhalten,
wird eine Kanaldotierung vorgenommen, durch die Verunreini
gungen in die Oberflächenzone dotiert werden, die die
Kanalzone definiert.
Eine elektrische Isolierung zwischen Halbleiterelemen
ten erfolgt im allgemeinen durch Bilden eines dicken Feld
oxidfilms. Falls jedoch die Konzentration von Verunreinigun
gen, besonders von p-Typ-Verunreinigungen, niedrig ist, kann
die Oberfläche der p-Typ-Halbleiterzone, die den dicken
Feldoxidfilm kontaktiert, durch positive Ladungen in dem
Oxidfilm in einen n-Typ invertiert werden, woraus ein
unerwünschter Kanal resultiert. Um die Bildung solch eines
Kanals zu vermeiden, wird unter dem Oxidfilm eine Kanal
stoppzone mit einer erhöhten Verunreinigungskonzentration
gebildet.
In einer integrierten CMOS-Schaltung sind n-Typ-Zonen
in einer p-Typ-Mulde gebildet und p-Typ-Zonen in einer n-
Typ-Mulde gebildet. Eine pnpn-Struktur ist längs des Grenz
bereichs zwischen den p- und n-Typ-Mulden gebildet, woraus
eine Latch-up-Gefahr resultiert. Eine Muldenstruktur mit
abnehmender Dotierungskonzentration ist als effektive
Muldenstruktur zum Verhindern eines Latch-up bekannt.
Eine Mulde mit abnehmender Dotierungskonzentration hat
eine Verunreinigungskonzentrationsverteilung, die in der
Zone, die von der Oberfläche des Halbleitersubstrats ent
fernter ist, eine höhere Verunreinigungskonzentration
aufweist. Solch eine Verunreinigungskonzentrationsverteilung
ist zum Verringern der Effekte von parasitären Elementen
effektiv.
Eine Mulde mit abnehmender Dotierungskonzentration wird
im allgemeinen durch die folgenden Verfahren gebildet. Nach
dem elektrischen Isolieren von Halbleiterelementzonen durch
LOCOS-Oxydation werden zuerst unter Verwendung einer Resist
maske als Ionenimplantationsmaske, die dicker als eine
gewöhnliche Maske ist, Verunreinigungen zum Bilden einer
Mulde mit hoher Energie implantiert. Als nächstes werden
unter Verwendung derselben Maske Verunreinigungen zum Bilden
einer Kanalstoppzone und einer Schwellenspannungssteuerzone
implantiert.
Verunreinigungen, die mit hoher Energie implantiert
werden, weisen in gewisser Tiefe von der Halbleitersubstrat
oberfläche ein Verteilungsmaximum auf. Deshalb nimmt die
Verunreinigungskonzentration von der Maximalposition hin zu
der Oberfläche ab.
Verunreinigungen für einen Kanalstopp müssen unter den
dicken Feldoxidfilm implantiert werden, der zur Isolierung
von Elementen verwendet wird. Kanalstoppverunreinigungen
werden deshalb mit relativ hoher Energie implantiert, und
Verunreinigungen werden an einer relativ tiefen Position
auch in die Elementbildungszone implantiert. Die Verunreini
gungskonzentration an der Oberflächenzone nimmt ab, wodurch
es schwierig ist, einen gewünschten Schwellenwert zu reali
sieren. Um optimale Verunreinigungskonzentrationen sowohl in
der Kanalstoppzone als auch in der Schwellenspannungssteuer
zone zu erhalten, wird es nötig, Verunreinigungsionen mit
unterschiedlicher Beschleunigungsenergie zu implantieren.
Fig. 5A bis 5C sind schematische Diagramme, die die
Struktur eines herkömmlichen MOSFET in einer integrierten
CMOS-Schaltung erläutern.
Unter Bezugnahme auf Fig. 5A wird ein dicker Feld
oxidfilm 63 auf der Oberfläche eines n-Typ-Si-Substrats 51
gebildet. Der Feldoxidfilm 63 umgibt eine Elementbildungs
zone, in der eine tiefe p-Typ-Mulde 52 gebildet ist. Die p-
Typ-Mulde 52 ist eine Mulde mit abnehmender Dotierungskon
zentration.
Eine p-Typ-Kanalstoppzone 53 mit hoher Verunreinigungs
konzentration wird gebildet, so daß sie unter dem Feld
oxidfilm 63 angeordnet ist. Da die Kanalstoppzone 53 unter
Verwendung derselben Maske gebildet wird, wie sie zum Bilden
der Mulde mit abnehmender Dotierungskonzentration 52 ver
wendet wird, ist die seitliche Form der Kanalstoppzone
dieselbe wie die der Mulde mit abnehmender Dotierungskonzen
tration 52.
Unter Verwendung derselben Maske wird eine Schwellen
spannungssteuerzone 54 an einer flacherliegenden Position
gebildet. Die p-Typ-Mulde 52, Kanalstoppzone 53 und Schwel
lenspannungssteuerzone 54 werden gebildet, indem Ionen mit
verschiedenen Beschleunigungsspannungen implantiert werden.
Zum Beispiel wird die Muldenzone 52 durch Implantieren
von Bor mit einer Beschleunigungsspannung von 400 keV und
einer Dosis von 4 × 10¹³ cm-2 gebildet, wird die Kanalstopp
zone 53 durch Implantieren von Bor mit einer Beschleuni
gungsspannung von 80 keV und einer Dosis von 2 × 10¹² cm-2
gebildet und wird die Schwellenspannungssteuerzone 54 durch
Implantieren von Bor mit einer Beschleunigungsspannung von
30 keV und einer Dosis von 4 × 10¹² cm-2 gebildet. Die Dicke
des Feldoxidfilms 63 beträgt zum Beispiel 250 nm.
Eine polykristalline Si-Gateelektrode 57 wird über der
Kanalzone gebildet, wobei ein Gateoxidfilm 56 zwischen ihnen
angeordnet ist. Eine leicht dotierte n-Typ-Zone 59, die eine
LDD-(leicht dotierte Drain-)-Struktur bildet, wird durch
Ionenimplantation gebildet.
Danach wird eine Seitenwandoxidzone 58 an den Seiten
wänden der Gateelektrode 58 durch Abscheidung eines Oxid
films gebildet, dem sich ein reaktives Ionenätzen (RIE)
anschließt, und dann werden n-Typ-Verunreinigungsionen
implantiert, um Source-/Drainzonen 60 zu bilden.
Fig. 5B und 5C zeigen Verunreinigungskonzentrations
verteilungen, die durch dreimaliges Implantieren von Ionen
zum Bilden der Muldenzone 52, der Kanalstoppzone 53 und der
Schwellenspannungssteuerzone 54 erhalten wurden. Fig. 5B
zeigt die Verunreinigungskonzentrationsverteilung in der
Kanalzone.
In der Kanalzone wird die Ionenimplantation dreimal
ausgeführt. Als Resultat wird die Zone mit einer hohen
Verunreinigungskonzentration in einer gewissen breiten
Tiefenzone nahe der Oberfläche der Mulde mit abnehmender
Dotierungskonzentration 52 gebildet.
Die Source-/Drainzonen 60 in der Elementbildungszone
sind in dieser Zone mit einer relativ hohen Verunreinigungs
konzentration gebildet, wie in Fig. 5B gezeigt. Als Resultat
wird eine parasitäre Kapazität in den Source-/Drainzonen
groß.
Fig. 5C zeigt die Verunreinigungskonzentrations
verteilung unter dem Feldoxidfilm 63. Es ist erforderlich,
die Kanalstoppzone 53 mit einer hohen Verunreinigungskonzen
tration genau unter dem Feldoxidfilm 63 zu bilden. Die
Kanalstoppzone 53 wird durch Implantieren von Ionen mit
einer Beschleunigungsenergie gebildet, die ausreicht, damit
Ionen durch den Feldoxidfilm 63 hindurchgelangen können, und
mit einer Dosis, die zum Vorsehen einer nötigen Verunreini
gungskonzentration ausreicht.
Implantierte Verunreinigungsionen werden durch den
Feldoxidfilm 63 verlangsamt. Deshalb wird an einer Position,
die flacherliegend als jene in Fig. 5B gezeigte ist, ein Tal
der Verunreinigungskonzentrationsverteilung gebildet.
Es ist eine Aufgabe der vorliegenden Erfindung, ein
Verfahren zum Herstellen einer Halbleitervorrichtung vor
zusehen, wodurch eine Kanalstoppzone und eine Schwellen
spannungssteuerzone durch einen einzelnen Ionenimplanta
tionsvorgang gebildet werden können.
Es ist eine andere Aufgabe der vorliegenden Erfindung,
ein Verfahren zum Herstellen einer Halbleitervorrichtung
vorzusehen, wodurch eine parasitäre Kapazität eines MOSFET
verringert werden kann.
Ein Antioxydationsfilm wird auf der Elementbildungszone
eines Halbleitersubstrats gebildet, und ein dicker Oxidfilm
zum Isolieren von Elementen wird in Zonen gebildet, die
außerhalb des Antioxydationsfilms exponiert sind.
Als nächstes werden ohne Entfernung des Antioxydations
films Verunreinigungen mit einer Beschleunigungsenergie
implantiert, die es gestattet, daß die Verunreinigungen
durch den Antioxydationsfilm und den Oxidfilm hindurch
gelangen. Durch geeignetes Festlegen der Filmdicken des
Elemente isolierenden (Feld-)Oxidfilms und des Antioxyda
tionsfilms und der Verunreinigungsimplantationsenergie
können Verunreinigungskonzentrationsverteilungen gebildet
werden, die für die Zonen unter dem Feldoxidfilm und die
Elementbildungszone geeignet sind.
Eine Ionenimplantation zum Bilden einer Kanalstoppzone
wird unter der Bedingung ausgeführt, daß die Elementbil
dungszone mit dem Antioxydationsfilm bedeckt ist. Deshalb
wird die Energie von Ionen, die durch den Antioxydationsfilm
in die Elementbildungszone implantiert werden, verringert,
so daß Verunreinigungsionen in die flach Zone implantiert
werden.
Durch geeignetes Auswählen der Dicke des Elemente
isolierenden Feldoxidfilms, des Materials und der Dicke des
Antioxydationsfilms und der Beschleunigungsenergie der
Ionenimplantation wird es möglich, die Kanalstoppzone und
Schwellenspannungssteuerzone durch einen einzelnen Ionen
implantationsvorgang zu bilden.
Verunreinigungsionen werden nicht in eine tiefe Posi
tion in der Elementbildungszone implantiert, so daß eine
parasitäre Kapazität der Source-/Drainzonen niedrig gehalten
werden kann.
Es ist möglich, sowohl die Kanalstoppzone unter dem
Feldoxidfilm als auch die Schwellenspannungssteuerzone in
der Kanalzone durch einen einzelnen Ionenimplantationsvor
gang zu bilden.
Fig. 1A bis 1I sind Querschnittsansichten eines Halb
leitersubstrats, die ein Verfahren zum Herstellen einer
Halbleitervorrichtung gemäß einer Ausführungsform der
Erfindung zeigen.
Fig. 2 ist eine grafische Darstellung, die die Reich
weiten von Borionen in einem Oxidfilm und in einem Nitrid
film zeigt.
Fig. 3A und 3B sind grafische Darstellungen, die
Verunreinigungskonzentrationsverteilungen in der Halbleiter
vorrichtung der Ausführungsform in Fig. 1A bis 1I zeigen.
Fig. 4A bis 4D sind Querschnittsansichten eines Halb
leitersubstrats, die ein Verfahren zum Herstellen einer
Halbleitervorrichtung gemäß einer anderen Ausführungsform
der Erfindung zeigen.
Fig. 5A bis 5C sind eine Querschnittsansicht von einem
Halbleitersubstrat, die ein herkömmliches Verfahren zum
Bilden einer Halbleitervorrichtung zeigt, und grafische
Darstellungen, die Verunreinigungskonzentrationsverteilungen
in dem Halbleitersubstrat zeigen.
Fig. 1A bis 1I zeigen schematisch ein Verfahren zum
Herstellen einer integrierten CMOS-Halbleiterschaltung gemäß
einer Ausführungsform der Erfindung.
Wie in Fig. 1A gezeigt, wird ein p-Typ-Siliziumwafer
mit einem spezifischen Widerstand von 10 Ωcm hergestellt.
Dieser Siliziumwafer wird in einer Oxydationsatmosphäre bei
einer Temperatur von 850°C thermisch oxydiert, um auf der
Waferoberfläche einen thermischen Oxidfilm 2 mit einer Dicke
von 3 nm zu bilden.
Als nächstes wird auf dem thermischen Oxidfilm 2 ein
polykristalliner Siliziumfilm 3 mit einer Dicke von etwa 50 nm
durch CVD abgeschieden. In dieser Beschreibung soll der
Ausdruck "polykristallines Silizium" auch amorphes Silizium
umfassen. Unter Verwendung von amorphem Silizium anstelle
von polykristallinem Silizium können im wesentlichen ähn
liche Funktionen und Effekte erhalten werden.
Als nächstes wird auf dem polykristallinen Siliziumfilm
3 ein Si₃N₄-Film 4 mit einer Dicke von etwa 150 nm durch CVD
gebildet.
Wie in Fig. 1B gezeigt, wird dem Si₃N₄-Film ein Foto
resistfilm aufgeschleudert, selektiv mit ultraviolettem
Licht belichtet und in einer Entwicklersubstanz entwickelt,
um ein Resistmuster 5 zu bilden, das eine Elementbildungs
zone bedeckt.
Unter Verwendung dieses Resistmusters 5 als Ätzmaske
wird der Si₃N₄-Film zum Beispiel in heißer Phosphorsäure
geätzt. Als nächstes wird das Resistmuster 5 durch eine
verdünnte HF-Lösung entfernt. Das auf obige Weise gebildete
Si₃N₄-Filmmuster dient als Antioxydationsfilm, der das
Passieren von Sauerstoffatomen oder von sauerstoffhaltigen
Molekülen verhindert oder verzögert.
Wie in Fig. 1C gezeigt, wird der Siliziumwafer einer
Feuchtoxydationsatmosphäre (O₂ + H₂O) mit einer Temperatur
von 900°C ausgesetzt, um den polykristallinen Siliziumfilm
3 und die Oberfläche des Siliziumwafers 1 durch Feucht
oxydation zu oxydieren, um dadurch einen SiO₂-Film (Feld
oxidfilm) 7 mit einer Dicke von etwa 200 nm auf der Silizi
umoberfläche zu bilden, die nicht mit dem Si₃N₄-Film bedeckt
ist. Polykristallines Silizium oxydiert wahrscheinlich
schneller als Einkristallsilizium. Deshalb kann leicht ein
dicker Oxidfilm mit einem kleinen Vogelkopf gebildet werden.
Als nächstes wird, wie in Fig. 1D gezeigt, ein Resist
film auf der Siliziumwaferoberfläche aufgetragen, belichtet
und entwickelt, um ein Resistmuster 8 mit einer Öffnung an
dem Bereich zu bilden, der nur einer p-Typ-Muldenbildungs
zone entspricht. Dieses Resistmuster hat zum Beispiel eine
Dicke von 2,5 µm.
Unter Verwendung dieses Resistmusters als Ionenimplan
tationsmaske werden Borionen 9 mit einer Beschleunigungs
energie von 450 keV und einer Dosis von 4 × 10¹³ cm-2 im
plantiert. Diese Borimplantation mit hoher Beschleunigungs
energie bildet eine p-Typ-Mulde 11, die in dem Siliziumwafer
eine tiefe Position erreicht.
Als nächstes werden, wie in Fig. 1E gezeigt, unter
Verwendung desselben Resistmusters als Ionenimplantations
maske Borionen 9 mit einer Beschleunigungsenergie von 40 keV
und einer Dosis von 4 × 10¹³ cm-2 implantiert. Diese Ionen
implantation bildet als einzelne Ionenimplantationszone 12
eine Kanalstoppzone 12a mit einer erhöhten p-Typ-Verunreini
gungskonzentration in der p-Typ-Mulde 11 unter dem Feld
oxidfilm 7 bzw. eine Schwellenspannungssteuerzone 12b in der
Elementbildungszone.
Da die Elementbildungszone mit dem Si₃N₄-Film 4 bedeckt
ist, wird Bor mit der Beschleunigungsenergie von 40 keV an
flachliegender Position implantiert.
Fig. 2 ist eine grafische Darstellung, die die Reich
weite von Borionen, die durch einen Oxidfilm und einen
Nitridfilm hindurchgelangen, als Funktion einer Beschleuni
gungsenergie zeigt. Wie aus der grafischen Darstellung
ersichtlich ist, hat der Siliziumnitridfilm ein höheres
Abfangvermögen von Borionen als der Siliziumoxidfilm.
Eine Implantationstiefe von Borionen mit der Beschleu
nigungsenergie von 40 keV in dem Siliziumnitridfilm beträgt
etwa 0,10 µm und jene in dem Siliziumoxidfilm etwa 0,13 µm.
Die Menge an Borionen, die den Feldoxidfilm 7 mit einer
Dicke von 200 nm durchlaufen haben, ist deshalb im allgemei
nen gleich der Menge an Borionen, die den Si₃N₄-Film mit
einer Dicke von 150 nm durchlaufen haben.
Da der polykristalline Siliziumfilm 3 mit einer Dicke
von 50 nm unter dem Si₃N₄-Film gebildet ist, ist die Ver
teilung von implantierten Borionen auch in dem polykristal
linen Film 3 verringert, hat an der Oberfläche der Schwel
lenspannungssteuerzone 12b eine niedrigere Borkonzentration
als in der Kanalstoppzone 12a und nimmt mit zunehmender
Tiefe schnell ab. Mit anderen Worten, die Kanalstoppzone 12a
hat eine höhere Oberflächenverunreinigungskonzentration als
jene der Kanalzone 12b.
Auf die obige Weise ist es möglich, sowohl die Kanal
stoppzone 12a mit einer ausreichenden Borkonzentration als
auch die Schwellenspannungssteuerzone 12b mit gewünschten
Borkonzentrationen durch eine einzelne Ionenimplantation zu
bilden. Die Ionenimplantation in die p-Typ-Mulde wird auf
obige Weise vollendet. Danach wird die Resistmaske 8 ent
fernt.
Als nächstes wird, wie in Fig. 1F gezeigt, ein Resist
film über dem Siliziumwafer aufgetragen, belichtet und
entwickelt, um ein Resistmuster 13 mit einer Öffnung an dem
Bereich zu bilden, der nur einer n-Typ-Muldenbildungszone
entspricht.
Unter Verwendung dieses Resistmusters 13 als Ionen
implantationsmaske werden Phosphor-(P)-Ionen mit einer
Beschleunigungsenergie von 800 keV und mit einer Dosis von
4 × 10¹³ cm-2 implantiert, um eine n-Typ-Mulde 15 mit im
allgemeinen derselben Tiefe wie die p-Typ-Mulde 11 zu
bilden. Die p-Typ- und n-Typ-Mulden 11 und 15 können anein
andergrenzen, wie in der Figur gezeigt.
Als nächstes werden, wie in Fig. 1G gezeigt, unter
Verwendung desselben Resistmusters 13 als Ionenimplanta
tionsmaske Phosphor-(P)-Ionen mit einer Beschleunigungs
energie von 100 keV und einer Dosis von 7 × 10¹³ cm-2 im
plantiert. Diese Ionenimplantation bildet als einzelne
Ionenimplantationszone 16 eine Kanalstoppzone 16a unter dem
Feldoxidfilm 7 bzw. eine Schwellenspannungssteuerzone 16b in
der Elementbildungszone.
Danach werden das Resistmuster 13, der Si₃N₄-Film 4 und
der polykristalline Siliziumfilm 3 entfernt, wodurch die in
Fig. 1H gezeigte Struktur realisiert wird.
Der dicke Oxidfilm 7 zum Isolieren von Elementen ist
auf der Oberfläche des Siliziumwafers 1 gebildet, und die
tiefen p- und n-Typ-Mulden 11 und 15 sind gebildet, so daß
sie von dem dicken Oxidfilm 7 umgeben sind. Die Kanalstopp
zonen 12a und 16a und Schwellenspannungssteuerzonen 12b und
16b sind unter dem Feldoxidfilm 7 und in der Oberflächenzone
der Elementbildungszonen gebildet. Ein NMOS-Transistor wird
in der p-Typ-Mulde 11 gebildet, und ein PMOS-Transistor wird
in der n-Typ-Mulde 15 gebildet, um eine integrierte CMOS-
Schaltung zu bilden.
Fig. 1I zeigt ein Beispiel der Struktur eines MOSFET,
der durch die oben beschriebenen Verfahren hergestellt wird.
Eine polykristalline Siliziumgateelektrode 22 wird auf der
Oberfläche der p-Typ-Mulde 11 gebildet, wobei ein dünner
Gateoxidfilm 21 dazwischen liegt.
Die Seitenwände des polykristallinen Siliziumgates 22
werden mit Seitenwandoxidzonen 23 bedeckt. Source-/Drain
zonen 24 und 25 mit niedriger n-Typ-Verunreinigungskonzen
tration mit einer LDD-Struktur werden unter den Seitenwand
oxidzonen 23 gebildet.
Source-/Drainzonen 27 und 28 mit hoher Verunreinigungs
konzentration werden außerhalb der Seitenwandoxidzonen 23
gebildet. Die Böden der Source-/Drainzonen 27 und 28
erstrecken sich tiefer als die Schwellenspannungssteuerzone
12b und erreichen die Muldenzone, die eine niedrige Ver
unreinigungskonzentration hat. Als Resultat ist die parasi
täre Kapazität der Source-/Drainzonen 27 und 28 klein.
In dem in Fig. 1I gezeigten Beispiel ist die Struktur
eines NMOS-Transistors gezeigt, der in der p-Typ-Mulde 11
gebildet ist. Ein PMOS-Transistor ist mit derselben Struktur
in der n-Typ-Mulde 15 gebildet. Der Leitfähigkeitstyp in der
n-Typ-Mulde 15 ist zu jenem in der p-Typ-Mulde 11 entgegen
gesetzt.
Fig. 3A und 3B sind grafische Darstellungen, die
Verunreinigungskonzentrationsverteilungen in der p-Typ-Mulde
der in Fig. 1A bis 1I gezeigten Ausführungsform zeigen. Fig. 3A
ist eine grafische Darstellung, die eine Verunreinigungs
konzentrationsverteilung in der Kanalzone als Funktion der
Tiefe zeigt, und Fig. 3B ist eine grafische Darstellung, die
eine Verunreinigungskonzentrationsverteilung unter dem
Feldoxidfilm zeigt. Die Abszisse verkörpert eine Tiefe in
linearer Größe, und die Ordinate verkörpert eine verunreini
gungskonzentration in logarithmischer Größe.
Obwohl in der Kanalzone die Verunreinigungskonzen
tration an ihrer Oberfläche etwas hoch ist, nimmt sie mit
zunehmender Tiefe schnell ab. Dann steigt sie mit weiter
zunehmender Tiefe allmählich an. Falls die Böden der Source-/Drain
zonen auf das Tal der Verunreinigungskonzentrations
verteilung festgelegt sind, wird die parasitäre Kapazität
der Source-/Drainzonen klein.
Die tieferen Zonen als die Source-/Drainzonen bilden
eine Mulde mit abnehmender Dotierungskonzentration, in der
eine Verunreinigungskonzentration allmählich ansteigt. Als
Resultat kann ein Transistor mit einem hohen Latch-up-
Widerstand gebildet werden.
In der Zone unter dem Feldoxidfilm ist die Verunreini
gungskonzentration an dem Grenzbereich mit dem Feldoxidfilm
ausreichend hoch festgelegt, wodurch die Bildung eines
invertierten Kanals effektiv verhindert wird.
In der obigen Ausführungsform ist eine polykristalline
Siliziumschicht auf der Oberfläche eines Siliziumwafers
gebildet, und ein Si₃N₄-Film als Antioxydationsfilm wird auf
der polykristallinen Siliziumschicht gebildet. Ein polykri
stalliner Siliziumfilm hat eine höhere Oxydationsgeschwin
digkeit als Einkristallsilizium, so daß es leicht ist, einen
dicken Oxidfilm zu bilden, wobei ein Vogelkopf unterdrückt
wird. Der polykristalline Siliziumfilm in dieser Ausfüh
rungsform muß nicht immer verwendet werden.
Fig. 4A bis 4D sind Querschnittsansichten eines anderen
Halbleitersubstrats, die eine vereinfachte Ausführungsform
zeigen.
Wie in Fig. 4A gezeigt, ist ein thermischer Oxidfilm 32
auf der Oberfläche eines n-Typ-Siliziumwafers 31 gebildet,
und ein Si₃N₄-Film 34 ist auf dem thermischen Oxidfilm 32
abgeschieden.
Wie in Fig. 4B gezeigt, wird ein Fotoresistfilm auf dem
Si₃N₄-Film abgeschieden, belichtet und entwickelt, um ein
Resistmuster 35 zu bilden, das eine Elementbildungszone
bedeckt. Unter Verwendung dieses Resistmusters 35 als
Ätzmaske wird der darunterliegende Si₃N₄-Film 34 geätzt.
Danach wird das Resistmuster 35 entfernt.
Als nächstes wird, wie in Fig. 4C gezeigt, unter
Verwendung des Si₃N₄-Films 34 als Oxydationsmaske die Ober
fläche des Siliziumwafers 31 zu einer gewünschten Dicke
thermisch oxydiert, um einen Feldoxidfilm 37 zu bilden.
Danach wird, wie in Fig. 4D gezeigt, ein Resistmuster
38 mit einer Öffnung an dem Bereich gebildet, der einer p-
Typ-Muldenzone entspricht, und Ionen werden implantiert.
Um eine p-Typ-Muldenzone 41 zu bilden, werden Borionen
mit einer hohen Beschleunigungsenergie und dann mit einer
relativ niedrigen Beschleunigungsenergie implantiert, um
dadurch eine einzelne Ionenimplantationszone 42 zu bilden,
die sowohl eine Kanalstoppzone 42a als auch eine Schwellen
spannungssteuerzone 42b verkörpert.
Durch geeignetes Steuern der Dicken des Si₃N₄-Films 34
und des Feldoxidfilms 37 und der Beschleunigungsenergie der
Ionenimplantation ist es möglich, sowohl die Kanalstoppzone
42a als auch die Schwellenspannungssteuerzone 42b mit
gewünschten Verunreinigungskonzentrationen zur gleichen Zeit
durch eine einzelne Ionenimplantation zu bilden.
In den obigen Ausführungsformen ist eine Antioxyda
tionsmaske über der Elementbildungszone eine laminierte
Schicht aus einem polykristallinen Siliziumfilm und einem
Nitridfilm oder nur ein Nitridfilm. Die Antioxydationsmaske
kann eine andere Struktur haben, vorausgesetzt, daß sie als
Maske gegen eine Oxydationsreaktion dient.
Die vorliegende Erfindung ist in Verbindung mit den
bevorzugten Ausführungsformen beschrieben worden. Die
Erfindung ist nicht nur auf die obigen Ausführungsformen
begrenzt. Für Fachleute ist offensichtlich, daß verschiedene
Abwandlungen, Verbesserungen, Kombinationen und dergleichen
vorgenommen werden können, ohne den Schutzumfang der bei
gefügten Ansprüche zu verlassen.
Claims (14)
1. Ein Verfahren zum Herstellen einer Halbleitervor
richtung mit den Schritten:
Bilden eines Antioxydationsfilmmusters über einer Elementbildungszone eines Halbleitersubstrats;
selektives Oxydieren einer Zone auf dem genannten Halbleitersubstrat, die nicht mit dem genannten Anti oxydationsfilmmuster bedeckt ist, um einen Isolationsoxid film zu bilden; und
Implantieren von ersten Verunreinigungsionen durch den genannten Isolationsoxidfilm und den genannten Anti oxydationsfilm in das genannte Halbleitersubstrat mit einer ersten Beschleunigungsenergie, um eine Schwellenspannungs steuerzone unter dem genannten Antioxydationsfilm und eine Kanalstoppzone unter dem genannten Isolationsoxidfilm zu bilden.
Bilden eines Antioxydationsfilmmusters über einer Elementbildungszone eines Halbleitersubstrats;
selektives Oxydieren einer Zone auf dem genannten Halbleitersubstrat, die nicht mit dem genannten Anti oxydationsfilmmuster bedeckt ist, um einen Isolationsoxid film zu bilden; und
Implantieren von ersten Verunreinigungsionen durch den genannten Isolationsoxidfilm und den genannten Anti oxydationsfilm in das genannte Halbleitersubstrat mit einer ersten Beschleunigungsenergie, um eine Schwellenspannungs steuerzone unter dem genannten Antioxydationsfilm und eine Kanalstoppzone unter dem genannten Isolationsoxidfilm zu bilden.
2. Ein Verfahren nach Anspruch 1, bei dem eine
Verunreinigungskonzentration an der Oberfläche der genannten
Kanalstoppzone höher als eine Verunreinigungskonzentration
an der Oberfläche der genannten Schwellenspannungssteuerzone
ist.
3. Ein Verfahren nach Anspruch 1 oder 2, bei dem das
genannte Halbleitersubstrat eine Oberflächenschicht hat, die
aus einer polykristallinen Halbleiterschicht gebildet ist,
das genannte Antioxydationsfilmmuster auf der genannten
polykristallinen Halbleiterschicht gebildet wird und der
genannte Isolationsoxidfilmbildungsschritt die genannte
polykristalline Schicht oxydiert, die nicht mit dem genann
ten Antioxydationsfilmmuster bedeckt ist.
4. Verfahren nach einem der Ansprüche 1 bis 3, das
ferner vor dem genannten Schritt zum Implantieren von Ionen,
um die genannte Schwellenspannungssteuerzone und die ge
nannte Kanalstoppzone zu bilden, den Schritt umfaßt zum
Implantieren von zweiten Verunreinigungsionen desselben
Leitfähigkeitstyps wie die genannten Verunreinigungen durch
den genannten Isolationsoxidfilm und den genannten Antiox
ydationsfilm in das Halbleitersubstrat mit einer höheren
Beschleunigungsenergie als die genannte erste Beschleuni
gungsenergie, um eine Mulde zu bilden.
5. Ein Verfahren nach Anspruch 4, bei dem die genann
te Mulde eine abgestufte Verunreinigungskonzentrations
verteilung hat, die mit abnehmender Tiefe von einer Tiefen
position hin zu der genannten Schwellenspannungssteuerzone
abnimmt.
6. Ein Verfahren nach einem der Ansprüche 1 bis 5,
bei dem das genannte Halbleitersubstrat eine Oberflächen
schicht hat, die aus einer polykristallinen Halbleiter
schicht gebildet ist, das genannte Antioxydationsfilmmuster
auf der genannten polykristallinen Halbleiterschicht gebil
det wird und der genannte Isolationsoxidfilmbildungsschritt
die genannte polykristalline Schicht oxydiert, die nicht mit
dem genannten Antioxydationsfilmmuster bedeckt ist.
7. Ein Verfahren nach Anspruch 4, bei dem das genann
te Halbleitersubstrat eine Oberflächenschicht hat, die aus
einer polykristallinen Halbleiterschicht gebildet ist, das
genannte Antioxydationsfilmmuster auf der genannten polykri
stallinen Halbleiterschicht gebildet wird und der genannte
Isolationsoxidfilmbildungsschritt die genannte polykristal
line Schicht oxydiert, die nicht mit dem genannten Anti
oxydationsfilmmuster bedeckt ist.
8. Ein Verfahren nach Anspruch 7, bei dem die genann
te Mulde eine abgestufte Verunreinigungskonzentrations
verteilung hat, die mit abnehmender Tiefe von einer Tiefen
position hin zu der genannten Schwellenspannungssteuerzone
abnimmt.
9. Ein Verfahren nach einem der vorhergehenden
Ansprüche, bei dem das genannte Halbleitersubstrat eine
Oberflächenschicht hat, die aus einem Oxidfilm gebildet ist,
und das genannte Antioxydationsfilmmuster auf dem genannten
Oxidfilm gebildet wird.
10. Ein Verfahren nach einem der vorhergehenden
Ansprüche, bei dem das genannte Halbleitersubstrat ein
Oberflächenlaminat hat, das aus einem Oxidfilm und einer
polykristallinen Halbleiterschicht gebildet ist, und das
genannte Antioxydationsfilmmuster auf dem genannten Ober
flächenlaminat gebildet wird.
11. Ein Verfahren nach einem der vorhergehenden
Ansprüche, bei dem die genannten Verunreinigungsionen bei
dem genannten Verunreinigungsionenimplantationsschritt einen
zweiten Leitfähigkeitstyp haben und das, nach dem genannten
Isolationsoxidfilmbildungsschritt, ferner die Schritte
umfaßt:
Bilden einer ersten Resistmaske mit einer Öffnung, die eine Muldenzone des zweiten Leitfähigkeitstyps defi niert, und
Implantieren von Ionen des zweiten Leitfähigkeits typs unter Verwendung der genannten ersten Resistmaske durch das genannte Antioxydationsfilmmuster und den genannten Isolationsoxidfilm in das genannte Halbleitersubstrat, um eine Mulde des zweiten Leitfähigkeitstyps zu bilden.
Bilden einer ersten Resistmaske mit einer Öffnung, die eine Muldenzone des zweiten Leitfähigkeitstyps defi niert, und
Implantieren von Ionen des zweiten Leitfähigkeits typs unter Verwendung der genannten ersten Resistmaske durch das genannte Antioxydationsfilmmuster und den genannten Isolationsoxidfilm in das genannte Halbleitersubstrat, um eine Mulde des zweiten Leitfähigkeitstyps zu bilden.
12. Ein Verfahren nach einem der Ansprüche 1 bis 10,
bei dem die genannten Verunreinigungsionen bei dem genannten
Verunreinigungsionenimplantationsschritt einen zweiten
Leitfähigkeitstyp haben und das nach dem genannten Isola
tionsoxidfilmbildungsschritt ferner die Schritte umfaßt:
Bilden einer ersten Resistmaske mit einer Öffnung, die eine Zone zum Bilden eines Transistors des ersten Leitfähigkeitstyps definiert, welcher erste Leitfähigkeits typ zu dem genannten zweiten Leitfähigkeitstyp entgegen gesetzt ist; und
Implantieren von Ionen des zweiten Leitfähigkeits typs unter Verwendung der genannten ersten Resistmaske mit einer hohen Beschleunigungsenergie, um eine Mulde des zweiten Leitfähigkeitstyps in der genannten Transistor bildungszone des ersten Leitfähigkeitstyps zu bilden,
bei dem der genannte Schritt zum Implantieren von Ionen unter Verwendung der genannten ersten Resistmaske als Maske, um die genannte Schwellenspannungssteuerzone und die genannte Kanalstoppzone zu bilden, Ionen des genannten zweiten Leitfähigkeitstyps mit einer relativ niedrigen Beschleunigungsenergie in das genannte Halbleitersubstrat implantiert.
Bilden einer ersten Resistmaske mit einer Öffnung, die eine Zone zum Bilden eines Transistors des ersten Leitfähigkeitstyps definiert, welcher erste Leitfähigkeits typ zu dem genannten zweiten Leitfähigkeitstyp entgegen gesetzt ist; und
Implantieren von Ionen des zweiten Leitfähigkeits typs unter Verwendung der genannten ersten Resistmaske mit einer hohen Beschleunigungsenergie, um eine Mulde des zweiten Leitfähigkeitstyps in der genannten Transistor bildungszone des ersten Leitfähigkeitstyps zu bilden,
bei dem der genannte Schritt zum Implantieren von Ionen unter Verwendung der genannten ersten Resistmaske als Maske, um die genannte Schwellenspannungssteuerzone und die genannte Kanalstoppzone zu bilden, Ionen des genannten zweiten Leitfähigkeitstyps mit einer relativ niedrigen Beschleunigungsenergie in das genannte Halbleitersubstrat implantiert.
13. Ein Verfahren nach Anspruch 12, das ferner die
Schritte umfaßt:
Entfernen der genannten ersten Resistmaske;
Bilden einer zweiten Resistmaske mit einer Öff nung, die eine Zone zum Bilden eines Transistors des zweiten Leitfähigkeitstyps definiert; und
Implantieren von Ionen des ersten Leitfähigkeits typs unter Verwendung der genannten zweiten Resistmaske als Maske mit einer hohen Beschleunigungsenergie in das genannte Halbleitersubstrat, um eine Mulde des ersten Leitfähigkeits typs in der genannten Transistorbildungszone des zweiten Leitfähigkeitstyps zu bilden.
Entfernen der genannten ersten Resistmaske;
Bilden einer zweiten Resistmaske mit einer Öff nung, die eine Zone zum Bilden eines Transistors des zweiten Leitfähigkeitstyps definiert; und
Implantieren von Ionen des ersten Leitfähigkeits typs unter Verwendung der genannten zweiten Resistmaske als Maske mit einer hohen Beschleunigungsenergie in das genannte Halbleitersubstrat, um eine Mulde des ersten Leitfähigkeits typs in der genannten Transistorbildungszone des zweiten Leitfähigkeitstyps zu bilden.
14. Ein Verfahren nach Anspruch 13, das ferner unter
Verwendung derselben zweiten Resistmaske als Maske den
Schritt umfaßt zum Implantieren von Ionen des genannten
ersten Leitfähigkeitstyps durch den genannten Isolations
oxidfilm und den genannten Antioxydationsfilm in die genann
te Transistorbildungszone des zweiten Leitfähigkeitstyps mit
einer relativ niedrigen Beschleunigungsenergie, um eine
Schwellenspannungssteuerzone unter dem genannten Anti
oxydationsfilm und eine Kanalstoppzone unter dem genannten
Isolationsoxidfilm zu bilden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5337537A JPH07201974A (ja) | 1993-12-28 | 1993-12-28 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4440109A1 true DE4440109A1 (de) | 1995-06-29 |
Family
ID=18309589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4440109A Ceased DE4440109A1 (de) | 1993-12-28 | 1994-11-11 | Verfahren zum Herstellen einer Halbleitervorrichtung mit MOSFET |
Country Status (5)
Country | Link |
---|---|
US (1) | US5422301A (de) |
JP (1) | JPH07201974A (de) |
KR (1) | KR0170457B1 (de) |
DE (1) | DE4440109A1 (de) |
FR (1) | FR2714525B1 (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5700728A (en) * | 1994-11-07 | 1997-12-23 | United Microelectronics Corporation | Method of forming an MNOS/MONOS by employing large tilt angle ion implantation underneath the field oxide |
FR2736466A1 (fr) * | 1995-07-07 | 1997-01-10 | Motorola Semiconducteurs | Circuits integres et procede de fabrication de ces circuits |
US5547882A (en) * | 1995-10-11 | 1996-08-20 | Mosel Vitelic Inc. | Method for forming retrograde channel profile by phosphorus implantation through polysilicon gate |
CN1057867C (zh) * | 1995-12-20 | 2000-10-25 | 台湾茂矽电子股份有限公司 | 注入磷形成补偿的器件沟道区的半导体器件的制造方法 |
KR0167303B1 (ko) * | 1995-12-30 | 1999-02-01 | 문정환 | 반도체소자의 트리플웰 형성방법 |
US5702967A (en) * | 1996-07-22 | 1997-12-30 | Vanguard International Semiconductor Corporation | Method of fabricating a deep submicron MOSFET device using a recessed, narrow polysilicon gate structure |
US5804497A (en) * | 1996-08-07 | 1998-09-08 | Advanced Micro Devices, Inc. | Selectively doped channel region for increased IDsat and method for making same |
US5972746A (en) * | 1996-10-08 | 1999-10-26 | Mosel Vitelic, Inc. | Method for manufacturing semiconductor devices using double-charged implantation |
US5827763A (en) * | 1997-01-30 | 1998-10-27 | Advanced Micro Devices, Inc. | Method of forming a multiple transistor channel doping using a dual resist fabrication sequence |
US5933721A (en) * | 1997-04-21 | 1999-08-03 | Advanced Micro Devices, Inc. | Method for fabricating differential threshold voltage transistor pair |
US5861330A (en) * | 1997-05-07 | 1999-01-19 | International Business Machines Corporation | Method and structure to reduce latch-up using edge implants |
US5972753A (en) * | 1997-12-04 | 1999-10-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of self-align cell edge implant to reduce leakage current and improve program speed in split-gate flash |
US6130132A (en) * | 1998-04-06 | 2000-10-10 | Taiwan Semiconductor Manufacturing Company | Clean process for manufacturing of split-gate flash memory device having floating gate electrode with sharp peak |
US6610585B1 (en) * | 2002-02-26 | 2003-08-26 | International Business Machines Corporation | Method for forming a retrograde implant |
JP4685359B2 (ja) * | 2004-01-29 | 2011-05-18 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US7927987B2 (en) * | 2007-03-27 | 2011-04-19 | Texas Instruments Incorporated | Method of reducing channeling of ion implants using a sacrificial scattering layer |
JP5751531B2 (ja) | 2012-06-15 | 2015-07-22 | 信越半導体株式会社 | 半導体基板の評価方法、評価用半導体基板、半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0358246A1 (de) * | 1988-09-09 | 1990-03-14 | Koninklijke Philips Electronics N.V. | Verfahren zum Herstellen einer Halbleiteranordnung mit einem Siliziumkörper, in dem durch Ionenimplantationen Halbleitergebiete gebildet werden |
JPH02305437A (ja) * | 1989-05-19 | 1990-12-19 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH0399430A (ja) * | 1989-09-12 | 1991-04-24 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH0536917A (ja) * | 1991-07-30 | 1993-02-12 | Sony Corp | 相補型半導体装置の製造方法 |
DE4233236A1 (de) * | 1991-10-22 | 1993-04-29 | Mitsubishi Electric Corp | Halbleitereinrichtung und herstellungsverfahren dafuer |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4422885A (en) * | 1981-12-18 | 1983-12-27 | Ncr Corporation | Polysilicon-doped-first CMOS process |
US4574467A (en) * | 1983-08-31 | 1986-03-11 | Solid State Scientific, Inc. | N- well CMOS process on a P substrate with double field guard rings and a PMOS buried channel |
US4713329A (en) * | 1985-07-22 | 1987-12-15 | Data General Corporation | Well mask for CMOS process |
US4717683A (en) * | 1986-09-23 | 1988-01-05 | Motorola Inc. | CMOS process |
JPS6489463A (en) * | 1987-09-30 | 1989-04-03 | Kawasaki Steel Co | Manufacture of semiconductor device |
JP2727552B2 (ja) * | 1988-02-29 | 1998-03-11 | ソニー株式会社 | 半導体装置の製造方法 |
US5091332A (en) * | 1990-11-19 | 1992-02-25 | Intel Corporation | Semiconductor field oxidation process |
KR0159532B1 (ko) * | 1991-12-24 | 1999-02-01 | 아이자와 스스무 | 반도체장치의 제조방법 및 반도체장치 |
US5358890A (en) * | 1993-04-19 | 1994-10-25 | Motorola Inc. | Process for fabricating isolation regions in a semiconductor device |
-
1993
- 1993-12-28 JP JP5337537A patent/JPH07201974A/ja active Pending
-
1994
- 1994-10-17 US US08/321,900 patent/US5422301A/en not_active Expired - Fee Related
- 1994-10-22 KR KR1019940027056A patent/KR0170457B1/ko not_active IP Right Cessation
- 1994-10-24 FR FR9412667A patent/FR2714525B1/fr not_active Expired - Fee Related
- 1994-11-11 DE DE4440109A patent/DE4440109A1/de not_active Ceased
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0358246A1 (de) * | 1988-09-09 | 1990-03-14 | Koninklijke Philips Electronics N.V. | Verfahren zum Herstellen einer Halbleiteranordnung mit einem Siliziumkörper, in dem durch Ionenimplantationen Halbleitergebiete gebildet werden |
JPH02305437A (ja) * | 1989-05-19 | 1990-12-19 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH0399430A (ja) * | 1989-09-12 | 1991-04-24 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH0536917A (ja) * | 1991-07-30 | 1993-02-12 | Sony Corp | 相補型半導体装置の製造方法 |
DE4233236A1 (de) * | 1991-10-22 | 1993-04-29 | Mitsubishi Electric Corp | Halbleitereinrichtung und herstellungsverfahren dafuer |
Non-Patent Citations (1)
Title |
---|
DE WERDT, R. et al.: A 1M SRAM WITH FULL CMOS CELLS FABRICATED IN A 0.7 mum TECHNOLOGY in: IEDM 87, S. 532-535 * |
Also Published As
Publication number | Publication date |
---|---|
JPH07201974A (ja) | 1995-08-04 |
FR2714525B1 (fr) | 1999-04-23 |
FR2714525A1 (fr) | 1995-06-30 |
US5422301A (en) | 1995-06-06 |
KR0170457B1 (ko) | 1999-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2700873C2 (de) | Verfahren zur Herstellung von komplementären Isolierschicht-Feldeffekttransistoren | |
DE4233236C2 (de) | Halbleitereinrichtung mit einem Wannenbereich für einen MOS-Transistor und Herstellungsverfahren dafür | |
US4459325A (en) | Semiconductor device and method for manufacturing the same | |
DE10051579B4 (de) | Halbleitervorrichtung mit kombinierter Grabenisolationsstruktur in einem SOI-Substrat und Verfahren zu deren Herstellung | |
DE69532907T2 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE2933849C2 (de) | ||
DE3019850C2 (de) | ||
DE4437068C2 (de) | Dünnfilmtransistor und Verfahren zu seiner Herstellung | |
DE4440109A1 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung mit MOSFET | |
DE4223272C2 (de) | Halbleitervorrichtung mit einer Wannenstruktur und Verfahren zu deren Herstellung | |
DE19940362A1 (de) | MOS-Transistor und Verfahren zu dessen Herstellung | |
DE19531629C1 (de) | Verfahren zur Herstellung einer EEPROM-Halbleiterstruktur | |
DE69936487T2 (de) | SOI-Halbleiteranordnung und Verfahren zur Herstellung | |
DE3105118A1 (de) | Verfahren zur herstellung einer integrierten schaltung mit komplementaeren bipolaren transistoren und komplementaeren isolierschicht-gate-feldeffekttransistoren auf einem gemeinsamen substrat | |
DE2734694A1 (de) | Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung | |
DE4114000C2 (de) | Halbleitereinrichtung und Herstellungsverfahren dafür | |
DE4224793A1 (de) | Duennfilmfeldeffektelement und herstellungsverfahren dafuer | |
DE102008062488B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung des Bauelementes | |
EP0148342A1 (de) | Verfahren zum gleichzeitigen Herstellen von schnellen Kurzkanal- und spannungsfesten MOS-Transistoren in VLSI-Schaltungen | |
DE19517002C2 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE60028847T2 (de) | Verfahren mit reduzierter Maskenzahl für die Herstellung von Mischsspannung-CMOS mit Hochleistung-Transistoren und -I/O Transistoren von hoher Zuverlässigkeit | |
DE19630128C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung, die durch einen Oxidfilm einer Elementisolation unterliegt, und mit diesem Verfahren hergestellte Halbleitervorrichtung | |
DE19520958A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE4101130A1 (de) | Mos-feldeffekttransistor und verfahren zu dessen herstellung | |
DE2932928A1 (de) | Verfahren zur herstellung von vlsi-schaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |