KR0159532B1 - 반도체장치의 제조방법 및 반도체장치 - Google Patents

Abstract

본 발명의 목적은 소자분리의 경계영역에 대한 불순물농도분포의 불균형이 없고 보다 프로세스의 미세화 및 신뢰성을 높일수가 있는 반도체장치의 제조방법 및 반도체장치를 제공하는 것에 있고, 구성은 특정극성의 반도체기판(1)상에 산화막(2)을 형성하는 공정과, 상기 특정극성과 동극성의 불순물(5)을 상기 반도체기판(1)중에 도입하는 공정과, 상기 산화막(2)상에 내산화막(3)을 형성하는 과정과, 상기 내산화막(3)의 임의의 부분을 제거하는 공정과, 상기 반도체기판(1)을 열산화하는 것에 의해 상기 산화막(2)을 성장시켜서 소자분리막(6)을 형성하는 공정과, 상기 내산화막(3)을 제거하는 공정으로되는 것 즉, 불순물(5)이 내산화막(3)을 형성하기전에 소자영역(10)에서 소자분리영역(14)에 걸쳐서 도입되기 때문에 소자분리의 경계영역(12)에 있어 불순물의 농도프로파일에 불균형한 부분이 생기지 않게하여 이 결과 트랜지스터의 협채널효과의 발생등을 방지할 수 있고 또 버드비크부(7)의 제거등을 간단하게 행할 수가 있게한 것을 특징으로 하고 있다.

Description

반도체장치의 제조방법 및 반도체장치

제1도는 본 발명에 관한 반도체장치의 제조방법의 실시예에 관해 나타내는 공정단면도.

제2도는 제1도에 나타내는 공정에, 버드비크부(bird beak)를 제거하는 공정(g)을 부가한 실시예에 관해 나타내는 공정단면도.

제3도는 제2도에 타나태는 공정에 게이트전극을 형성하는 공정(h)을 부가한 실시예에 관해 나타내는 공정단면도.

제4도(a),(b)는 본 발명에 관한 반도체장치의 단면에 관해서 나타내는 개략단면도.

제5도는 본 발명과 종래예에 의한 협채널트랜지스터의 한계값특성을 비교한 특성도.

제6도는 반도체장치의 소자 영역으로부터 소자분리영역에 걸친 영역의 불순물의 농도프로파일을 본 발명과 종래예를 비교해서 나타내는 특성도.

제7도는 (a)가 불순물의 도즈량과 소자분리영역에 대한 불순물농도의 관계를, (b)가 불순물의 도입에너지와 소자분리영역에 대한 불순물농도의 관계를 나타내는 특성도.

제8도는 (a)가 불순물의 도즈량과 한계값전압의 관계를, (b)가 불순물의 도입에너지와 한계값전압의 관계를 나타낸 특성도.

제9도는 불순물의 도입에너지를 변화시킨 경우의 반도체기판의 깊이방향에 대한 불순물의 농도프로파일의 변화를 나타낸 특성도.

제10도는 불순물의 도즈량을 변화시킨 경우의 반도체기판의 깊이방향에 대한 불순물의 농도프로파일의 변화를 나타내는 특성도.

제11도는 산화막상에 플리실리콘을 형성한 본 제2실시예에 관해서 나타내는 공정단면도.

제12도는 내산화막상에 산화막을 형성해 이것을 내산화막으로 깨운 본 제3실시예에 관해서 나타내는 공정단면도.

제13도는 종래의 선택산화법에 관해서 나타내는 공정단면도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 반도체기판 2 : 산화막

3 : 내산화막 4 : 포토레지스트

5 : 불순물 6 : 소자분리막

7 : 버드비크부 8 : 게이트전극

10 : 소자영역 12 : 경계영역

14 : 소자분리영역

본 발명은 반도체장치의 제조방법 및 반도체장치에 관해 상세하게는 반도체 기판상에 소자분리막을 형성해 소자영역과 소자분리영역에 소자분리하는 반도체 장치의 제조방법 빛 반도체장치에 관한 것이다.

반도체집적회로에 있어서는 반도체집적회로내에 형성되는 개개의 소자를 전기적으로 소자분리할 필요가 있다.

그리고 이 소자분리의 수법으로서는 일반적으로 선택산화라고 불리우는 소자분리법이 이용되고 있다.

종래의 선택산화에 의한 소자분리법의 일예로서 예를들면 이하에 말하는 수법이 알려져 있다.

즉 우선 반도체기판상에 산화막, 내산화막을 형성한다.

그리고 이 내산화막을 선택적으로 에칭한다.

다음에 이 에칭된 영역에 소자분리영역에 대한 한계값전압을 제어하기 위한 채널스토퍼라고 불리우는 불순물도핑을 행한다.

그후 열산화에 의해서 소자 분리막을 형성해 이것에 의해 개개의 소자를 전기적으로 소자분리한다.

이상의 선택산화에 의한 소자분리법을 제13도에서 상세히 설명한다.

즉 이 종래의 선택산화에 의한 소자분리법은 이하와 같은 공정을 거쳐서 행해진다.

(a) 반도체기판상(1)에 얇은 산화막(2)를 형성한다.

(b) 다음에 실리콘질화막으로 형성되는 내산화막(3)을 화학기상성장법(CVD)등에 의해 산화막(2)상에 기상성장시킨다.

(c) 그 뒤 내산화막(3)의 임의의 부분을 포토레지스트(4)에 의해 마스크하고 마스크되어 있지 않은 부분의 내산화막(3)을 드라이에칭에 의해서 제거한다.

(d) 다음에 반도체기판과 동극성의 불순물을 이온도핑하고 불순물(5)의 도입을 행한다.

(e) 그 뒤 반도체기판을 열산화하는 것에 의해 산화막을 성장시켜서 분리산화막(6)을 형성하고 이것에 의해 소자영역(10)과 소자분리영역(14)을 소자 분리한다.

(f) 마지막으로 남은 내열산화막(3)을 제거한다.

(g) 더욱이, 소자영역(10)에 트랜지스터 형성을 위한 능동영역을 형성하는 것이라면 능동영역의 한계값 전압제어를 위한 채널도핑용의 불순물(9)을 도핑하고 그후 게이트전극(8)을 형성한다.

그렇지만 이상의 수법에 의해 소자분리막을 형성한 경우에는 그 양단부에 제13도에 나타내는 형상의 버드비크부(7)라고 일반적으로 불리우는 부분이 발생한다.

또 이 수법에 의해 소자분리한 경우에는 소자영역(10)고 소자분리영역(14)과의 경계영역(12)에 있어서 불순물의 농도분포의 불균형인 부분이 생긴다.

그리고 이 버드비크부(7)의 발생 및 소자분리의 경계영역(12)에 대한 불순물농도분포의 불균형을 원인으로해서 이하와 같은 문제가 생기고 있다.

(1) 우선, 제1문제는 이 버드비크부(7)의 발생이 프로세스의 미세화의 커다란 방해가 된다고 하는 문제이다.

그 이유는 이하와 같다.

통상, 소자분리영역(14)에서의 소자분리능력은 이 영역에 대한 한계값전압이 높은 만큼 좋아진다.

그리고 한계값전압을 높게하는데는 소자분리영역(14)에서의 불순물농도를 높게하던가 혹은 소자분리막(6)의 막두께를 두껍게하면 좋다.

그렇지만 버드비크부(7)에서는 제13도와 같이 소자분리막(6)의 두께를 충분하게 할 수가 없다.

따라서 버드비크부(7)에서는 한계값전압을 높게할 수가 없고 이 부분의 영역은 소자분리영역(14)으로서 유효하게 기능하지 않게 된다.

이 결과 소자간의 최소피치가 버드비크부(7)의 길이 만큼 길어지고 프로세스의 미세화의 커다란 방해가 되게 된다.

특히, 예를들면 DRAM, SRAM, DSP 등의 고집적회로에 있어서는 고집적화의 요청에 의해 소자간 피치가 최소피치가 되도록 소자를 배열하는 것이 일반적이다.

따라서 이 소자간의 최소피치가 버드비크부(7)의 길이만큼 길어지면 이 2승에 비례해서 고집적회로의 면적이 증대하고 고집적회로의 대폭의 코스트업, 생산성의 저하라고하는 커다란 문제가 생기게 된다.

이 버드비크부(7)가 차지하는 면적을 줄이는 수법으로서는 예를 들면 바탕이 얇은 산화막(2)에 대해 내산화막(3)의 막두께비를 크게하는 방법이 알려져 있다.

그러나 이 수법에 따르면 버드비크부(7)를 줄이기 위해 이 막두께비를 높게 설정할 필요가 있고 이 결과 산화막(2)의 성장시에 발생하는 응력에 의해 기판에 결정결함이 발생한다고하는 새로운 문제가 생긴다.

또 더욱 고도의 기술로서 홈파기소자분리법이라고 불리우는 수법이 알려져 있다.

그러나 이 수법에 따르면 공정수가 큰 폭으로 늘면 동시에 공정내용도 상당히 복잡하게 되어 문제가 많다.

(2) 다음에 제2의 문제는 소자분리의 경계영역(12)에 대한 불순물농도분포의 불균형을 요인으로해서 발생하는 디바이스특성의 약화에 관한 문제이다.

이 디바이스특성의 약화는 예를들면 소위 협채널효과라고 불리우는 현상으로서 나타난다.

또 예를들면 소자분리의 경계영역(12)에 있어서 생기는 리크전류가 증가하고 또 이 경계에 대한 브레이크다운 전압의 저하라고하는 현상으로서 나타난다.

이들 현상이 생기는 원인은 이하와 같다.

즉, 종래의 수법에서는 소자분리를 행하기 위한 채널스토퍼용의 불순물(5)은 포토레지스트(4), 내산화막(3)에 저지되서 소자영역(10)에는 도입되지 않은 구성으로 되어 있다.

이 결과 종래의 수법에 의하면 채널스토퍼용의 불순물이 도입되지 않는 소자영역(10)과 도입되는 소자분리영역(14)과의 경계영역(12)에 있어서 농도분포가 불균형한 부분이 형성되게 된다.

특히 버드비크부(7)에서는 소자분리막(6)의 막두께가 얇기 때문에 불순물의 흡수가 적고 이 결과보다 많은 불순물이 버드 비크부(7)의 아래영역에 남아 버린다.

따라서 상기한 농도분호의 불균형을 보다 조장하게 된다.

그리고 이 남은 불순물은 예를들면 열산화시에 확산하고 이것에 의해 소자영역(10)에 불순물의 밀어내기가 생긴다고하는 사태가 생기게 된다.

이 결과 예를들면 소자분리의 경계에 접하는 소자영역(10)이 트랜지스터등을 형성하기 위한 능동영역인 경우 이 밀어낸 불순물은 예를들면 트랜지스터의 특성에 커다란 영향을 준다.

즉 이 밀어낸 불순물에 의해 능동영역에 반전영역이 형성되기 어려워지고 트랜지스터의 한계값전압이 높아져버린다.

그리고 이 경향은 트랜지스터의 폭 W가 좁으면 좁을수록 현저하게 나타나고 제5도에 나타내는 바와같이 소위 협채널효과라고 불리는 현상이 발생하게 된다.

또 소자분리의 경계에 접하는 소자영역(10)이 예를 들면 반도체기판과 역극성의 불순물로 형성되는 액티브영역인 경우 예를들면 이하와 같은 문제가 발생한다.

즉 소자분리의 경계영역(12)에 있어서 불순물의 농도분포가 불균형한 부분이 있으면 이 부분에서의 브레이크다운 전압이 저하된다.

또 액티브영역에 역극성인 불순물의 밀어내기가 있으면 이 부분에서의 리크전류가 증가하는 사태도 생기고 디바이스의 신뢰성, 생산성등에 커다란 악영향을 끼치게 된다.

본 발명은 이상과 같은 문제점을 해결하는 것이고 그 목적으로하는 것은 소자분리의 경계영역에 대한 불순물농도분포의 불균형이 없이 보다 프로세스의 미세화 및 신뢰성을 높일수가 있는 반도체장치의 제조방법 및 반도체장치를 제공하는 것에 있다.

본 발명의 다른 목적은 소자분리막에 형성되는 버드비크부를 다른 디바이스 특성에 악영향을 주는 일없이 제거해 감소시킬 수가 있는 반도체장치의 제조방법 및 반도체장치를 제공하는 것에 있다.

상기 과제를 해결하기 위해 본 발명에 관한 반도체장치의 제조방법은,

반도체기판상에 소자분리막을 형성해 소자영역과 소자분리영역에 소자분리하는 반도체장치의 제조방법에 있고,

(a) 특정극성의 반도체기판상에 산화막을 형성하는 공정과,

(b) 상기 특정극성과 동극성의 불순물을 상기 반도체기판중에 도입하는 공정과,

(c) 상기 산화막상에 내산화막을 형성하는 공정과,

(d) 상기 내산화막의 임의의 부분을 제거하는 공정과,

(e) 상기 반도체기판을 열산화하는 것에 의해 상기 산화막을 성장시켜서 소자분리막을 형성하는 공정과,

(f) 상기 내산화막을 제거하는 공정으로 되는 것을 특징으로 한다.

또 본 발명에 관한 반도체장치의 제조방법은, 반도체기판상에 소자분리막을 형성하고 소자영역과 소자분리영역에 소자분리하는 반도체장치의 제조방법에 있어서,

(a) 반도체기판과 동극성의 불순물을 반도체기판중에 도입하는 공정과.

(b) 상기 반도체기판상에 제1의 내산화막을 형성하는 공정과,

(c1) 상기 제1의 내산화막상에 산화막을 형성하는 공정과,

(c2) 상기 산화막상에 제2 내산화막을 형성하는 공정과,

(d) 상기 산화막을 끼워서 형성되는 상기 제1, 제2 의 내산화막의 임의의 부분을 제거하는 공정과,

(e) 상기 반도체기판을 열산화하는 것에 의해 소자분리막을 형성하는 공정과,

(f) 상기 산화막을 끼워서 형성되는 상기 제1, 제2 내산화막을 제거하는 공정으로되는 것을 특징으로 한다.

이 경우 상기의 내산화막의 제거공정(f)후에 상기 소자분리막의 단부에 있는 버드비크부를 제거해서 줄이는 공정(g)을 가지는 것이 바람직하다.

또 상기 내산화막의 제거공정(f) 또는 버드비크의 제거공정(g) 후에 소자영역에 게이트전극을 설치해서 능동영역을 형성하는 공정(h)을 가지고 상기 불순물의 도입공정에서 도입된 불순물을 상기 능동영역에 대한 한계값전압제어용의 불순물로서 겸용해도 좋다.

또 상기 불순물의 도입공정에서 도입되는 불순물의 도입에너지가 40keV이상인 것이 바람직하다.

또 상기 불순물의 도입공정에서 도입되는 불순물의 도입에너지를, 형성되는 상기 소자분리막의 막두께를 두껍게하는데 따라서 높게하는 것이 바람직하다.

더욱이 상기 불순물의 도입공정과 내산화막의 형성공정과의 사이에 폴리실리콘막을 형성하는 공정을 삽입해도 좋다.

또 본 발명에 대한 반도체장치는, 반도체기판중에 반도체기판과 동극성의 불순물이 도입되고 반도체기판상에 형성된 소자분리막에 의해 소장영역과 소자분리영역에 소자분리된 반도체 장치이고, 소자영역에서 소자분리영역에 다다른 영역의 불순물농도 프로파일이 연속적으로 변화하고 소자영역과 소자분리영역과의 경계영역에 대한 불순물농도가, 소자영역에 대한 불순물농도와 소자분리영역에 대한 불순물농도와의 사이에 있는 것을 특징을 한다.

이 경우 상기 소자분리막의 막두께가 두껍게 되는데 따라서 상기 불순물의 반도체기판의 깊이방향에 대한 농도프로파일의 피크위치가 반도체기판 깊이방향에 대해서 보다 깊은 위치에 있는 것이 바람직하다.

또 소자분리영역의 소자분리막의 경계면에 대한 불순물농도가 1×10¹⁶cm^-3이상인 것이 바람직하다.

본 발명에 관한 반도체장치의 제조방법에 따르면 내산화막을 형성하는 공정전에 채널스토퍼용의 불순물을 도입하고 있다.

따라서 상기 불순물은 소자영역에서 소자분리영역에 걸쳐서 도입되기 때문에 소자분리막을 형성할 때에도 이 불순물, 예를들면 버드비크하에 대한 불순물이 소자영역에 밀어올리는 것을 유효하게 방지할 수 있다.

이 경우 버드비크부를 제거해서 줄이는 공정을 더욱 부가하면 버드비크부를 감소시킬 수도 있다.

또 소장영역에 게이트전극을 설치해서 능동영역을 형성하는 공정을 더욱 부가하고 불순물을 능동영역에 대한 한계값전압이 제어를 하기위한 불순물로서 겸용할 수도 있다.

또 불순물의 도입에너지를 소자분리막의 막두께를 두껍게 하는데 따라서 높게하면 소자영역 및 소자분리영역에 대한 불순물의 농도프로파일을 가장 적합하게 제어할 수 있다.

또 본 발명에 관한 반도체장치에 있어서는 소자영역으로부터 소자분리 영역에 이르는 영역의 불순물의 농도프로파일이 연속적으로 변화하고 경계영역에 대한 불순물농도가 소자영역과 소자분리영역의 불순물농도의 사이에 있다.

따라서 이 불순물이 소자영역에 밀어내는 것에 의해 생기는 악영향을 유효하게 방지할 수 있고 또 종래는 실질적으로 불가능했던 버드비크부의 제거도 행할 수가 있다.

더욱이 소자영역에 도입된 불순물에 관해서는 트랜지스터의 한계값전압 제어용의 불순물로서 겸용할 수도 있다.

또 소자분리막의 막두께가 두꺼워지는데 따라서 상기 불순물의 반도체 기판의 깊이방향에 대한 농도프로파일의 피크위치가 반도체기판의 깊이방향에 대해서 보다 깊은 위치에 있는 반도체장치라고하면 소자영역 및 소자분리영역에 대한 최적인 불순물의 농도프로파일을 얻을 수가 있다.

더욱이 본 발명에 관한 장치에 의하면 소자영역에 대한 불순물농도제어를 겸해서 할 수도 있다.

이하 본 발명에 관해서 실시예를 들어 상세히 설명한다.

[실시예 1]

(1) 공정의 설명

제1도는 본 발명에 대한 제1의 실시예에 관해서 나타내는 공정단면도이다.

우선 제1도(a)에 나타내는 바와같이 반도체기판(1)에 열산화에 의해서 예를들면 150Å의 실리콘의 산화막(2)을 형성한다.

여기에서는 예로서 150Å으로하고 있지만 이것에 한정되는 것은 아니고 프로세스의 미세도등의 각종의 조건에 의해서 적절하게 결정되는 것이다.

다음에 제1도(b)에 나타내는 바와같이 예를들면 이온도핑법에 의해서 반도체기판(1)과 동극성의 불순물(5)을 도핑한다.

이 경우의 불순물(5)로서는 반도체기판이 예를들면 P형기판인 경우는 이것과 동극성의 불순물 예를들면 붕소등을 이용할 수가 있다.

또한 이 이온도핑에 대한 불순물의 도입에너지량 및 도즈량은 후술하는 바와같이 트랜지스터의 한계값전압, 소자분리막의 두께, 요구되는 소자분리능력등에 기인해서 적절하게 결정된다.

또 여기에서 도입한 불순물은 소자영역이 트랜지스터등을 형성하는 능동영역인 경우는 트랜지스터의 한계값전압을 제어하기 위한 채널도핑용의 불순물로서 겸용할 수도 있다.

다음에, 제1도(c)와 같이 예를들면 질화막등으로 형성되는 내산화막(3)을, 예를들면 1800Å의 두께에 CVD법등을 이용해서 형성한다.

여기에서도 예로서 1800Å의 실리콘질화막을 형성하고 있지만 이것에 한정되는 것은 아니고 각종의 프로세스조건에 의해서 바라는 두께로 설정할 수 있다.

특히 이 내산화막(3)의 두께는 상기한 산화막(2)의 두께와의 관계이고 버드비크부(7)가 차지하는 길이을 결정하는 것이다.

따라서 바라는 버드비크길이에 벗어나지 않도록 산화막(2) 및 내산화막 (3)의 두께를 조정하면 좋다.

다음에 제1도(d)와 같이 일반적인 포토리소그라피공정을 이용해서 즉 예를들면 내산화막(3)의 임의의 부분을 포토레지스트(4)에 의해 마스크하고 마스크되어 있지않은 부분을 드라이에칭하는 것에 의해서 내산화막(3)의 임의의 위치를 제거한다.

다음에 제1도(e)와 같이 포토레지스(4)를 제거한 후 예를들면 습식산화분위기중에서 예를들면 1050℃에서 6000Å에 산화해 소자분리층으로서 필요한 양으로 산화하면 좋다.

마지막으로 제1도(f)에 나타내는 바와같이 남은 내산화막(3)을 제거한다.

(2)불순물의 농도프로파일

이상의 공정에 따른 반도체장치의 제조방법에 의하면 공정(c), 즉 내산화막(3)을 형헝하는 공정전에 채털스토퍼용의 불순물(5)이 도입되어 있다.

따라서 상기 불순물(5)은 소자영역(10)에서 소자분리영역(14)에 걸쳐서 도입되게 된다.

이 결과 소자분리의 경계영역(10)에 대한 불순물의 농도프로파일에 불균형한 부분이 생기지 않고 특히 버드비크부(7)의 밑에 대한 불순물의 농도프로파일에 피크부가 형성되지 않는다.

이 모습을 제6도에 나타낸다.

제6도의 A에 나타내는 불순물의 농도프로파일은 본 실시예에 의한 농도프로파일의 일례이고 제6도의 C에 나타내는 불순물의 농도프로파일은 종래의 선택산화법에 의한 농도프로파일이다.

동도에 나타내는 바와같이 본 실시예에 대한 불순물의 농도프로파일 A에서의 각 영역의 불순물농도는 예를들면 소자분리영역(14)의 소자분리막의 계면(界面)에서는 0.5×10¹⁶cm^-3, 버드비크부(7)하에서는 8.0×10¹⁶cm^-3, 소자영역(10)의 산화막의 계면에서는 1.0×10¹⁷cm^-3가 된다.

이것에 대해서 종래의 농도프로파일 C에서의 각 영역의 불순물농도는 소자분리영역(14)의 소자분리막의 계면세어 1×10¹⁵cm^-3로 본 실시예에 비교해 낮고 버드비크부(7)하에서는 2×10¹⁷cm^-3으로 본 실시예에 비교해서 높고 더욱이 비크부(30)를 가지고 소자영역(10)의 산화막의 계면에서는 1×10¹⁷cm^-3가 된다.

이상과 같이 우선 본 실시예에 의하면 제6도에 나타내는 바와같이 소자분리의 경계영역(12)에 대한 불순물의 농도프로파일에 불균형한 부분이 생기고 특히 버드비크부(7)하에 대한 불순물의 농도프로파일에 피크부(30)가 형성되지 않는다.

그리고 소자분리영역(17)에서 소자영역(10)에 걸쳐서 불순물농도의 프로파일이 연속적으로 변화하고 그 변화량도 1행정도 이내로 할 수가 있다.

따라서 공정(e)에 있어서 열산화에 의해 소자분리막(6)을 형성할 때에도 이 불순물 예를들면 버드비크부(7)하에 대한 불순물이 소자영역(10)에 밀어내는 일이 없다.

이 결과 이들 불순물이 소자영역에 위치하는 소자 예를들면 트랜지스터, 액티브영역등에 대해 협채널효과의 발생, 리크전류의 발생, 브레이트다운 전압의 저하등의 악영향이 미치게하는 것을 유효하게 방지할 수가 있다.

또한 이 불순물의 농도프로파일의 형상으로서는 제6도의 A에 나타내는 형상에 한정되는 것은 아니고 예를들면 제6도에 B에 나타내는 바와같이 소자 분리영역(14)에 대한 불순물농도쪽이 소자영역(10)에 대한 불순물농도 보다도 높은 형상이어도 좋다.

또 본 실시예에 의한 불순물의 농도 프로파일은 종래의 것에 비교해서 소자분리영역(14)하에서 충분한 불순물농도를 가진다.

이 경우 소자분리영역(14)에 도입되는 불순물(5)은 채널스톱용의 불순물로서 이 소자분리영역(14)에 대한 반전영역의 발생을 방지하는 것이다.

따라서 이 반전영역의 발생을 방지하기 위해서는 소자분리영역에 대한 불순물의 농도를 보다 높게하는 것이 효과적이다.

즉 본 실시예에 희면 이 소자분리영역(14)에 대한 불순물의 농도를 제6도에 나타내는 바와같이 충분히 높게 할 수가 있기 때문에 보다 효과적으로 반전영역의 발생을 막을 수가 있다.

이 결과 본 실시예에서는 소자분리영역을 충분히 유지한채로 소자분리영역(14)의 폭을 작게하는 것이 가능해지고 프로세스의 미세화에 크게 공헌하게 된다.

이것에 대해서 종래의 수법에 의하면 상기한 바와같이 버드비크부(7)에서의 불순물농도의 불균형부분이 발생하기 때문에 실질적으로 본 실시예와 같이 소자분리영역(14)에서의 소자분리영역을 충분히 유지하기 위해서는 소자분리영역(14)의 폭을 충분히 크게하지 않으면 안되게 한다.

이 결과 소자간 피치가 증대하고 특히 메모리, 마이크로프로세서, DSP등의 고집적회로의 칩면적의 증가, 생산성의 저하라고하는 여러 가지 문제를 발생하게된다.

(3) 버드비크부의 제거

제2도에는 제1도에 나타나는 공정(f)후에 예를들면 웨트에칭으로 전체적으로 산화막을 에칭하는 것에 의해 버드비크부(7)를 제거해서 줄이는 공정(g)을 더욱 부가한 공정단면도가 나타나있다.

이와같이 본 실시예에서는 종래에는 실질적으로 불가능했던 버드비크부(7)를 제거하는 공정과 더욱 부가할 수가 있다.

그 이유는 이하와 같다.

즉 버드비크부(7)를 제거하면 제2도(g)에 나타내는 바와같이 버드비크부(7)하의 영역이 노출해 버린다.

그렇지만 종래의 수법에서는 제6도에 나타내는 바와같이 버드비크부(7)하의 영역에는 불순물농도의 피크부(30)가 형성되어 버리고 있었다.

따라서 예를들면 소자영역(10)에 트랜지스터영역을 형성한 경우에는 이 피크부(30)의 노출한 부분의 상부에 게이트전극의 단부가 형성되어 버린다.

이 결과 트랜지스터특성에 예를들면 보다 강한 협채널효과등의 커다란 악영향을 초래하게 되어버린다.

이것에 대해서 본 실시예에서는 불순물이 소자영역에서 소자분리영역에 걸쳐서 도입되고 있다.

따라서 버드비크부(7)를 제거해도 노출한 부분의 불순물농도는 소자분리 영역(14)과 소장영역(10)사이의 농도이고 소자영역(10)에서의 불순물농도는 거의 변하지 않는다.

이 결과 트랜지스터특성에 악영향이 나오는 일없이 채널폭 0.15㎛에서도 실용적인 트랜지스터특성을 얻는데 성공했다.

이상과 같이 본 실시예에서는 버드비크부(7)를 간단한 공정의 부가에 의해 제거하는 것이 가능하게 된다.

이 결과 종래에 비해서 이하와 같은 우위점이 생긴다.

우선 버드비크부(7)를 제거하는 것에 의해 프로세스의 미세화등에 크게 공헌할 수가 있다.

예를들면 표준적인 0.8㎛프로세스에 있어서는 소자간피치는 예를들면 1.6㎛가 된다.

그리고 이 소자간피치증 1.0㎛는 소자분리폭이고 0.6㎛는 최소길이의 소자폭이 된다.

그리고 이 1.0㎛의 소자분리폭중 종래는 예를들면 양단부를 합쳐서 0.4㎛의 폭을 버드비크부(7)가 차지하고 있다.

본 실시예에 의하면 공정(g)에서 버드비크부(7)를 제거하는 것에 의해 이 버드비크부(7)를 예를들면 0.2㎛줄일 수가 있다.

이 결과 예를들면 0.8㎛프로세스에 있어서 종래는 1.6㎛피치이었던 소자간 피치를 예를들면 1.4㎛피치로 할 수가 있고 프로세스의 미세화에 크게 공헌할 수가 있게된다.

특히 예를들면 DRAM, SRAM, DSP등의 고집적회로에 있어서는 고집적화의 요청으로 이 소자간피치가 최소피치가 되도록 소자를 배열하는 것이 일반적이다.

따라서 상기와 같이 최소의 소자간피치가 1.6㎛피치에서 1.4㎛로 줄일수가 있으면 고집적회로 전체의 면적도 최소피치비의 2승에 비례해서 줄일수가 있다.

이 결과 고집적회로의 대폭의 코스트절감, 생산성의 대폭적인 향상을 도모하는 것이 가능해진다.

또 이 비드비크부(7)가 차지하는 부분을 감소시키기 위해서는 내산화막(3)의 바탕이 옅은 산화막(2)에 대한 내산화막(3)의 막두께비를 크게하는 수법으로 대처할 수도 있다.

그러나 이 수법에 의하면 소자분리막(6)을 성장시킬때에 발생하는 응력에 의해서 기판에 결정결함을 발생하는 경우가 있다.

특히 종래는 버드비크부(7)를 줄이기 위해 무리한 막두께비의 설정을 하고 있었기 때문에 프러세스의 마진이 대폭으로 작아져버리는 문제가 있었다.

그러나 본 실시예에 의하면 여기에 큰 노력을 할애할 필요는 없다.

예를들면 상기 공정의 설명에서는 산화막(2)의 두께를 150Å, 내산화막(3)의 두께를 1800Å으로 하고 있었지만 이것을 예를들면 각각 200Å, 1400Å으로한 경우에도 이것에 대응할 수가 있다.

즉 이와같이 막두께비를 감소시키면 버드비크부(7)가 증가하게 되지만 본 실시예와 같이 웨트에칭으로 전체적으로 산화막을 에칭하면 버드비크부(7)의 차지하는 부분의 크기를 막두께가 150Å, 1800Å의 경우와 같은 것으로 할 수가 있다.

더욱이 이 경우 산화막(2)과 내산화막(3)의 막두께비는 작기 때문에 프로세스의 마진을 내릴 필요가 없다.

따라서 프로세스의 생산성을 대폭으로 향상시킬 수가 있게 된다.

(4) 소자영역의 형성

제3도에는 제2도에 나타내는 공정(g)뒤에 소자영역에 게이트전극을 설치해서 능동영역을 형성하는 공정(h)을 더욱 부가한 공정의 단면도를 나타내고 제4도(a)에는 이 경우의 소자구조를 나타낸다.

또한 제3도에서는 공정(g)후에 공정(h)을 부가하는 구성으로 했지만 버드비크부(7)를 제거하는 공정(g)을 행하지 않는 경우에는 이것을 생략하고 공정(g)후에 공정(h)을 부가하는 공정으로하면 좋다.

본 실시예에서는 소자분리후에 소자영역에 트랜지스터등의 능동영역을 형성한 경우 이하와 같은 이점이 생긴다.

제1의 이점은 공정(b)에서 도입된 채널스토퍼용의 불순물의 능동영역에 대한 한계값전압의 제어를 위한 채널도핑용의 불순물로서 겸용할 수 있는 점이다.

즉 종래 필요했던 능동영역에 대한 한계값전압제어용의 불순물도입을 위한 공정을 생략할 수가 있다.

이 결과 제조공정을 적어도 2공정중일 수가 있고 제조코스트의 감소, 생산성의 향상등을 도모할 수 있다.

제2의 이점은 상기한 바와같이 본 실시예에서는 버드비크부(7)하에 불순물의 불균형한 부분이 생기지 않기 때문에 열산화등을 한 경우에 이 불순물이 트랜지스터영역에 밀려나오지 않는 점이다.

이 잇점에 의해 종래는 현저했던 협채널효과의 발생 즉 채널폭의 작아짐에 따라서 한계값이 상승한다고하는 현상의 발생을 제5도에 나타내는 바와같이 대폭으로 억제할 수 있게 되었다.

이 결과 종래 1㎛까지 밖에 실용할 수 없었던 선택산화에 의한 소자분리폭을 0.3㎛까지 축소하는데 성공했다.

특히 종래에는 이 협채널효과의 발생에 의해 디바이스를 설계할때의 트랜지스터폭(제4도(a)에 나타내는 W)의 설정이 커다란 제약을 받고 있었다.

예를들면 DRAM, SRAM, DSP등의 고집적회로에는 각각의 소자면적을 줄여서 고집적회로 전체의 면적을 줄여야하고 이 트랜지스터폭 W를 프로세스상 허용되는 최소폭으로 설정하는 것이 일반적이다.

그렇지만 제5도에 나타내는 바와같은 이 최소폭의 부근에서 한계값전압이 상승한다라고하는 현상이 생기면 실질적 트랜지스터의 폭 W를 이 최소폭에 설정하는 것이 불가능해지고 프로세스의 미세화를 방해하는 커다란 요인이 되고 있었다.

즉 종래에는 제5도에 나타내는 바와같이 실질적으로 W를 1.0㎛이하로 할 수 없었다.

따라서 트랜지스터의 채널길이를 (제4도(b)에 나타내는 L)예를들면 프로세스상 0.6㎛이하로 미세화할 수 있어도 이 협채널효과에 의한 W의 제한에 의해 실질적으로 소자의 사이즈를 효과적으로 감소할 수가 없다고하는 문제가 생기고 있었다.

이것에 대해서 본 실시예에 의하면 제5도에 나타내는 바와같이 트랜지스터폭 W가 0.3㎛정도까지 실용가능한 트랜지스터를 형성할 수가 있다.

이 결과 디바이스설계시에 이 W의 변동에 의한 협채널효과의 영향을 거의 무시할 수 있게 되고 디바이스의 설계마진을 대폭 향상할 수 있다.

더욱이 제5도에 나타내는 바와같이 한계값전압의 특성곡선은 W가 1.0㎛이하이어도 거의 평탄하다.

따라서 프로세스변동에 의해 W의 크기가 변동해도 한계값전압의 변동을 조금 억제할 수가 있어 프로세스의 생산성등을 대폭으로 향상시킬 수가 있다.

이와같이 본 실시예에 의하면 프로세스의 공정에 관해서는 종래보다도 역으로 적어도 2공정이상 줄이면서도 종래부터 문제였던 트랜지스터의 협채널 특성등을 비약적으로 개선하는 것이 가능하게 되었다.

또한 본 실시예에 의해 소자영역에 형성되는 디바이스로서는 상기한 바와같이 트랜지스터에 제한되는 것은 아니고 예를들면 제4도(B)에 나타내는 바와같이 반도체기판(1)과 역극성의 불순물로 형성되는 액티브영역(20)인 경우도 포함된다.

제4도(B)에 나타내는 바와같이 소자분리의 경계에 접하는 소자영역(10)이 액티브영역(20)인 경우 종래 예를들면 이하와 같은 문제가 생기고 있었다.

즉 소자분리의 경계영역(12)에 있어서 불순물의 농도분포가 불균형한 부분이 있으면 이 부분에서의 브레이크다운 전압이 저하해 버린다.

또 액티브영역(20)에 역극성인 불순물의 밀어내기가 생기면 이 부분에서의 리크전류가 증가하는 사태도 발생한다.

그러나 본 실시예에서는 상기한 바와같이 경계영역(12)에 있어서 불순물의 농도분포가 불균형한 부분이 없고 액티브영역으로의 불순물의 밀어내기도 없기 때문에 이와같은 문제가 생기지 않는다.

따라서 종래에 비교해서 디바이스의 신뢰성, 프로세스의 생산성을 대폭 향상시킬 수가 있다.

(5) 불순물의 농도프로파일의 제어

또 본 실시예에서는 공정(b)에 있어서 도입하는 불순물(5)의 도입에너지를 공정(e)에 있어서 형성하는 상기 소자분리막(6)의 막두께를 두껍게하는데 따라서 높게하는 것에 의해 소장영역(10) 및 소자분리영역(14)에 대한 불순물의 농도프로파일의 최적으로 제어하고 있다.

이하 이것에 관해서 설명한다.

소자분리영역(14)에서의 소자분리능력을 높이는데는 소자분리영역(14)하에서의 반전한계값전압을 높게할 필요가 있다.

그리고 이 반전한계값전압을 높게하기 위해서는 소자분리영역(14)에서의 불순물(5)의 농도를 높게하던가 소자분리막(6)의 막두께를 두껍게 할 필요가 있다.

그러나 소자분리막(6)의 막두께를 두껍게하면 열산화에 의해 소자분리막(6)을 형성할때에 이 소자분리막(6)에 흡수되어 버리는 불순물(5)의 흡수량이 커지고 소자분리영역(14)에 대한 불순물농도가 낮아져 버린다고하는 사태가 발생한다.

이 결과 소자분리막(6)을 두껍게하는 것에 의해 얻어지는 소자분리영역(14)에서의 소자분리능력이 상승이라고 하는 효과가 상쇄되어 버리는 문제가 생긴다.

본 실시예에서는 불순물의 도즈량을 증가시키던가 혹은 불순물의 도입에너지를 높게하는 것에 의해 이 문제에 대처하고 있다.

이 모양을 제7도에 나타낸다.

제7도(a)에는 소자분리영역(14)에서의 불순물농도와 불순물의 도즈량 및 불순물의 도입에너지와의 관계에 관해서 나타내고 제7도(b)에는 불순물의 도즈량 9.0×10¹²인 경우의 불순물농도와 불순물의 도입에너지와의 관계에 관해서 나타낸다.

제7도(a)(b)에 나타내는 바와같이 소자분리영역(14)에 대한 불순물의 농도는 불순물의 도즈량이 클수록 또 불순물의 도입에너지가 고에너지일수록 높게 된다.

불순물의 도입에너지를 높게하면 소자분리영역(14)에서의 불순물농도가 높아지는 것은 이하의 이유에 의한다.

즉 불순물의 도입에너지를 높게하면 도입된 불순물의 깊이방향에 대한 농도프로파일의 피크위치가 보다 깊은 장소에 위치하게 된다.

이 결과 열산화에 의해 소자분리막(6)을 형성한 경우에 이 소자분리막(6)에 흡수되는 불순물의 흡수량을 감소시키는 것이 가능해지고 소자분리영역(14)에 대한 불순물농도를 높게할 수가 있게 된다.

이 모습이 제9도에 나타난다.

제9도에는 불순물의 도즈량을 9×10¹²의 일정값으로해서 도입에너지를 변화시킨 경우의 반도체기판(1)의 깊이방향에 대한 농도프로파일이 나타나고 있다.

동도면에 나타내는 바와같이 도입에너지가 140keV인 경우가 80keV인 경우보다도 소자분리영역(14)에 대한 불순물농도가 높아지고 이 결과 소자분리능력도 높아지게 된다.

제10도에는 거꾸로 도입에너지를 140keV의 일정값으로해서 도즈량을 변화시킨 경우의 반도체기판(1)의 깊이방향의 농도프로파일이 나타나있다.

동도면에 나타내는 바와같이 도즈량이 6×10¹²인 경우가 3×10¹²인 경우보다도 소자분리영역(14)에 대한 불순물농도가 높아지고 이 결과 소자분리능력도 높아지게 된다.

이와같이 본 실시예에서는 소자분리영역(14)에서의 불순물농도 프로파일을 불순물의 도즈량 및 불순물의 도입에너지의 양쪽에 의해 제어할 수가 있다.

이 결과, 예를들면 제7도(a)에 나타내는 바와같이 도즈량을 9.0×10¹²으로 한 경우에는, 도입에너지가 80keV에서는 예를들면 1.0㎛이하의 소자분리가 140keV에서는 0.6㎛이하의 소자분리가, 180keV에서는 예를들면 0.4㎛이하의 소자분리가 가능하게 되엇다.

이것에 대해서 종래의 수법에서는 불순물의 도즈량 및 불순물의 도입에너지에 양적제한이 생기기 때문에 이들 도즈량 및 도입에너지에 의한 불순물의 농도 프로파일의 제어가 실질적으로 곤란했었다.

즉 종래의 수법에 의해 소자분리능력을 올려야하는 불순물의 도즈량을 증가시키면 제6도에 나타내는 불순물농도프로파일 C의 불순물이 더욱 현저하게 되어버린다.

이 결과 소자분리영역(14)의 소자분리막(16)의 계면에서의 불순물농도를 예를들면 1×10¹⁶cm^-3이상으로 하는 것은 불순물의 소자영역(10)으로의 밀어내기에 의한 협채널효과등의 디바이스특성의 악화라고하는 문제에 의해 실질적으로 곤란했었다.

즉 종래에는 도즈량을 증가시키는 것에 의해 소자분리영역(14)에서의 불순물농도 프로파일을 제어하는 것을 실질적으로 곤란했었다.

이것에 대해서 본 실시예에서는 상기한 바와같이 불순물은 소자영역(10)에서 소자분리영역(14)에 걸쳐서 도입되고 있고 소자분리의 경계영역(12)에 대한 불순물의 농도프로파일에 불균형한 부분이 생기지 않는다.

따라서 불순물의 도즈량을 증가시켜도, 불순물을 소자영역(10)에 밀어내서 소자영역(10)에 있는 디바이스특성에 악영향을 주는 일이 없고 종래의 수법에서는 실질적으로 곤란했던 도즈량에 의한 불순물의 농도프로파일의 제어가 가능해졌다.

이 결과 본 실시예에서는 소자분리영역(14)의 소자분리막(6)의 계면에서의 불순물농도를 1×10¹⁶cm^-3이상으로 하는 것이 가능해지고 이것에 의해 소자분리 능력을 대폭으로 향상시키는 것이 가능해졌다.

또한 프로세스의 미세화에 대응해서 더욱이 소자분리능력을 향상시키기 위해서는 이 불순물농도로서는 5×10¹⁶cm^-3이상으로 하는 것이 바람직하다.

또한 종래의 수법에서는 채널스토퍼용에 도입된 불순물이 소자영역(10)에 도입되는 것을 방지해야하고 내산화막(3)에 의해 이것을 마스크하는 구성으로 하고 있었다.

따라서 이 도입에너지를 높게하고 예를들면 40keV이상으로하면 불순물(5)이 내산화막(3)을 뚫고 나가버리는 사태가 발생하게 된다.

이 결과 종래에는 불순물의 도입에너지에 의한 제어는 실질적으로 곤란했었다.

이에 대해서 본 실시예에서는 불순물(5)은 내산화막(3)이 형성되기전에 도입되기 때문에 이와같은 문제는 생기지 않는다.

따라서 종래 곤란했던 40keV이상의 도입에너지에 의한 불순물의 농도프로파일의 제어가 가능해졌다.

또한 프로세스의 미세화에 대응해서 더욱이 소자분리능력을 향상시키기 위새서는 이 도입에너지는 80keV이상인 것이 바람직하다.

이와같이 본 실시예에서는 종래의 수법으로는 실질적으로 곤한했던 도즈량, 도입에너지에 의한 불순물농도 프로파일의 제어에 의해 보다 소자분리능력이 높은 소자분리가 가능해졌다.

더욱이 본 실시예에서는 이 소자분리영역(14)에 대한 제어를 행함과 동시에 소자영역(10)에 대한 불순물농도 프로파일의 제어도 겸해서 행할 수가 있다.

이 모습이 제8도에 나타난다.

제8도(a)에는 소자영역(10)에서의 트랜지스터의 한계값전압과 불순물의 도즈량 및 불순물이 9.0×10¹²인 경우의 한계값전압과 불순물의 도입에너지와의 관계에 관해서 나타낸다.

제8도(a)(b)에 나타내는 바와같이 소자영역(10)에 대한 한계값전압을 분순물의 도즈량이 작을수록 또 불순물의 도입에너지가 높을수록 낮아진다.

즉 불순물의 도입에너지을 높게하면 도입된 불순물의 깊이방향에 대한 농도프로파일의 피크위치가 보다 깊은 장소에 위치하게 된다.

이 결과 산화막(2)과의 경계면에 대한 불순물농도가 낮게 되고 이것에 의해 한계값전압이 낮아지게 된다.

이와같이 소자영역(10)에서는 산화막(2)이 소자분리막(6)에 비교해서 얇고 이것에 흡수되는 불순물량이 적어지기 때문에 소자분리영역(14)의 경우와 반대특성이 나오게 된다.

즉 본 실시예에서는 도입에너지를 높게하는 것에 의해 소자분리영역(14)에 관해서는 불순물농도를 높게할 수 있고 이것에 의해 소자분리능력을 올릴 수 있다.

한편 소자영역(10)에 관해서는 도입에너지를 높게하는 것에 의해 트랜지스터의 한계값전압을 낮게 할 수가 있고 트랜지스터의 능력을 올릴 수 있다.

이 경우 도입에너지를 높게하면 할수록 반도체기판의 깊이방향에 대한 불순물의 농도프로파일의 끝부분을 트랜지스터의 반전영역으로서 사용할 수 있는 잇점도 생긴다.

따라서 도입에너지를 높게하는 것에 의해 소자영역(10)에 대한 트랜지스터의 한계값전압의 프로세스변동을 낮게 제어할 수가 있고 생산성향상등에도 크게 공헌할 수 있게 된다.

이 잇점은 특히 저전압프로세스의 경우에 유효하다.

즉 저전압프로세스에 대응하기 위해서는 통상 0.8V정도로 설정되는 한계값 전압을 예를들면 0.6V이상에 설정해 제어할 필요가 있다.

그렇지만 이와같이 한계값전압이 내려가면 프로세스변동에 의한 한계값 전압의 변동이 ±0.2V이상인 경우에 잡음여유가 0.4V이하로 되어버리고 회로설계의 설계마진이 대폭으로 저하해버리는 문제가 생긴다.

특히 종래는 한계값전압의 조정을 채널도핑용 불순물의 도핑량을 제어하는 것에 의해 행하고 있었기 때문에 이 프로세스변동에 의한 한계값전압의 변동을 억제하는 것이 곤란했었다.

이것에 대해서는 본 실시예에서는 저전압프로세스에 대응해야하는 한계값 전압을 제어하는데는 불순물의 도입에너지를 제어하면 좋다.

즉 도입에너지를 높게하면 할수록 제8도(b)에 나타내는 바와같이 한계값 전압을 낮게할 수가 있고 더욱이 도입에너지가 높게하면 할수록 불순물의 농도프로파일의 끝부분을 트랜지스터의 반전영역으로서 사용할 수 있게 된다.

이 결과 한계값전압을 낮게해도 프로세스변동에 의한 한계값전압의 변동을 낮게 제어할 수가 있고 저전압프로세스에 최적인 프로세를 제공하는 것이 가능해진다.

또한 도입에너지를 높게하는 것에 의한 한계값전압의 제어는 상기한 저전압프로세으의 경우에 제한되는 것은 아니다.

즉 예를들면 한계값전압이 0.6V이하의 능력이 높은 트랜지스터를 형성하는 경우에도 이 제어수법을 적용하는 것이 가능하다.

다음에 본 실시예에 의한 실제의 프로세스설계의 순서에 관해서 설명한다.

본 실시예에 의해 실제로 프로세스설계를 하는 경우에는 예를들면 이하와 같은 순서에 의해 행한다.

즉 우선 프로세스에서 사용되는 트랜지스터의 한계값전압 Vth를 결정한다.

그리고 예를들면 Vth=0.8V로 했다고하면 제8도(a)에 의해 이 Vth=0.8V에 대응하는 도즈량, 도입에너지의 조합, 즉 제8도(a)에 대한 ABCDE점의 조합중 어떤 조합으로 할까를 결정한다.

이 경우 어떤 조합을 선택할까는 요구되는 소자분리능력등의 디바이스특성, 불순물의 도입장치등의 능력을 비교고려해서 결정한다.

예를들면 이것을 예를들어 설명하면 이하와 같이 된다.

즉 예를들면 이것은 예를들어 설명하면 이하와 같이 된다.

즉 예를들면 장치의 도입에너지의 능력등을 고려해서 도입에너지로서 140keV가 최적이라고 판단했다면 제8도(a)에 나타내는 C점의 조합을 선택한다.

다음에 이 C점에 대응하는 도즈량 즉 9.0×10¹²을 그래프에 의해 읽어낸다.

그리고 제7도(a)에 있어서 이 도입에너지(140keV)와 도즈량(9.0×10¹²)에서 이것에 대응한 소자분리영역(14)에 대한 불순물의 농도를 읽어낸다.

그리고 이 불순물농도와 소자분리막(6)의 두께등의 다른 디바이스조건을 고려해서 분리가능한 소자분리폭을 산정해 이 소자분리폭이 프로세스조건에 적합한가를 판단해 적합하면 C점의 조합으로 결정한다.

또한 상기한 바와 같이 도입에너지가 높으면 높을수록 소자분리능력도 높고 소자영역(10)에 대한 한계값전압이 프로세스변동도 적기 때문에 장치등의 조건이 허락하는한 될 수 있으면 이 도입에너지를 높게 설정하도록하는 것이 바람직하다.

[실시예 2]

제11도에는 본 발명의 제2의 실시예를 나타낸다.

본 제2의 실시예에는 제1도에 나타내는 제1의 실시예의 공정(b)과 공정(c)과의 사이에 폴리실리콘막(50)을 형성하는 공정(b2)을 추가한 실시예이다.

이것에 의해 제11도(d)에 나타내는 바와 같이 산화막(2)과 내산화막(3)과의 사이에 폴리실리콘막(50)이 삽입된 소자구조의 디바이스를 형성할 수가 있다.

본 제2의 실시예와 같이 산화막(2)과 내산화막(3)과의 사이에 폴리실리콘막(50)을 삽입하는 구조로한 경우 이하와 같은 이점이 있다.

즉 공정(d)후에 소자분리막(6)을 형성하는 경우에는 상기한 바와같이 버드비크부(7)가 차지하는 부분을 감소키시기 위해 산화막(2)에 대하는 내산화막(3)의 막두께비를 크게하는 수법으로 이것에 대처하고 있다.

그러나 이 수법에 의하면 소자분리막(6)을 성장시킬 때 발생하는 응력에 의해서 반도체기판에 결정결함이 생기는 경우가 있다.

특히 종래는 버드비크부(7)를 줄이기 위해 무리한 막두께비를 설정하고 있었기 때문에 프로세스의 마진이 대폭으로 작게되어 버린다고하는 문제가 있었다.

그래서 본 제2의 실시예에는 이 응력의 발생에 의한 결정결함이 생기는 것을 방지해야 하고 산화막(2)과 내산화막(3)과의 사이에 폴리실리콘막(50)을 삽입한 구조의 소자구조로하고 있다.

이와같은 구조로하면 산화막을 열산화해서 소자분리막(6)을 형성할 때에 반도체기판(1)측에 생기는 응역을 폴리실리콘막(50)측에 도망가게할 수가 있게 된다.

따라서 반도체기판(1)측에 생기는 응력을 종래의 약 반정도로 억제할 수가 있고 반도체기판(1)에 결정결함이 생기는 것을 유효하게 방지할 수 있게 된다.

이 결과 내산화막(3)의 막두께를 두껍게 할 수가 있고 종래는 불가능했던 막두께비의 설정이 가능해지고 버드비크부(7)가 차지하는 부분을 대폭으로 작게할 수가 있게 된다.

그리고 본 실시예에서는 이 소자분리막(6)의 형성후에 버드비크부(7)를 제거하는 공정을 더하기 위해 버드비크부(7)가 차지하는 부분을 더욱 대폭으로 작게 할 수가 있다.

이 결과 종래에 비교해서 디바이스의 신뢰성, 프로세스의 생산성등을 대폭으로 향상시키는 것이 가능하게 된다.

또한 예를들면 내산화막(3)의 막두께를 2000Å이상, 산화막(2)의 막두께를 200Å이상으로 한 경우 본 제2의 실시예에서 형성하는 폴리실리콘막(50)의 막두께로서는 예를들면 200Å이상으로 하는 것이 바람직하다.

[실시예 3]

제12도에는 본 발명의 제3의 실시예가 나타난다.

본 제3의 실시예는 본 제1의 실시예와 달리 공정(a)에 있어서 불순물(5)을 도입한 후에 공정(b)에 의해 반도체기판(1)상에 직접 내산화막(3)을 형성하고 있다.

그리고 공정(c)에 의해 이 내산화막(3)상에 산화막(52)을 형성하고 공정(c2)에 의해 이 산화막(52)상에 더욱이 내산화막(3)을 형성하고 있다.

또한 공정(d)이후는 본 제1의 실시예와 같은 공정에 의해 구성된다.

이상의 공정에 의해 제12도(e)에 나타내는 바와같이 산화막(52)을 끼운 내산화막(3)이 반도체기판(1)상에 직접 형성된 소자구조의 디바이스를 얻을 수가 있게 된다.

본 제3의 실시예와 같이 산화막(52)을 끼운 내산화막(3)이 반도체기판(1)상에 직접형성된 소자구조로한 경우 이하와 같은 이점이 있다.

즉 우선 본 제3의 실시예에서는 반도체기판(1)상에 직접 내산화막(3)을 형성하는 구조로하고 있기 때문에 버드비크부(7)의 발생을 효과적으로 억제할 수가 있다.

단 이 경우에는 내산화막(3)의 스트레스가 직접 반도체기판(1)에 영향을 끼치게 된다.

따라서 본 제3의 실시예에는 내산화막(3)에 의해 산화막(52)을 끼우는 구조로하고 있다.

이것에 의해 내산화막(3)에 생기는 스트레스를 효과적으로 도망가게 할 수가 있고 반도체기판(1)에 생기는 결정결함도 효과적으로 방지할 수가 있다.

그리고 본 실시예에서는 이 소자분리막(6)의 형성후에 버드비크부(7)를 제거하는 공정이 더해지기 때문에 버드비크부(7)가 차지하는 부분을 더욱기 대폭으로 작게할 수가 있다.

이 결과 종래와 비교해서 디바이스의 신뢰성, 프로세스의 생산성등을 대폭으로 향상시키는 것이 가능하게 된다.

또한 본 발명은 상기 실시예에 한정되는 것은 아니고 본 발명의 요지의 범위내에서 여러 가지 변형실시가 가능하다.

예를들면 본 발명이 적용되는 선택산화의 수법의 일례로서 본 제1, 제2, 제3의 실시예에 나타낸 것을 들었지만 본 발명은 이것에 한하지 않고 선택산화를 이용한 수법이라면 모든 수법에 적용하는 것이 가능하다.

또 본 발명이 적용되는 반도체프로세스로서는 소위 CMOS프로세스에 한하지 않고 NMOS프로세스, PMOS프로세서, BICMOS프로세스등 각종 프로세스에 적용하는 것이 가능하다.

본 발명에 관한 반도체장치의 제조방법, 반도체장치에 의하면 불순물이 소자영역에서 소자분리영역에 걸쳐서 도입되기 때문에 불순물이 소자영역 밀어내기에 의해 생기는 디바이스특성의 악화를 유효하게 방지할 수가 있다.

또 버드비크부를 제거하고 또 이 불순물을 능동영역에 대한 한계값전압용에 겸용하면 제조코스트의 감소, 생산성의 향상, 신뢰성의 향상 등을 도모할 수 있다.

또 불순물의 도입에너지를 소자분리막의 막두께를 두껍게하는데 따라서 높게하면 소자분리영역에 대한 소자분리능력, 소자영역에 대한 디바이스 특성을 최적으로 제어할 수 있고 제조코스트의 감소, 생산성의 향상, 신뢰성의 향상등을 도모할 수가 있다.

Claims (15)

1. 반도체기판상에 소자분리막을 형성하고 소자영역과 소자분리영역에 소자분리하는 반도체장치의 제조방법에 있어서, (a) 특정극성의 반도체기판상에 산화막을 형성하는 공정, (b) 상기 특정극성과 동극성의 불순물을 상기 반도체기판중에 도입하는 공정, (c) 상기 산화막상에 내산화막을 형성하는 공정, (d) 상기 내산화막의 임의의 부분을 제거하는 공정, (e) 상기 반도체기판을 열산화하는 것에 의해 상기 산화막을 성장시켜서 소자분리막을 형성하는 공정 및 (f) 상기 내산화막을 제거하는 공정으로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
2. 반도체기판상에 소자분리막을 형성하고 소자영역과 소자분리영역에 소자분리하는 반도체장치의 제조방법에 있어서, (a) 반도체기판과 동극성의 불순물을 반도체기판중에 도입하는 공정. (b) 상기 반도체기판상에 제1의 내산화막을 형성하는 공정, (c1) 상기 제1의 내산화막상에 산화막을 형성하는 공정, (c2) 상기 산화막상에 제2 내산화막을 형성하는 공정, (d) 상기 산화막을 끼워서 형성되는 상기 제1, 제2 의 내산화막의 임의의 부분을 제거하는 공정, (e) 상기 반도체기판을 열산화하는 것에 의해 소자분리막을 형성하는 공정 및, (f) 상기 산화막을 끼워서 형성되는 상기 제1, 제2 내산화막을 제거하는 공정으로되는 것을 특징으로 하는 반도체장치의 제조방법.
3. 제2항에 있어서, 상기 내산화막의 제거공정(f)의 후에 상기 소자분리막의 단부에 있는 버드비크부를 제거해서 줄이는 공정(g)을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
4. 제2항 또는 제3항에 있어서, 상기 내산화막의 제거공정(f) 또는 버드비크의 제거공정(g)의 후에 소자영역에 게이트전극을 설치해서 능동영역을 형성하는 공정(h)을 가지고 상기 불순물의 도입공정에서 도입된 불순물을 상기 능동영역에 대한 한계값전압제어용의 불순물로서 겸용하는 것을 특징으로 하는 반도체장치의 제조방법.
5. 제2항에 있어서, 상기 불순물의 도입공정에서 도입되는 불순물의 도입에너지가 40keV이상인 것을 특징으로 하는 반도체장치의 제조방법.
6. 제2항에 있어서, 상기 불순물의 도입공정에서 도입되는 불순물의 도입에너지를 형성되는 상기 소자분리막의 막두께를 두껍게하는데 따라서 높게하는 것을 특징으로 하는 반도체장치의 제조방법.
7. 제2항에 있어서, 상기 불순물의 도입공정과 내산화막의 형성공정과의 사이에 폴리실리콘막을 형성하는 공정을 삽입하는 것을 특징으로 하는 반도체장치의 제조방법.
8. 반도체기판중에 반도체기판과 동극성의 불순물이 도입되고 반도체기판상에 형성된 소자분리막에 의해 소장영역과 소자분리영역에 소자분리된 반도체 장치에 있어서, 소자영역에서 소자분리영역에 이르는 영역의 불순물의 농도프로파일이 연속적으로 변화해 소자영역과 소자분리영역의 경제영역에 대한 불순물 농도가 소자영역에 대한 불순물농도와 소자분리영역에 대한 불순물농도 사이에 사이에 있는 것을 특징으로 하는 반도체 장치.
9. 제8항에 있어서, 상기 소자분리막의 막두께가 두껍게되는데 따라서 상기 불순물의 반도체기판의 깊이방향에 대한 농도프로파일의 피크위치가 반도체기판 깊이방향에 대해서 보다 깊은 위치에 있는 것을 특징으로 하는 반도체장치.
10. 제8항 또는 제9항에 있어서, 소자분리영역의 소자분리막의 경계면에 대한 불순물농도가 1×10¹⁶cm^-3이상인 것을 특징으로 하는 반도체장치.
11. 제1항에 있어서, 내산화막의 제거공정(f)후에 상기 소자분리막의 단부에 있는 버드비크부를 제거해서 줄이는 공정(g)을 또한 갖는 것을 특징으로 하는 반도체장치의 제조방법.
12. 제1항 또는 제11항에 있어서, 상기 내산화막의 제거공정(f) 또는 버드비크의 제거공정(g)의 후에 소자영역에 게이트전극을 설치해서 능동영역을 형성하는 공정(h)을 가지고, 상기 불순물의 도입공정에서 도입된 불순물을 상기 능동영역에 대한 한계값전압제어용의 불순물로서 겸용하는 것을 특징으로 하는 반도체장치의 제조방법.
13. 제1항에 있어서, 상기 불순물의 도입공정에서 도입되는 불순물의 도입에너지가 40keV이상인 것을 특징으로 하는 반도체장치의 제조방법.
14. 제1항에 있어서, 상기 불순물의 도입공정에서 도입되는 불순물의 도입에너지를, 형성되는 상기 소자분리막의 막두께를 두껍게하는데 따라서 높게하는 것을 특징으로 하는 반도체장치의 제조방법.
15. 제1항에 있어서, 상기 불순물의 도입공정과 내산화막의 형성공정 사이에 폴리실리콘막을 형성하는 공정을 삽입하는 것을 특징으로 하는 반도체장치의 제조방법.