KR100190383B1 - 콘택홀 식각시 필드 산화막의_식각손상을 방지하기 위한 반도체 소자 제조방법 - Google Patents

Abstract

본 발명은 콘택홀 형성시 소자분리막의 식각손상을 방지하기 위한 소자분리막 형성방법에 관한 것으로, 반도체기판에 소자분리막을 형성하는 제1단계; 상기 반도체기판의 상단면보다 낮은 부분의 소자분리막만 잔류하도록 상기 소자분리막을 식각하는 제2단계; 및 콘택홀 형성시 소자분리막인 필드 산화막이 식각되지 않도록 상기 소자분리막 상부에 오버랩 확보를 위한 절연막을 형성하는 제3단계를 포함하여 이루어지는 것을 특징으로 한다.

Description

콘택홀 식각시 필드 산화막의 식각손상을 방지하기 위한 반도체 소자 제조방법

제1도는 종래기술에 따른 디램 셀의 단면도.

제2A도 내지 제2C도는 본 발명의 일 실시예에 따른 필드 산화막 형성 공정도.

제3도는 본 발명에 따른 디램 셀의 예시적인 단면도.

제4도는 본 발명의 다른 실시예에 따른 필드 산화막 형성 공정을 설명하기 위한 단면도.

* 도면의 주요부분에 대한 부호의 설명

1, 21, 41 : 실리콘 기판 2, 22, 42 : 필드 산화막

3 : 게이트 4, 6 : 층간절연막

5 : 비트라인 7 : 전하저장전극

8 : 플래이트전극 29 : 절연막

40 : 질화막

본 발명은 반도체 기술에 관한 것으로, 특히 콘택홀 식각시 필드 산화막의 식각손상을 방지하기 위한 반도체 소자 제조방법에 관한 것이다.

일반적으로, 16메가 디램(DRAM)급 이상의 반도체 소자의 경우 디자인 룰의 축소로 콘택과 활성영역의 오버랩이 감소되고 그에 따라 콘택이 필드 산화막 위로 뚫리게됨으로 인해 누설전류 등이 증가하게 되어 소자의 특성이 악화되는 문제점이 있다.

첨부된 도면 제1도는 종래기술에 따른 디램 셀의 단면을 도시한 것으로, 이를 통하여 종래기술을 개략적으로 설명하면 다음과 같다.

도시된 바와 같이 실리콘 기판(1)상에 필드 산화막(2)을 성장시키고 게이트(3)를 포함한 트랜지스터 형성 공정을 진행한다. 이어서, 비트라인(5) 공정 및 전하저장전극(7)/플래이트전극(8) 형성 공정을 실시한다. 도면에서 도면 부호 '4', '6'은 중간절연막을 나타낸 것이다.

여기서 전하저장전극(7)을 형성하기 위한 콘택홀 식각시 필드 산화막을 식각함으로 인해 접합영역(J₁) 이외의 부위(J₂)와 접촉하게 되고 이 부위에서 누설전류가 유발되어 전하저장전극(7)의 기능이 악화된다.

이러한 콘택 형성시의 문제점을 고려하여 플러그 이온주입을 실시하기도 하니 이와 같이 플러그 이온주입을 실시하는 경우, 필드 산화막 아래로 주위의 셀들과의 누설전류가 심화되어 역시 전하저장전극의 기능이 악화되는 문제점이 있었다. 이런 현상은 전하저장전극 콘택뿐만 아니라 비트라인 콘택이 활성영역과의 오버랩 부족으로 인하여 필드 산화막 위로 뚫리는 경우에 모두 발생할 수 있으므로 실제 반도체 소자의 제조에 있어 악영향을 미치게 된다.

상기와 같은 문제점을 해결하기 위하여 본 발명은 디자인 룰이 줄어 들어 오버랩 마진이 저하되더라도 콘택홀 식각시 필드 산화막의 식각손상을 방지하기 위한 반도체 소자 제조방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명의 반도체 소자 제조방법은, 반도체 기판 상에 필드 산화막을 성장시키는 제1단계; 잔류되는 상기 필드 산화막의 표면 높이가 상기 반도체 기판의 표면 높이보다 낮아지도록 식각하는 제2단계; 및 상기 필드 산화막 상에 상기 필드 산화막의 식각방지막을 형성하는 제3단계를 포함하여 이루어진다.

또한, 본 발명의 반도체 소자 제조방법은, 반도체 기판 상에 산화방지 마스크 패턴을 형성하는 제1단계; 열산화 공정을 실시하여 필드 산화막을 형성하는 제2단계; 및 상기 필드 산화막의 상부에 불순물 이온주입을 실시하여 식각방지층을 형성하는 제3단계를 포함하여 이루어진다.

본 발명은 필드 산화막 상부에 오버랩 확보를 위한 절연막을 형성하고 이를 식각 장벽으로 하여 후속 콘택 공정시 필드 산화막이 식각되는 것을 방지함으로써 누설전류를 감소시키는 기술이다.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 본 발명의 바람직한 실시예를 소개하기로 한다.

첨부된 도면 제2A도 내지 제2C도는 본 발명의 일 실시예에 따른 필드 산화막 형성 공정도로서, 도면에서 상기 제1도에 도시된 동일부분은 동일부호로써 표기한다.

그 공정을 살펴보면, 먼저 제2A도에 도시된 바와 같이 실리콘 기판(21)상에 필드 산화막(22)을 성장시킨다.

이후, 제2B도에 도시된 바와 같이 필드 산화막(22)을 식각하여 실리콘 기판 표면아래에만 필드 산화막(22)이 잔류하도록 한 다음, 필드 산화막(22)의 식각방지를 위한 질화막(29)을 증착한다. 여기서 필드 산화막(22)을 실리콘 기판(21) 표면 아래에만 잔류시키는 이후의 필드 산화막 상부에만 질화막(29)을 남기기 위함이며, 질화막(29)을 대신하여 산화막과 식각 선택비를 가지는 다중실리콘막 등을 사용할 수 있다.

한편, 흔히 쓰이는 필드 산화막 형성공정 중 실리콘 기판 아래로 형성시키는 오셀로(OSELO, Off-Set Local Oxidation) 등의 방법을 사용하는 경우 상기와 같은 필드 산화막 식각공정은 생략할 수 있다.

다음으로, 제2C도에 도시된 바와 같이 질화막(29)을 전면 식각함으로서 필드 산화막(22) 상부에만 질화막(29)이 잔류하도록 한다.

첨부된 도면 제3도는 상기 제2A도 내지 제2C도의 공정 이후 통상의 제조 공정에 따라 형성된 디램 셀의 단면을 도시한 것으로, 전술한 공정을 통해 필드 산화막(22) 및 질화막(29)을 형성한 다음, 게이트(3)를 형성하고 층간절연막(4)을 증착한후 비트라인(5)을 형성하고 다시 층간절연막(6)을 증착한 후 전하저장전극(7)/플레이트전극(8)까지 형성한 상태를 나타내고 있다. 여기서 전하저장전극(7)을 형성하기 위한 콘택홀 식각시 층간절연막(4)과 식각 속도 차이를 가지는 질화막(29)이 식각정지막 또는 식각방지막의 역할을 수행하도록 하고, 이를 통해 콘택홀 식각시 필드 산화막(22)이 식각되지 않도록 한다.

첨부된 도면 제4도는 본 발명의 다른 실시예에 따른 필드 산화막 형성 공정을 설명하기 위한 단면도로서, 실리콘 기판(41)에 질화막 등을 사용하여 소자분리 마스크 패턴(40)을 형성하고 열산화 공정을 실시하여 필드 산화막(42)을 성장시킨 후, 계속하여 소자분리 마스크 패턴(40)을 이온주입 장벽으로 사용하여 필드 산화막 윗부분에만(필드 산화막의 특성을 저하시키지 않을 정도의 깊이로) 실리콘(Si) 또는 질소(N) 등의 불순물을 이온주입하여 필드 산화막(42)의 윗부분이 식각정지(또는 식각방지) 특성을 가지도록 막 특성을 변화시켜 이후에 콘택홀 형성시 필드 산화막(42)이 식각되는 것을 방지하도록 한다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

전술한 본 발명에 따라 반도체 소자를 제조하는 경우 콘택홀이 필드 산화막 상부에 오버랩 되더라도 필드 산화막이 식각되어 하부의 실리콘 기판이 노출되는 것을 방지할 수 있으며, 이로 인해 실리콘 기판으로의 접합누설전류나 플러그 이온주입을 실시할 경우 발생하기 쉬운 셀과 셀 사이의 누설전류를 방지할 수 있어 결과적으로 콘택과 활성영역과의 오버랩을 증대시키는 효과를 가져오게 되어 디자인 룰의 축소에 따른 오버랩 확보가 가능해지고 반도체 소자의 특성저하를 방지하는 효과를 갖는다.

Claims (5)

1. (정정) 반도체 기판 상에 필드 산화막을 성장시키는 제1단계;

   잔류되는 상기 필드 산화막의 표면 높이가 상기 반도체 기판의 표면 높이보다 낮아지도록 식각하는 제2단계; 및

   상기 필드 산화막 상에 상기 필드 산화막의 식각방지막을 형성하는 제3단계를 포함하여 이루어진 반도체 소자 제조방법.
2. 제1항에 있어서,

   상기 제3단계가,

   상기 제2단계 수행후, 전체구조 상부에 상기 식각방지막을 형성하는 제4단계와,

   상기 반도체 기판이 노출되도록 상기 식각방지막을 식각하여 필드 산화막 상부에 상기 식각방지막이 잔류되도록 하는 제5단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자 제조방법.
3. 제1항에 있어서,

   상기 식각방지막이 질화막 또는 다중실리콘막인 것을 특징으로 하는 반도체 소자 제조방법.
4. 반도체 기판 상에 산화방지 마스크 패턴을 형성하는 제1단계;

   열산화 공정을 실시하여 필드 산화막을 형성하는 제2단계; 및

   상기 필드 산화막의 상부에 불순물 이온주입을 실시하여 식각방지층을 형성하는 제3단계를 포함하여 이루어진 반도체 소자 제조방법.
5. 제4항에 있어서,

   상기 불순물이 실리콘(Si) 또는 질소(N)인 것을 특징으로 하는 반도체 소자 제조방법.