CN1057867C - 注入磷形成补偿的器件沟道区的半导体器件的制造方法 - Google Patents

注入磷形成补偿的器件沟道区的半导体器件的制造方法 Download PDF

Info

Publication number
CN1057867C
CN1057867C CN95121119A CN95121119A CN1057867C CN 1057867 C CN1057867 C CN 1057867C CN 95121119 A CN95121119 A CN 95121119A CN 95121119 A CN95121119 A CN 95121119A CN 1057867 C CN1057867 C CN 1057867C
Authority
CN
China
Prior art keywords
ion implantation
manufacture method
phosphorus
ion
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN95121119A
Other languages
English (en)
Other versions
CN1152796A (zh
Inventor
庄敏宏
张三荣
王志贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maode Science and Technology Co., Ltd.
Original Assignee
MAOXI ELECTRONIC CO Ltd TAIWAN
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MAOXI ELECTRONIC CO Ltd TAIWAN filed Critical MAOXI ELECTRONIC CO Ltd TAIWAN
Priority to CN95121119A priority Critical patent/CN1057867C/zh
Publication of CN1152796A publication Critical patent/CN1152796A/zh
Application granted granted Critical
Publication of CN1057867C publication Critical patent/CN1057867C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明为一种利用磷的离子注入以形成补偿的沟道杂质分布的半导体器件制造方法，其步骤包含有，在硅基片上形成牺牲氧化物层，进行调整阈电压的离子注入，去除牺牲氧化物层，沉积一栅极氧化物层，沉积一栅极多晶硅层，限定及蚀刻栅极多晶硅层，从而得到栅极，进行每一次离子注入磷以得到轻掺杂漏极，及进行第二次离子注入磷至沟道中，以形成补偿的沟道杂质分布曲线。

Description

注入磷形成补偿的器件沟道区的半导体器件的制造方法
本发明涉及一种形成补偿的半导体器件沟道杂质分布曲线的制造方法，特别是一种通过多晶硅栅极向沟道注入磷离子以缓和沟道杂质分布曲线的新制造方法。
在惯用制造方法中，为调整阈电压(Threshold Voltage)所作的离子注入在MOS(Metal Oxide Semiconductor)场效应氧化物半导体的设计上是非常重要的，例如，具有N型重掺杂多晶硅栅极的NMOS常用离子注入硼至器件沟道中而调整阈电压，参见图1，为由离子注入硼而获得沟道的最终浓度分布(Profile)曲线图，图中显示的是随着沟道深度的增加，硼浓度会减少；然而，如图1所示，随着沟道深度的增加，硼浓度减少的幅度甚大；且因为离子注入所造成的沟道表面杂质浓度提高而有减低电子有效迁移率的反效果。
参见图2，为依据惯用的离子注入硼以调整阈电压制造方法，所测得的漏极电流对栅极电压曲线图。图中曲线21表示漏极电压为5V(Vd＝5V)时，曲线22表示漏极电压为0.1V(Vd＝0.1V)时；当栅极电压为0V(Vg＝0V)时，曲线21对应所得的漏极电流为3.75pA，此为器件一般操作于正常状况时(Vd＝5V，Vg＝0V)的漏电流(Leakage Curr-ent)，以此大小的漏电流仍较易引起击穿效应(Punch Through Ef-fect)，否则PN结区就必须是薄得足以避免击穿效应，而随制造方法的发展，器件尺寸变小且结区不够薄时，便需利用增加沟道离子注入以防止击穿效应，然而，增加沟道离子注入会有上述沟道表面杂质浓度提高，减低电子有效迁移率的反效果的问题。
因此，形成补偿的沟道杂质分布的作法有必要在器件尺寸变小的制造方法中发展和采用。
本发明的目的在于揭示一种针对上述弊端来加以改进的新制造方法；以使采用该新的制造方法的器件有更佳的特性，本发明与惯用工艺比较其技术创新处，即在于通过多晶硅栅极利用离子注入磷至沟道中以形成补偿的沟道杂质分布曲线，如此便可改进上述的缺陷，进而能得到良好的器件特性。
本发明为一种利用磷的离子注入以缓和沟道杂质分布曲线的半导体器件制造方法，其步骤包含，在硅基片上形成厚度约为200～500埃的牺牲氧化物层，进行离子注入硼以调整阈电压，去除该牺牲氧化物层6，形成一厚度约为100～300埃的栅极氧化物层，沉积一厚度为2000～3000埃的栅极多晶硅层，限定及蚀刻该栅极多晶硅层，以形成栅极，进行第一次离子注入磷以形成掺杂漏极，离子注入能量约为30Kev，离子注入剂量约为2×1013cm-2，及进行第二次离子注入磷至沟道中，以形成补偿的沟道杂质分布，离子注入能量约为170Kev，离子注入剂量约为1.2×1012cm-2。
图1为依据惯用的离子注入硼以调整阈电压的制造方法所得的杂质分布曲线图。
图2为依据惯用的离子注入硼以调整阈电压的制造方法，所测得的漏极电流对栅极电压曲线图。
图3至图6为依据本发明的离子注入磷以形成补偿的沟道杂质分布制造方法的各阶段完成的器件剖面结构图。
图7为依据本发明的离子注入磷以形成补偿的沟道杂质分布制造方法所得的杂质分布曲线。
图8为依据本发明的离子注入磷以形成补偿的沟道杂质分布制造方法所测得的漏极电流对栅极电压曲线图。
为了增进器件的抗击穿性及维持载流子迁移率，通过多晶硅栅极用离子注入磷至N型沟道中以形成补偿的沟道杂质分布为本发明所揭示的方法，当在沟道表面下的可能击穿路径被较高的掺杂浓度抑止时，沟道表面的杂质浓度便被降低，而不像惯用作法那样高，这是由于通过多晶硅栅极离子注入磷至沟道中以形成补偿的沟道杂质分布的关系；此种形成补偿的沟道杂质分布的作法可应用于亚微米集成电路制造方法。参见3至6图，为依据本发明制造方法的各阶段完成的剖面结构图。
参见图3，为执行以下步骤：在硅基片30上形成一牺牲氧化物层32，该牺牲氧化物层32厚度约为200～500埃。
参看图4，其执行步骤为：离子注入硼(Boron)至硅基片30以调整阈电压。
参看图5，其执行步骤为：去除牺牲氧化物层及形成栅极氧化物层50，此栅极氧化物层50厚度约100～300埃，沉积一栅极多晶硅层52，此栅极多晶硅层52厚度约2000～3000埃。
参看图6，其执行步骤为：限定及蚀刻栅极多晶硅层以获得栅极62，及进行初步的轻掺杂漏极64(LDD Lightly Doped Drain)的离子注入磷步骤，离子注入能量约为30Kev，离子注入剂量为2×1013cm-2，再经多晶硅栅极62进行第二次离子注入磷至通道66中以形成补偿的沟道杂质分布，离子注入能量约为170Kev，离子注入剂量约为1.2×1012cm-2。
图6所示是依据本发明形成补偿的沟道杂质分布制造方法所得的半导体晶片的剖面结构。与惯用制造方法比较，形成补偿的沟道杂质分布的作法将使器件有更好的短沟道效应(Short ChannelEffect)；且有良好的器件抗击穿(Anti-Punch Through)效果，故器件的源、漏极结面可较深。
参看图7，为依据本发明离子注入磷以形成补偿的沟道杂质分布制造方法，所得的杂质分布曲线图，由图中可见，先进行调整阈电压的离子注入硼的杂质分布曲线为71，而后，离子注入磷的杂质分布曲线为72，其离子注入的浓度较硼时为低，由于硼为受主型(Acceptor)杂质，而磷为施主型(Donor)杂质；故离子注入磷会中和掉较接近沟道表层的一部分硼，故所得的合成效果曲线为73，如图所示，可见到此合成效果的杂质分布曲线73较原先仅为离子注入硼的杂质分布曲线71已显示补偿许多，当然，此合成效果的杂质分布曲线73也比图1所示惯用的由离子注入硼而得到沟道的最终浓度分布要补偿许多。
最后参看图8，为依据本发明离子注入磷以形成耗尽的沟道杂质分布制造方法所测得的漏极电流对栅极电压曲线图。图中曲线81表示漏极电压为5V(Vd＝5V)时，曲线82表示漏极电压为0.1V(Vd＝0.1V)时；当栅极电压为0V(Vg＝0V)时，曲线81对应所得的漏极电流(Id)为1pA，此即依据本发明制造方法所得器件一般操作于正常状况时(Vd＝5V，Vg＝0V)的漏电流(Leakage Current)，如此大小的漏电流仍比惯用作法所产生的漏电流(如前述图2中漏极电流为3.75pA)小得多，比惯用作法易于防止击穿效应。
因此，通过多晶硅栅极利用离子注入磷至沟道中以形成补偿的沟道杂质分布，比起惯用制造方法更能避免器件击穿问题，且易于在0.5微米以下的制造方法中实施，且无须多余的光刻步骤。
本发明的特征在于针对惯用的调整阈电压制造方法所得器件的缺点，加以改进，本发明的制造方法，其特征在于通过多晶硅栅极利用离子注入磷至沟道中以形成补偿的沟道杂质分布，如此便可改进上述的缺陷，进而能同时兼顾电性抗击穿及电子迁移率不致降低的要求。
本发明虽以一较佳实施例阐明如上，但并非用以限定本发明精神与发明范围，所属领域的技术人员，在不脱离本发明的精神与范围内，可作各种变更都应属于本发明权利要求书及等同物的保护范围。

Claims (8)

1.一种注入磷形成补偿的器件沟道区的半导体器件的制造方法；其步骤包含：
在硅基片上形成牺牲氧化物层；
进行调整阈电压的离子注入；
去除该牺牲氧化物层；
形成一栅极氧化物层；
沉积一栅极多晶硅层；
限定及蚀刻该栅极多晶硅层，以形成栅极；
进行第一次离子注入磷以形成轻掺杂漏极；
进行第二次离子注入磷至沟道中，以形成补偿的沟道杂质分布曲线。
2.如权利要求1的制造方法，其中，所述的调整阈电压的离子注入步骤，是对已形成牺牲氧化物层的硅基片离子注入硼。
3.如权利要求1的制造方法，其中，所述的牺牲氧化物层厚度为200～500埃。
4.如权利要求1的制造方法，其中，所述的栅极氧化物层厚度为100～300埃。
5.如权利要求1的制造方法，其中，所述的栅极多晶硅层厚度为2000～3000埃。
6.如权利要求1的制造方法，其中，所述的第一次离子注入磷步骤是以离子注入能量为30Kev，离子注入剂量为2×1013cm-2注入。
7.如权利要求1的制造方法，其中，所述的第二次离子注入磷步骤是以离子注入能量为170Kev，离子注入剂量为1.2×1012cm-2注入。
8.如权利要求1的制造方法，其中：
在硅基片上形成的牺牲氧化物层厚度为200～500埃；
形成的栅极氧化物层厚度为100～300埃；
形成的栅极多晶硅层厚度为2000～3000埃；
第一次离子注入磷的离子注入能量为30Kev，离子注入剂量为2×1013cm-2；
第二次离子注入磷的离子注入能量为170Kev，离子注入剂量为1.2×1012cm-2。
CN95121119A 1995-12-20 1995-12-20 注入磷形成补偿的器件沟道区的半导体器件的制造方法 Expired - Fee Related CN1057867C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN95121119A CN1057867C (zh) 1995-12-20 1995-12-20 注入磷形成补偿的器件沟道区的半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN95121119A CN1057867C (zh) 1995-12-20 1995-12-20 注入磷形成补偿的器件沟道区的半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN1152796A CN1152796A (zh) 1997-06-25
CN1057867C true CN1057867C (zh) 2000-10-25

Family

ID=5082410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95121119A Expired - Fee Related CN1057867C (zh) 1995-12-20 1995-12-20 注入磷形成补偿的器件沟道区的半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN1057867C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100355046C (zh) * 2002-03-26 2007-12-12 先进微装置公司 防止掺杂剂自源极/漏极延伸部向外扩散的方法
CN100364055C (zh) * 2004-09-02 2008-01-23 海力士半导体有限公司 半导体器件的单元沟道离子的注入方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752233B (zh) * 2008-12-04 2012-02-29 上海华虹Nec电子有限公司 在位掺杂多晶硅栅的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422301A (en) * 1993-12-28 1995-06-06 Fujitsu Limited Method of manufacturing semiconductor device with MOSFET

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422301A (en) * 1993-12-28 1995-06-06 Fujitsu Limited Method of manufacturing semiconductor device with MOSFET

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100355046C (zh) * 2002-03-26 2007-12-12 先进微装置公司 防止掺杂剂自源极/漏极延伸部向外扩散的方法
CN100364055C (zh) * 2004-09-02 2008-01-23 海力士半导体有限公司 半导体器件的单元沟道离子的注入方法

Also Published As

Publication number Publication date
CN1152796A (zh) 1997-06-25

Similar Documents

Publication Publication Date Title
US6221724B1 (en) Method of fabricating an integrated circuit having punch-through suppression
US6172398B1 (en) Trenched DMOS device provided with body-dopant redistribution-compensation region for preventing punch through and adjusting threshold voltage
US7335565B2 (en) Metal-oxide-semiconductor device having improved performance and reliability
CN101960574B (zh) 具有经改进架构的ldmos装置
US5108935A (en) Reduction of hot carrier effects in semiconductor devices by controlled scattering via the intentional introduction of impurities
US7238987B2 (en) Lateral semiconductor device and method for producing the same
US5536959A (en) Self-aligned charge screen (SACS) field effect transistors and methods
JPH07508371A (ja) 縦型ｄｍｏｓデバイスにおける閾値調整
US5352914A (en) Field-effect transistor with structure for suppressing hot-electron effects, and method of fabricating the transistor
US5877530A (en) Formation of gradient doped profile region between channel region and heavily doped source/drain contact region of MOS device in integrated circuit structure using a re-entrant gate electrode and a higher dose drain implantation
CN101783295B (zh) 一种高压ldmos器件及其制造方法
US9013007B2 (en) Semiconductor device having depletion type MOS transistor
CN103415916A (zh) 半导体装置以及半导体装置的制造方法
CN1057867C (zh) 注入磷形成补偿的器件沟道区的半导体器件的制造方法
CN1319880A (zh) 反向短沟道效应的减少
KR20070071052A (ko) 고주파 파워증폭기를 위한 수평형확산모스트랜지스터 및그의 제조 방법
KR20010074938A (ko) 열전자 주입이 감소된 고전력 ｒｆ 전계효과 트랜지스터의제조 방법 및 구조
CN111697080A (zh) 半导体元胞单元、制造方法和半导体器件
KR20080113765A (ko) 반도체 소자 및 그 제조방법
US5215937A (en) Optimizing doping control in short channel MOS
US6238975B1 (en) Method for improving electrostatic discharge (ESD) robustness
KR20000011295A (ko) 반도체소자및그제조방법
JP3895110B2 (ja) 固有スイッチオン抵抗の低減されたヴァーティカルｍｏｓトランジスタ装置のボディ領域の製造方法
KR20010065303A (ko) 반도체 소자의 트랜지스터 제조방법
CN112349778B (zh) 一种具有hvbn结构的resurf ldmos器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MAODE TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: TAIWAN MAOXI ELECTRONICS CO., LTD.

Effective date: 20040917

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20040917

Address after: Hsinchu Taiwan Science Industry Park

Patentee after: Maode Science and Technology Co., Ltd.

Address before: Hsinchu Taiwan Science Industry Park

Patentee before: Maoxi Electronic Co., Ltd., Taiwan

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20001025

Termination date: 20111220