FR2736466A1 - Circuits integres et procede de fabrication de ces circuits - Google Patents
Circuits integres et procede de fabrication de ces circuits Download PDFInfo
- Publication number
- FR2736466A1 FR2736466A1 FR9508259A FR9508259A FR2736466A1 FR 2736466 A1 FR2736466 A1 FR 2736466A1 FR 9508259 A FR9508259 A FR 9508259A FR 9508259 A FR9508259 A FR 9508259A FR 2736466 A1 FR2736466 A1 FR 2736466A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- devices
- region
- isolation region
- oxide isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Des dispositifs NMOS adjacents formés par des grilles (4, 7') et des régions de source et de drain (6) sont isolés l'un de l'autre à laide d'une région d'oxyde de surface (2) présentant une région d'arrêt de canal P (3) au-dessous d'elle. La région d'arrêt de canal P (3) possède une concentration en agents de dopage qui est automatiquement compensée en fonction de l'épaisseur de la couche d'oxyde (2) située au-dessus de sorte que la tension de seuil du dispositif parasite formé entre les deux dispositifs NMOS adjacents est sensiblement augmentée.
Description
presente invention concerne les circuits int6gr6s, ainsi qu'un pro- cede de fabrication de circuits intégrés, et elle concerne plus particulikemcnt des circuits int6gres comportant des dispositifs MOS, qui peuvent être formés en tech- nique CMOS ou en technique BiCMOS.
De façon générale, sur un substrat ayant un type de conductivité par tictilier, les dispositifs NMOS ou les dispositifs PMOS prssents sur la puce ont une région de corps ayant le même type de conductivité que le substrat dans lequel ils sont formés. U > rsqu'on produit sur une même puce un certain nombre de dispositifs MOS, il faut que ceux-ci soient isolés les uns des autres. En particulier, dans le cas de deux dispositifs NMOS adjacents, par exemple, les régions N formant la source et le drain de dispositifs adjacents possèdent entre elles une région de substrat P.Une région d'isolation d'oxyde est placée sur le substrat P entre les ragions N des dispositifs adjacents, et un conducteur, par exemple une couche de silicium polycristallin, est parfois placé sur l'isolation. Le conducteur placé sur l'isolation se comportera donc à la manière d'une grille et polarisera le substrat P placé au-dessous de la région d'isolation de manière à produire un dispositif
NMOS parasite actif, qui peut, finalement, mettre en court-circuit les deux dispositifs NMOS adjacents.
NMOS parasite actif, qui peut, finalement, mettre en court-circuit les deux dispositifs NMOS adjacents.
Cest donc un but de l'invention de produire des dispositifs MOS adjacents qui sont isolés au moyen d'une structure surmontant, ou au moins réduisant, les inconvénients des moyens connus d'isoler ces dispositifs.
Par conséquent, selon un premier aspect, l'invention propose un circuit intégré qui comprend au moins deux dispositifs MOS respectifs ayant chacun des régions de source et de drain du même type de conductivit dans un substrat de conductivité opposée, une région d'isolation d'oxyde placée sur le substrat entre les deux ragions de source ou de drain adjacentes de deux dispositifs MOS adjacents, une couche conductrice placée sur la région d'isolation d'oxyde, et une région d'arrêt de canal de même conductivité que le substrat, qui est placée dans le substrat au-dessous de la région d'isolation d'oxyde, où la région de l'arrêt de canal possède une concentration en agents de dopage qui est supérieure à celle du substrat et qui est inversement proportionnelle à l'épaisseur de la région d'isolation d'oxyde.
Selon un deuxième aspect, I'invention propose un procédé de fabrication de deux dispositifs MOS isolés dans un circuit intégré, comprenant les opérations suivantes:
produire un substrat d'un premier type de conductivité;
former une région d'isolation d'oxyde sur une région du substrat situe entre les emplacements destinés aux deux dispositifs MOS;;
effectuer une implantation à travers la région d'isolation d'oxyde afin de former, dans le substrat, au-dessous de la région d'isolation d'oxyde, une région d'arrêt de canal ayant le même type de conductivit que le substrat, mais un niveau de dopage plus lev que celui du substrat, le niveau de dopage de la région d'arrêt de canal étant en fonction inverse de l'épaisseur de la région d'isolation d'oxyde;
former une couche d'oxyde de grille sur le substrat pour chacun des deux dispositifs MOS;
former une couche conductrice sur la couche d'oxyde de grille et la région d'isolation d'oxyde ; et
former les régions de source et de drain de chacun des deux dispositifs
MOS avec un type de conductivité opposé à celui du substrat.
produire un substrat d'un premier type de conductivité;
former une région d'isolation d'oxyde sur une région du substrat situe entre les emplacements destinés aux deux dispositifs MOS;;
effectuer une implantation à travers la région d'isolation d'oxyde afin de former, dans le substrat, au-dessous de la région d'isolation d'oxyde, une région d'arrêt de canal ayant le même type de conductivit que le substrat, mais un niveau de dopage plus lev que celui du substrat, le niveau de dopage de la région d'arrêt de canal étant en fonction inverse de l'épaisseur de la région d'isolation d'oxyde;
former une couche d'oxyde de grille sur le substrat pour chacun des deux dispositifs MOS;
former une couche conductrice sur la couche d'oxyde de grille et la région d'isolation d'oxyde ; et
former les régions de source et de drain de chacun des deux dispositifs
MOS avec un type de conductivité opposé à celui du substrat.
Dans un mode de réalisation préféré, le substrat est un substrat de type
P et les régions de source et de drain sont du type de conductivité N, de sorte que les dispositifs MOS sont des dispositifs NMOS.
P et les régions de source et de drain sont du type de conductivité N, de sorte que les dispositifs MOS sont des dispositifs NMOS.
De préférence, on forme le circuit intégré en technique BiCMOS.
Toutefois, si cela est souhaitable, on peut faire le circuit intégré en technique
CMOS pure.
CMOS pure.
La description suivante, conçue à titre d'illustration de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels:
la figure 1 montre l'ope'ration principale intervenant dans la production d'une région d'arrêt de canal pendant le processus de fabrication selon l'invention;
la figure 2 est un graphe montrant le profil de la concentration en agents de dopage dans le substrat sous la région d'isolation, pendant l'opration de fabrication de la figure 1 ; et
la figure 3 montre deux dispositifs MOS sur un même substrat, la région d'arrêt de canal étant formée entre eux par l'opération présentée sur la figure 1.
la figure 1 montre l'ope'ration principale intervenant dans la production d'une région d'arrêt de canal pendant le processus de fabrication selon l'invention;
la figure 2 est un graphe montrant le profil de la concentration en agents de dopage dans le substrat sous la région d'isolation, pendant l'opration de fabrication de la figure 1 ; et
la figure 3 montre deux dispositifs MOS sur un même substrat, la région d'arrêt de canal étant formée entre eux par l'opération présentée sur la figure 1.
Ainsi, comme on peut le voir sur la figure 1, une plaquette semiconductrice initiale 1 est faite d'un substrat de silicium monocristallin de type P dont l'orientation cristalline est < 100 > , la résistivité dans la masse étant de 6 à 8,5 Q.cm.
On oxyde le substrat 1 en appliquant une oxydation thermique classique de silicium, les emplacements de dispositifs NMOS actifs qui doivent être formés ultérieurement pendant le processus étant protégés de l'oxydation par du nitrure de silicium. L'épaisseur d'oxyde résultante est d'environ 1000 nm (10 000 ). le rôle de cet oxyde d'isolation de surface 2 est de réaliser des frontières pour les dispositifs actifs.
On effectue ensuite une opération de masquage au cours de laquelle on applique une couche d'agent sensible du type réserve, appelé photorésist, 7, et on dtfinit des fenêtres dans la couche de photorésist 7 en vue d'une implantation de bore visant à former une région 3 d'arrêt de canal de type P+ pour les dispositifs
NMOS. On implante le bore à une dose d'environ 5 x 1011 atomes/cm2 et une énergie d'environ 360 keV afin de former la région 3 d'arrêt de canal P+. Les bords des fenêtres de la couche de photorésist 7 ont été définis par rapport aux zones actives de chaque dispositif NMOS.
NMOS. On implante le bore à une dose d'environ 5 x 1011 atomes/cm2 et une énergie d'environ 360 keV afin de former la région 3 d'arrêt de canal P+. Les bords des fenêtres de la couche de photorésist 7 ont été définis par rapport aux zones actives de chaque dispositif NMOS.
On redistribue les ions de bore dans le substrat de silicium 1 au moyen d'une opération de recuit thermique, effectuée à environ 1050 pendant environ 75 min dans une atmosphère de Q, puis pendant environ 10 min dans une atmosphère de N2, de sorte que le bore implanté diffuse suffisamment profondément pour former une barrière P+ vis-à-vis de la formation d'un canal N parasite dans le silicium P sous l'oxyde d'isolation 2. On retire ensuite le photorésist 7.
La figure 2 montre le profil de concentration résultant 12 du bore d'arrêt de canal P autour de la frontière entre la couche d'oxyde d'isolation 2 (notée ici 11) et le substrat de silicium 1 placé au-dessous (noté ici 10). Comme on peut le voir, la concentration maximale en agents de dopage est atteinte pour une pro- fondeur D située dans la couche d'oxyde 2, cette profondeur étant indiquée par la flèche 14, qui est inférieure à l'épaisseur d'oxyde totale T, indiquée par la flèche 15.
La concentration en bore au niveau de l'interface substrat-oxyde 13 varie donc en fonction de l'épaisseur T de la couche d'oxyde 2. Aussi longtemps que l'épaisseur de la couche d'oxyde 2 est supérieure à D, la valeur de D restera constante et la concentration en bore dans le substrat 1 variera en fonction inverse de l'épais- seur T. Par conséquent, si l'épaisseur T devient inférieure à celle présentée sur la figure 2 (en étant toutefois encore plus grande que D), la distribution du bore dans le substrat tendra à aller plus profond, si bien que la concentration en surface augmentera. Puisque la tension de seuil du NMOS parasite est affectée par l'épaisseur d'oxyde et est affectée de manière inverse par la concentration en surface du bore, la tension de seuil sera maintenue presque stable, en raison de l'autoajustement, ou de la compensation de la concentration en bore en fonction d'une quelconque variation de l'épaisseur de la couche d'oxyde du fait de fluctuations du processus.
Comme représenté sur la figure 3, où des éléments identiques à cieux décrits cidessus dans l'exemple de la figure 1 sont desiglles par les mêmes numéros de référence, deux dispositifs NMOS adjacents se trouvant dans le même substrat 1 sont isolés latéralement par des régions 2 d'isolation de surface. En utilisant le procédé décrit en liaison avec la figure 1, on produit une région 3 d'arrêt de canal
P+ sous cette région d'oxyde de silicium 2.On forme ensuite une couche d'oxyde de grille 4 d'environ 40 nm (400 ) dans les zones actives, et on forme une grille de silicium polycristallin conducteur 7' d'environ 350 nm (3 500 ). Ces grilles 7' font partie des dispositifs NMOS, et une région analogue 5 de silicium polycristallin peut également être placée au-dessus de la région d'oxyde d'isolation 2, comme représenté sur la figure 3.On définit ensuite des régions 6 de source et de drain N+ dans les zones actives non protégées par les grilles de silicium polycristallin 7' en effectuant une implantation ionique à une énergie d'environ 30 keV et une dose d'environ 1,4 x 1015 atomes/cm2. Dans ce cas, le dispositif NMOS parasite résultant aura une région de canal dopée avec la région 3 d'arrêt de canal P+, et présentera une tension de seuil sensiblement accrue, comme cela est souhaité.
P+ sous cette région d'oxyde de silicium 2.On forme ensuite une couche d'oxyde de grille 4 d'environ 40 nm (400 ) dans les zones actives, et on forme une grille de silicium polycristallin conducteur 7' d'environ 350 nm (3 500 ). Ces grilles 7' font partie des dispositifs NMOS, et une région analogue 5 de silicium polycristallin peut également être placée au-dessus de la région d'oxyde d'isolation 2, comme représenté sur la figure 3.On définit ensuite des régions 6 de source et de drain N+ dans les zones actives non protégées par les grilles de silicium polycristallin 7' en effectuant une implantation ionique à une énergie d'environ 30 keV et une dose d'environ 1,4 x 1015 atomes/cm2. Dans ce cas, le dispositif NMOS parasite résultant aura une région de canal dopée avec la région 3 d'arrêt de canal P+, et présentera une tension de seuil sensiblement accrue, comme cela est souhaité.
Ainsi, on a fabriqué des dispositifs NMOS adjacents, selon l'invention, ayant une région d'arrêt de canal P dont la concentration en agents de dopage est automatiquement compensée en fonction de l'épaisseur de la couche d'oxyde s'étendant au dessus.
Bien entendu, I'homme de l'art sera en mesure d'imaginer, à partir du circuit et du procédé dont la description vient d'être donnée à titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention.
Claims (5)
1. Circuit intégré, caractérisé en ce qu'il comprend au moins deux dispositifs MOS rtspedifs ayant chacun des régions de source et de drain (6), qui possèdcnt le même type de conductivité, dans un substrat de conductivité opposée, une région d'isolation d'oxyde (2) placée sur le substrat entre les deux régions de source ou de drain adjacentes de deux dispositifs MOS adjacents, une couche conductrice (5) placée sur la région d'isolation d'oxyde, et une région (3) d'arrêt de canal du même type de conductivité que le substrat, qui est disposée dans le substrat au-dessous de la région d'isolation d'oxyde, où la région d'arrêt de canal possède une concentration en agents de dopage qui est supérieure à celle du substrat, cette concentration en agents de dopage étant inversement proportionnelle à l'épaisseur de la région d'isolation d'oxyde.
2. Procédé de fabrication de deux dispositifs MOS isolés dans un circuit intégré, caractérisé en ce qu'il comprend les opérations suivantes:
produire un substrat d'un premier type de conductivité;
former une région d'isolation d'oxyde sur une région du substrat située entre les emplacements destinés aux deux dispositifs MOS;
effectuer une implantation à travers la région d'isolation d'oxyde afin de former, dans le substrat, au-dessous de la région d'isolation d'oxyde, une région d'arrêt de canal ayant le même type de conductivité que le substrat, mais un niveau de dopage supérieur à celui du substrat, le niveau de dopage de la région d'arrêt de canal étant en fonction inverse de l'épaisseur de la région d'isolation d'oxyde;
former une couche d'oxyde de grille sur le substrat pour chacun des deux dispositifs MOS; ;
former une couche conductrice sur la couche d'oxyde de grille et la région d'isolation d'oxyde ; et
former les régions de source et de drain de chacun des deux dispositifs
MOS avec un type de conductivité opposé à celui du substrat.
3. Procédé de fabrication de deux dispositifs MOS isolés selon la revendication 2, caractérisé en ce que le substrat est un substrat de type P et les régions de source et de drain sont des régions de type N, de sorte que les dispositifs
MOS sont des dispositifs NMOS.
4. Procédé de fabrication de deux dispositifs MOS isolés selon la revendication 2 ou 3, caractérisé en ce que le circuit intégré est fabriqué en technique BiCMOS.
5. Procédé de fabrication de deux dispositifs MOS isolés selon la revendication 2 ou 3, caractérisé en ce que le circuit intégré est fabriqué en tech- nique CMOS pure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9508259A FR2736466A1 (fr) | 1995-07-07 | 1995-07-07 | Circuits integres et procede de fabrication de ces circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9508259A FR2736466A1 (fr) | 1995-07-07 | 1995-07-07 | Circuits integres et procede de fabrication de ces circuits |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2736466A1 true FR2736466A1 (fr) | 1997-01-10 |
Family
ID=9480804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9508259A Pending FR2736466A1 (fr) | 1995-07-07 | 1995-07-07 | Circuits integres et procede de fabrication de ces circuits |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2736466A1 (fr) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0273702A2 (fr) * | 1986-12-29 | 1988-07-06 | General Electric Company | Technique pour augmenter la résistance aux radiations des dispositifs métal-oxyde-silicium |
| US5114868A (en) * | 1989-08-02 | 1992-05-19 | Nec Corporation | Manufacturing method of well region in coms intergrated circuit |
| US5173438A (en) * | 1991-02-13 | 1992-12-22 | Micron Technology, Inc. | Method of performing a field implant subsequent to field oxide fabrication by utilizing selective tungsten deposition to produce encroachment-free isolation |
| US5422301A (en) * | 1993-12-28 | 1995-06-06 | Fujitsu Limited | Method of manufacturing semiconductor device with MOSFET |
-
1995
- 1995-07-07 FR FR9508259A patent/FR2736466A1/fr active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0273702A2 (fr) * | 1986-12-29 | 1988-07-06 | General Electric Company | Technique pour augmenter la résistance aux radiations des dispositifs métal-oxyde-silicium |
| US5114868A (en) * | 1989-08-02 | 1992-05-19 | Nec Corporation | Manufacturing method of well region in coms intergrated circuit |
| US5173438A (en) * | 1991-02-13 | 1992-12-22 | Micron Technology, Inc. | Method of performing a field implant subsequent to field oxide fabrication by utilizing selective tungsten deposition to produce encroachment-free isolation |
| US5422301A (en) * | 1993-12-28 | 1995-06-06 | Fujitsu Limited | Method of manufacturing semiconductor device with MOSFET |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7105413B2 (en) | Methods for forming super-steep diffusion region profiles in MOS devices and resulting semiconductor topographies | |
| EP0631689A1 (fr) | Reglage d'une valeur seuil concernant des dispositifs a dmos verticaux | |
| JPS62242358A (ja) | 最適化ｃｍｏｓｆｅｔ回路の製造方法 | |
| JPH05218081A (ja) | 浅い半導体接合の形成方法 | |
| US4839301A (en) | Blanket CMOS channel stop implant employing a combination of n-channel and p-channel punch-through implants | |
| JP2001244477A (ja) | 漏れ接合部用の完全に非晶質化されたソース／ドレイン | |
| EP1380049B1 (fr) | Procedes de fabrication de transistors a structures source-drain optimisees | |
| US4987088A (en) | Fabrication of CMOS devices with reduced gate length | |
| EP1006573B1 (fr) | Procédé de fabrication de circuits intégrés BICMOS sur un substrat CMOS classique | |
| FR2736466A1 (fr) | Circuits integres et procede de fabrication de ces circuits | |
| US5817564A (en) | Double diffused MOS device and method | |
| WO2002037560A1 (fr) | Procede de fabrication simultanee d"une paire de transistors a grilles isolees ayant respectivement un oxyde fin et un oxyde epais, et circuit integre correspondant comprenant une telle paire de transistors | |
| KR0156156B1 (ko) | 반도체 장치 제조방법 | |
| EP1328969B1 (fr) | Procédé de formation d'un transistor mos | |
| JPH04179160A (ja) | 半導体装置 | |
| FR2762138A1 (fr) | Transistor mos a fort gradient de dopage sous sa grille | |
| JPS60253217A (ja) | 半導体装置の製造方法 | |
| JPH05235346A (ja) | 半導体装置及びその製造方法 | |
| KR920009744B1 (ko) | 전계산화물에 배열된 채널 정지부를 갖고 있는 고밀도 mosfet 및 그 제조방법 | |
| EP0948038B1 (fr) | Procédé de fabrication d'une diode à avalanche à seuil réglable | |
| EP1282158A1 (fr) | Prcédé de fabrication de transistor bipolaire dans une circuit intégré CMOS | |
| FR2776828A1 (fr) | Region de base-emetteur d'un transistor bipolaire submicronique | |
| KR19990078147A (ko) | 반도체 장치 | |
| JPS63142865A (ja) | 半導体装置の製造方法 | |
| JP2928076B2 (ja) | 半導体装置及びその製造方法 |